DE4014216A1 - Halbleitereinrichtung und verfahren zu ihrer herstellung - Google Patents

Description

Die Erfindung bezieht sich auf eine Halbleitereinrichtung gemäß dem Oberbe­ griff des Patentanspruchs 1 sowie auf ein Verfahren zu deren Herstellung gemäß dem Oberbegriff des Patentanspruchs 3. Insbesondere bezieht sich die Erfindung auf eine Halbleitereinrichtung mit verbessertem Nutzeffekt (efficiency) und verbesserter Gleichförmigkeit sowie auf ein Verfahren zur Herstellung einer solchen Halbleitereinrichtung mit diesen Eigenschaften.

Die Fig. 3(a) bis 3(g) zeigen eine konventionelle Methode zur Herstellung eines HBTs bzw. Hetero-Bipolar-Transistors.

In Fig. 3(a) ist mit dem Bezugszeichen 1 ein halbisolierendes GaAs-Substrat be­ zeichnet. Eine GaAs-Schicht 2 vom n⁺-Typ bildet eine Sub-Kollektorschicht und weist eine Filmdicke von etwa 5000 Å (500 nm) sowie eine Verunreini­ gungs- bzw. Dotierungskonzentration von 5 × 10¹⁸ cm^-3 auf. Diese Sub-Kollektor­ schicht 2 liegt auf dem Substrat 1. Eine GaAs-Schicht 3 vom n-Typ bildet ei­ ne Kollektorschicht und besitzt eine Filmdicke von etwa 5000 Å (500 nm) und eine Verunreinigungs- bzw. Dotierungskonzentration von etwa 5 × 10¹⁶ cm^-3. Diese Kollektorschicht 3 liegt auf der GaAs-Schicht 2 vom n⁺-Typ. Auf der GaAs-Schicht 3 vom n-Typ liegt eine GaAs-Schicht 4 vom p⁺-Typ, die eine Basis­ schicht bildet und eine Filmdicke von etwa 1000 Å (100 nm) und eine Verun­ reinigungs- bzw. Dotierungskonzentration von etwa 1 × 10¹⁹ cm^-3 aufweist. Zwischen der GaAs-Schicht 4 vom p-Typ und einer Emitterschicht 5 liegt eine Abstufungsschicht 5 a (Trenn- bzw. Staffelungsschicht grading layer)), die eine Al _x Ga_1-x As-Schicht vom n-Typ enthält, wobei x von unten graduell von 0 bis 0,3 variiert und die eine Filmdicke von etwa 500 Å (50 nm) und eine Verunreini­ gungs- bzw. Dotierungskonzentration von etwa 3 × 10¹⁷ cm^-3 besitzt. Auf der Abstufungsschicht 5 a (grading layer) befindet sich, wie bereits erwähnt,. die Emitterschicht 5 aus Al_0,3Ga_0,7As vom n-Typ mit einer Filmdicke von etwa 1000 Å (100 nm) und einer Dotierungs- bzw. Verunreinigungskonzentration von etwa 3 × 10¹⁷ cm^-3. Das Bezugszeichen 5 b bezeichnet eine zwischen der Emitter­ schicht 5 und einer Emitterkappenschicht 6 liegende weitere Abstufungs­ schicht (grading layer) mit einer Al _x Ga_1-xAs-Schicht vom n-Typ, wobei x graduell von unten von 0,3 bis 0 variiert und wobei die Schicht 5 b eine Filmdicke von etwa 500 Å (50 nm) und eine Verunreinigungs- bzw. Dotierungskonzentration von etwa 3 × 10¹⁷ cm^-3 aufweist. Die Emitterkappenschicht 6 enthält GaAs vom n⁺-Typ und hat eine Filmdicke von etwa 2000 Å (200 nm) sowie eine Ver­ unreinigungs- bzw. Dotierungskonzentration von etwa 5 × 10¹⁸ cm^-3. Die Emitter­ kappenschicht 6 liegt auf der Abstufungsschicht 5 b.

In Fig. 3(b) kennzeichnet das Bezugszeichen 7 ein Hilfsmuster zur Erzeugung einer Emitterelektrode, das eine erste Art von Isolationsfilm darstellt, welcher SiON oder SiN enthält und eine Filmdicke von etwa 5000 Å (500 nm) aufweist. Ein externer Basisbereich 8 wird als p-Typbereich hergestellt, und zwar durch Ionenimplantation von Mg⁺-Ionen, so daß er eine Tiefe von etwa 3000 Å (300 nm) und eine Dotierungs- bzw. Verunreinigungskonzentration von etwa 5 × 10¹⁸ cm^-3 besitzt.

In der Fig. 3(c) kennzeichnet das Bezugszeichen 9 eine zweite Art von Isolations­ film, der SiO enthält und eine Filmdicke von etwa 3000 Å (300 nm) besitzt. Das Bezugszeichen 10 kennzeichnet eine isolierenden Bereich, der durch Ionen­ implantation von B⁺-Ionen oder von H⁺-Ionen erzeugt worden ist und eine Tiefe von etwa 11 000 Å (1100 nm) besitzt.

Entsprechend der Fig. 3(d) ist eine Seitenwand 11 vorhanden, die durch entsprechende Behandlung des Isolationsfilms 9 der zweiten Art erhalten worden ist, beispielsweise durch reaktives Ionenätzen.

Ein Resistmuster (Muster aus photoempfindlichem Lack) zur Herstellung einer Basiselektrode trägt in den Fig. 3(e) und 3(f) das Bezugszeichen 12, während die Bezugszeichen 13 und 13 a ein Basiselektrodenmetall kennzeichnen, das z. B. aus AuZn hergestellt ist.

Ein Isolationsfilm 14 der ersten oder zweiten Art in Fig. 3(g) ist eingeebnet bzw. abgeflacht, und zwar durch Verwendung von Photoresist und einer gleichförmigen Geschwindigkeit beim Ätzen des Photoresists und des Isolationsfilms mit Hilfe des reaktiven Ionenätzens (RIE), wobei das Bezugszeichen 15 eine Emitter­ elektrode kennzeichnet, die beispielsweise durch eine AuGe-Serienlegierung gebildet ist.

Der Herstellungsprozeß wird nachfolgend beschrieben.

Eine epitaktisch aufgewachsene Struktur nach Fig. 3(a) wird durch ein Moleku­ larstrahl-Epitaxieverfahren (MBE-Verfahren) oder durch ein metallorganisches Chemical-Vapor-Deposition-Verfahren (MOCVD-Verfahren) hergestellt.

Nachfolgend wird auf der gesamten Oberfläche der epitaktisch aufgewachsenen Struktur nach Fig. 3(a) ein Isolationsfilm der ersten Art gebildet, wie die Fig. 3(b) zeigt, wobei dieser Isolationsfilm SiON oder SiN enthält. Dieser Isolations­ film wird photolithographiert, um auf diesem Wege ein Hilfsmuster (dummy pattern) für die Emitterelektrode 7 zu erhalten. Sodann wird die GaAs-Schicht 6 vom n⁺-Typ (Emitterkappenschicht) durch Naßätzen geätzt, und zwar unter Verwendung einer gemischten Lösung aus Schwefelsäure, Wasserstoffperoxid und Wasser sowie unter Verwendung des Hilfsmusters 7 als Maske.

Sodann werden unter Benutzung des Isolationsfilms 7 der ersten Art als Maske Mg⁺-Ionen implantiert, um einen externen Basisbereich 8 mit einer Tiefe von etwa 3000 Å (300 nm) und einer Verunreinigungs- bzw. Dotierungskonzentration von etwa 5 × 10¹⁸ cm^-3 zu erhalten.

Gemäß Fig. 3(c) wird ein Isolationsfilm 9 der zweiten Art mit SiO auf der gesam­ ten Oberfläche des Wafers hergestellt, wobei anschließend B⁺- oder H⁺-Ionen implantiert werden, und zwar unter Verwendung eines Photoresistmusters als Maske. Auf diese Weise wird ein Isolationsbereich 10 mit einer Tiefe von etwa 11 000 Å (1100 nm) erzeugt.

Wie die Fig. 3(d) zeigt, wird der Isolationsfilm 9 der zweiten Art, der SiO enthält, durch reaktives Ionenätzen (RIE) unter Verwendung eines Mischgases aus C₂F₆ + CHF₃ + O₂ + He bearbeitet, um eine Seitenwand 11 herzustellen. Enthält der Isolationsfilm der zweiten Art SiN, so wird als Mischgas CHF₃ + O verwendet. Der Ätzvorgang erfolgt dabei unter solchen Bedingungen, daß der Isolations­ film 7 der ersten Art nicht weggeätzt wird (dazu lassen sich beispielsweise die Substrattemperatur und das Mischungsverhältnis des Gases in geeigneter Weise einstellen).

Nach Fig. 3(e) wird ein Photoresistmuster 12 gebildet. Ein Metall 13, das z. B. AuZn enthält, wird im Vakuum auf die gesamte Oberfläche niedergeschlagen, wobei Basiselektroden 13 a unter Verwendung des Photoresistmusters 12 und des Isolationsfilms 7 der ersten Art als Maske entstehen, die gegenüber der Emitterkappenschicht 6 separiert bzw. getrennt sind, und zwar durch Intervalle, die der Dicke der Seitenwand 11 entsprechen.

In Übereinstimmung mit der Fig. 3(f) werden das Photoresistmuster 12, der Iso­ lationsfilm 7 der ersten Art und die Seitenwand 11 durch Ätzen mit z. B. Fluor­ wasserstoffsäure entfernt, wobei zur selben Zeit auch ungewünschtes Metall 13 entfernt wird. Das Bezugszeichen 40 kennzeichnet eine Kollektorelektrode.

Ein Isolationsfilm 14 der ersten oder zweiten Art wird gemäß Fig. 3(g) auf der gesamten Oberfläche gebildet, wobei ein Photoresistmaterial auf die gesamte Oberfläche aufgebracht wird, um diese Oberfläche einzuebnen bzw. flach auszu­ gestalten. Sodann erfolgt, bezogen auf den Photoresist und den Isolationsfilm 14, ein reaktives Ionenätzen (RIE) mit gleichförmiger Ätzgeschwindigkeit zwecks Freilegung des Kopfteils der Emitterkappenschicht 6, wodurch der Iso­ lationsfilm 14 abgeflacht bzw. eingeebnet wird.

Auf dem freigelegten Teil der Emitterkappenschicht 6 wird ein Emitterelektroden­ metall 15 gebildet, das z. B. eine AuGe-Serienlegierung enthält.

Bei der herkömmlichen Erzeugung eines Hetero-Bipolar-Transistors (HBT) mit einem derartigen Aufbau erfolgt eine Implantation von Mg⁺-Ionen zur Bildung des Basisbereichs in der Oberfläche und zur Erzeugung einer Basiselektrode an der Oberfläche der Einrichtung.

Bei diesem Ionenimplantationsverfahren ist jedoch die Verunreinigungs- bzw., Dotierungskonzentration des externen Basisbereichs 8 klein und höchstens etwa 5 × 10¹⁸ cm^-3. Es ist daher unmöglich, den Widerstand der externen Basis in großem Umfang zu reduzieren.

Wird eine Emitterelektrode gebildet, so erfolgen die Oberflächeneinebnung unter Verwendung des Photoresists und die Kopffreilegung der Emitterkappen­ schicht, bei der der Photoresist und der Isolationsfilm mit Hilfe eines RIE-Ätz­ verfahrens (reaktives Ionenätzverfahren) mit gleichmäßiger Geschwindigkeit geätzt werden, unter Ausnutzung der Stufendifferenz infolge der Emitterkappen­ schicht 6, so daß die Reproduzierbarkeit und die Gleichförmigkeit schlecht sind.

Die Emitterkappenschicht 6 wird aus einer GaAs-Schicht vom n⁺-Typ gebildet und muß eine Stufe (Höhe) von etwa 2000 bis 3000 Å (200 bis 300 nm) aufweisen. Dies wird durch einen Naßätzvorgang erreicht. Die Reproduzierbarkeit und die Gleichförmigkeit der Emitterbreite sind dabei ebenfalls schlecht, und zwar infolge von Schwankungen bei den Naßätzvorgängen. Es ist daher schwierig, eine Feineinstellung der Emitterbreite vorzunehmen.

Wird die Basiselektrode 13 a in einem Abstand vom Emitter hergestellt, der der Dicke der Seitenwand entspricht, so ist darüber hinaus auch die Trennung vom Basiselektrodenmetall 13, das auf dem Photoresistmuster 12 durch Nieder­ schlag im Vakuum gebildet worden ist, sowie vom Hilfsmuster 7 der Emitter­ elektrode schwierig, was zu einer verringerten Ausbeute bei der Herstellung führt.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleitereinrichtung zu schaffen, bei der sich der Basiswiderstand reduzieren und die Emitterelektrode fein strukturieren lassen. Die Halbleitereinrichtung soll darüber hinaus eine ver­ größerte Geschwindigkeit und Integrationsdichte aufweisen und ferner eine verbesserte Reproduzierbarkeit und Gleichförmigkeit.

Ziel der Erfindung ist es ferner, ein Verfahren zur Herstellung einer Halbleiter­ einrichtung mit derartigen Eigenschaften anzugeben.

Die vorrichtungsseitige Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben. Dagegen findet sich die verfahrensseitige Lösung der gestellten Aufgabe im kennzeichnenden Teil des Patentanspruchs 3. Vorteilhafte Ausgestaltungen der Erfindung sind in den jeweils nachgeordneten Unteransprüchen gekennzeichnet.

In Übereinstimmung mit einem Aspekt der Erfindung wird eine n⁺-Typ InGaAs Schicht auf einer oberen Fläche der Einrichtung erzeugt, wobei ein Ohm'scher Kontakt einer Emitterelektrode durch nichtlegiertes, hitzebeständiges Metall erhalten wird. Die Emitterelektrode läßt sich daher sehr fein strukturieren, was zu einer Erhöhung der Betriebsgeschwindigkeit und der Integrationsdichte der Einrichtung führt. Da weiterhin ein externer Basisbereich durch einen selbstausrichtenden Prozeß unter Verwendung der Emitterelektrode und ihrer Seitenwand als Maske gebildet wird, läßt sich auch der Basiswiderstand reduzieren, so daß sich dadurch auch die Betriebseigenschaften des Elements ver­ bessern.

In Übereinstimmung mit einem anderen Aspekt der Erfindung wird die Abflachung und Kopffreilegung der Emitterelektrode mit Hilfe einer ECR CVD-Apparatur durchgeführt (Electron-Cyclotron-Resonance-Chemical-Vapor-Deposition- Apparatur), so daß ein Metall mit niedrigem Widerstand auf das hoch­ schmelzende Metall der Emitterelektrode auflaminiert werden kann. Der Emitterwiderstand läßt sich somit reduzieren, was zu einem besseren Betriebs­ verhalten des Elements führt. Aufgrund der Abflachung der Einrichtung infolge der Einebnung und Kopffreilegung der Emitterelektrode durch die ECR CVD-Ap­ paratur läßt sich außerdem der Leitungsverbindungsprozeß vereinfachen, was zu einer erhöhten Integrationsdichte der Einrichtung führt.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen

Fig. 1 einen Querschnitt (1a) und eine Draufsicht (1b) einer Halbleiterein­ richtung nach einem Ausführungsbeispiel der Erfindung,

Fig. 2(a) bis 2(g) Querschnittsansichten von Strukturen in unterschiedlichen Verfahrensschritten bei der Herstellung der Halbleitereinrichtung nach Fig. 1,

Fig. 3(a) bis 3(g) Querschnittsansichten von Strukturen in unterschiedlichen Herstellungsschritten eines Verfahrens zur Erzeugung einer Halbleiter­ einrichtung nach dem Stand der Technik und

Fig. 4 eine Querschnittsansicht einer epitaktisch aufgewachsenen Struktur zur Bildung eines InP-Serien-HBTs in Übereinstimmung mit einem anderen Ausführugnsbeispiel der Erfindung.

Ein Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung im einzelnen beschrieben. Die Fig. 1(a) und 1(b) zeigen jeweils einen Querschnitt und eine Draufsicht eines HBTs nach der Er­ findung (Hetero-Bipolar-Transistor), während die Fig. 2(a) bis 2(f) den Herstellungs­ prozeß des Transistors beschreiben.

In der Fig. 1 ist mit dem Bezugszeichen 21 ein halbisolierendes GaAs-Substrat versehen. Auf diesem Substrat 21 liegt eine GaAs-Schicht 22 vom n⁺-Typ, die eine Sub-Kollektorschicht mit einer Filmdicke von etwa 5000 Å (500 nm) und einer Dotierungskonzentration von etwa 5 × 10¹⁸ cm^-3 bildet. Eine GaAs- Schicht 23 vom n-Typ zur Bildung einer Kollektorschicht liegt auf der GaAs- Schicht 22 vom n⁺-Typ und weist eine Filmdicke von etwa 5000 Å (500 nm) und eine Verunreinigungs- bzw. Dotierungskonzentration von etwa 5 × 10¹⁶ cm^-3 auf.

Eine p⁺-Typ Al _x Ga_1-x As-Schicht 24, bei der x graduell von unten von 0 bis 0,1 variiert, bildet eine Basisschicht und weist eine Filmdicke von etwa 1000 Å (100 nm) sowie eine Verunreinigungs- bzw. Dotierungskonzentration von etwa 1 × 10¹⁹ cm^-3 auf. Diese Schicht 24 liegt auf der n-Typ GaAs-Schicht 23.

Das Bezugszeichen 25 kennzeichnet eine n-Typ Al_0,3Ga_0,7As-Schicht zur Bildung einer Emitterschicht, die eine Filmdicke von etwa 1000 Å (100 nm) und eine Verunreinigungs- bzw. Dotierungskonzentration von etwa 3 × 10¹⁷ cm^-3 besitzt.

Mit dem Bezugszeichen 25 a ist eine n-Typ Al _x Ga_1-x As-Schicht bezeichnet, bei der x graduell von unten von 0,1 bis 0,3 variiert, wobei diese Schicht 25 a eine Abstufungsschicht (grading layer) zwischen der Basisschicht 24 und der Emitter­ schicht 25 bildet und eine Filmdicke von etwa 300 Å (30 nm) sowie eine Ver­ unreinigungs- bzw. Dotierungskonzentration von etwa 3 × 10¹⁷ cm^-3 besitzt.

Das Bezugszeichen 25 b kennzeichnet eine n-Typ Al _x Ga_1-x As-Schicht, bei der x graduell von unten von 0,3 bis 0 variiert, wobei diese Schicht 25 b eine Abstufungs­ schicht (grading layer) zwischen der Emitterschicht 25 und einer Emitter­ kappenschicht 26 bildet und eine Filmdicke von etwa 300 Å (30 nm) sowie eine Dotierungs- bzw. Verunreinigungskonzentration von etwa 30 × 10¹⁷ cm^-3 aufweist.

Eine n⁺-Typ In_0,5Ga_0,5As-Schicht 26 bildet eine Emitterkappenschicht zur Erzeugung eines Ohm'schen Kontakts durch Nicht-Legieren und weist eine Film­ dicke von etwa 500 Å (50 nm) und eine Verunreinigungs- bzw. Dotierungskon­ zentration von etwa 2 × 10¹⁹ cm^-3 auf.

Mit dem Bezugszeichen 26 a ist eine n⁺-Typ In _x Ga_1-x As-Schicht bezeichnet, bei der x graduell von unten von 0 bis 0,5 variiert, wobei diese Schicht 26 a eine Abstufungsschicht (grading layer) zwischen der Emitterschicht 25 und der Emitterkappenschicht 26 bildet und eine Filmdicke von etwa 300 Å (30 nm) sowie eine Dotierungs- bzw. Verunreinigungskonzentration von etwa 2 × 10¹⁹ cm^-3 besitzt. Eine Emitterelektrode 27 enthält ein feuerfestes bzw. hoch­ schmelzendes Metall, beispielsweise W oder WSi, und weist eine Dicke von etwa 3000 Å (300 nm) auf. Das Bezugszeichen 30 kennzeichnet einen externen Basis­ bereich, der durch Diffusion eines p-Typ-Dotierstoffs, wie z. B. Zn, gebildet worden ist und der eine Tiefe von etwa 3000 Å (300 nm) sowie eine Dotierungs- bzw. Verunreinigungskonzentration von etwa 2 × 10¹⁹ cm^-3 besitzt.

Ein Isolationsbereich 31 wird durch Implantation von Ionen erhalten, bei­ spielsweise durch Implantation von B⁺- oder H⁺-Ionen, und besitzt eine Tiefe von 10 000 Å (1000 nm). Das Bezugszeichen 32 kennzeichnet einen Isolations­ film, der durch eine ECR CVD-Einrichtung zur Oberflächenabflachung und Kopffreilegung der Emitterelektrode 27 gebildet worden ist. Die genannte ECR CVD-Einrichtung ist eine Electron-Cyclotron-Resonance-Chemical-Vapor- Deposition-Einrichtung.

Eine Basiselektrode 33 enthält z. B. AuZn oder Ti/Mo/Au von unten, während ein Metall 34 mit niedrigem Widerstand, wie z. B. Ti/Au, auf der Emitter­ elektrode 27 liegt.

In der Fig. 2 sind gleiche Elemente wie in Fig. 1 mit denselben Bezugszeichen versehen. Das Bezugszeichen 28 kennzeichnet eine Seitenwand, die einen Isolations­ film aus z. B. SiO enthält und an den Seitenoberflächen von Emitterelektrode 27 und Emitterkappenschicht 26 liegt, wobei die Emitterkappenschicht 26 unterhalb der Emitterelektrode 27 angeordnet ist und eine n⁺-Typ In_0,5Ga_0,5As-Schicht enthält bzw. aus einer solchen besteht.

Mit dem Bezugszeichen 29 ist ein dotierter Oxidfilm bezeichnet, beispielsweise ein solcher aus ZnO SiO₂ mit einer Zn-Konzentration von etwa 70%, der eine Feststoffphasen-Diffusionsquelle darstellt.

Der Herstellungsprozeß wird nachfolgend im einzelnen beschrieben.

Zunächst wird die in Fig. 2(a) gezeigte epitaktisch aufgewachsene Struktur mit Hilfe eines MBE-Verfahrens oder eine MOCVD-Verfahrens hergestellt.

Sodann wird gemäß Fig. 2(b) ein hitzebeständiges Metall, wie z. B. WSi auf die gesamte Oberfläche gesputtert, wobei der gesputterte Film durch reaktives Ionen­ ätzen geätzt wird, und zwar unter Verwendung eines Mischgases aus CF₄ + O₂, um auf diese Weise eine Emitterelektrode 27 auf der n⁺-Typ InGaAs-Schicht 26 zu erhalten.

Da die Konzentration der n⁺-Typ InGaAs-Schicht 26 hoch ist und bei etwa 1 × 10¹⁹ cm^-3 liegt, ist es selbst bei Verwendung eines hochschmelzenden Metalls, wie z. B. WSi als Emitterelektrode 27 möglich, einen niedrigen Kontaktwider­ stand zu realisieren, und zwar ohne Legieren, also ohne Tempern.

Da die Emitterelektrode 27 ferner durch Sputtern und nachfolgende Anwendung der RIE-Technik hergestellt wird, kann sie in einfacher Weise sehr fein eingestellt bzw. strukturiert werden.

Gemäß Fig. 2(c) wird nur die obenliegende n⁺-InGaAs-Schicht 26 durch Naßätzen oder durch Trockenätzen unter Verwendung eines Chlor-Seriengases geätzt. Beim Naßätzen kommt z. B. konzentrierte Chlorwasserstoffsäure HCl als Ätzmittel zum Einsatz, welches auf etwa 60°C aufgeheizt wird, so daß sich die n⁺-Typ InGaAs-Schicht 26 selektiv ätzen läßt, ohne daß die darunterliegende n- Typ AlGaA-Schicht 25 geätzt wird.

Sodann wird an den Seitenflächen der Emitterelektrode 27 und der Emitter­ kappenschicht 26 eine Seitenwand 28 gebildet. Nach Fig. 2(c) liegt die Seiten­ wand 28 also an den Seitenflächen der Schichten 26 a, 26 und 27, die in dieser Reihenfolge übereinanderliegen. Die Seitenwand 28 läßt sich dadurch bilden, daß zunächst auf die gesamte Oberfläche SiO aufgebracht wird. Sodann wird durch ein anisotropes Ätzverfahren, beispielsweise ein reaktives Ionenätzver­ fahren unter Verwendung eines Mischgases von C₂G₆ + CHF₃ + O₂ + He die Schicht aus SiO weggeätzt, so daß nur noch SiO an den Seitenflächen der Emitter­ kappenschicht 26 und der Emitterelektrode 27 verbleibt.

Im vorliegenden Ausführungsbeispiel wird zur Bildung der Seitenwand 28 SiO verwendet, da sich dieses Material besser verarbeiten läßt als SiN. Allerdings gibt es Fälle, bei denen SiO nicht als Diffusionsmaske verwendet werden kann. In diesen Fällen ist es besser eine Unterlageschicht aus SiN für das Material SiO zu bilden. Diese SiN-Unterlageschicht wird mit Hilfe des RIE-Verfahrens strukturiert, und zwar unter Verwendung von CHF₃ + O₂.

Gemäß Fig. 2(d) wird durch Sputtern oder dergleichen dotiertes Oxid 29, bei­ spielsweise ZnO SiO₂, auf der gesamten Oberfläche erzeugt.

Bei einem anschließenden Tempervorgang diffundieren dann p-Typ Dotierstoffe, z. B. Zn, selektiv in die darunterliegenden Schichten (Feststoffphasen-Diffu­ sion), wobei die Emitterelektrode 27 und die Seitenwand 28 als Maske dienen. Auf diese Weise wird ein externer Basisbereich 30 erhalten. Obwohl in der Figur im einzelnen dargestellt, können beispielsweise Doppelfilme aus SiO und SiN unter diesem SiO in einem Teil eines anderen Bereiches vorhanden sein, in welchem keine Diffusion erforderlich ist. Diese Doppelfilme werden mit Hilfe der RIE-Technik bei der Herstellung der Seitenwand gebildet.

Die Diffusion wird in einem Diffusionsofen bei einer Temperatur von 500°C bis 700°C über 10 oder mehrere 10 Minuten ausgeführt. Da die Emitterelektrode 27 ein hitzebeständiges Metall enthält, beispielsweise WSi, das einen Schmelz­ punkt oberhalb von 1000°C besitzt, wird sie während der Diffusion nicht schmelzen. Andererseits weist der externe Basisbereich 30 eine Verunreini­ gung- bzw. Dotierungskonzentration auf, die größer als 1 × 10¹⁹ cm^-3 ist, so daß es möglich ist, einen externen Basisbereich mit niedrigen Widerstand zu erhalten.

Entsprechend der Fig. 2(e) werden z. B. unter Verwendung eines Photoresists als Maske B⁺- oder H⁺-Ionen implantiert, um die nicht erforderlichen Teile des externen Basisbereichs 30 in einen Isolator umzuwandeln. Durch diese Ionen­ implantation wird ein Isolationsbereich 31 erhalten, der eine Tiefe von etwa 10 000 Å (1000 nm) aufweist. Hierdurch ist es möglich, parasitäre Kapazitäten zu reduzieren.

Entsprechend der Fig. 2(f) wird nach Entfernung des Photoresists ein ECR CVD- Isolationsfilm 32 auf der gesamten Oberfläche der Emitterelektrode 27 erzeugt, und zwar durch eine ECR CVD-Einrichtung, um die Oberfläche einzuebnen bzw. abzuplatten. Sodann erfolgt ein Sputtervorgang in der ECR CVD-Einrichtung unter Verwendung von Ar-Gas (Argongas) zur Überwachung bzw. Einstellung der Dicke des Isolationsfilms 32, um auf diese Weise die Abflachung und Kopf­ freilegung der Emitterelektrode 27 durchzuführen.

Wie die Fig. 2(g) zeigt, wird ein gewünschter Teil des Isolationsfilms 32, der unter Verwendung des Photoresists als Maske abgeflacht worden ist, durch An­ wendung der reaktiven Ionenätztechnik (RIE-Technik) entfernt, wobei in dem dann erhaltenen Bereich eine Ohm'sche Elektrode 33 (Basiselektrode) vom p- Typ gebildet wird, und zwar mit Hilfe eines Aufdampf- und Abhebverfahrens.

Diese Basiselektrode 33 wird dadurch gebildet, daß eine Legierung aus z. B. AuZn bei einer Temperatur von 450°C über 2 Minuten gesintert wrid.

Da die Oberflächenkonzentration des externen Basisbereichs 30 hoch und bei etwa 2 × 10¹⁹ cm^-3 liegt, wird ein hinreichend niedriger Kontaktwiderstand erhalten, und zwar auch dann, wenn eine nichtlegierte Ohm'sche Elektrode aus Metall als Basiselektrode verwendet wird, beispielsweise eine Elektrode aus Ti/Mo/Au von unten nach oben.

Als nächstes wird in Übereinstimmung mit Fig. 1 ein Metall 34 mit niedrigem Widerstand, beispielsweise Ti/Au, auf die Emitterelektrode 27 aufgebracht, und zwar mit Hilfe eines Aufdampf- und Abhebverfahrens. Hierdurch wird es möglich, den Widerstand der Emitterelektrode zu reduzieren.

Beim vorliegenden Ausführungsbeispiel kann die Emitterelektrode aus hoch­ schmelzendem bzw. hitzebeständigem Metall mit hoher Gleichförmigkeit und hoher Reproduzierbarkeit feinstrukturiert werden, und zwar durch selektives Ätzen der n⁺-Typ InGaAs-Schicht. Ein Ohm'scher Kontakt der Emitterelektrode läßt sich ohne Legieren des hochschmelzenden Metalls realisieren. Da p- Typ-Dotierstoffe selektiv unter Verwendung der Emitterelektrode aus hoch­ schmelzendem Metall als Maske eindiffundieren, läßt sich der externe Basisbe­ reich in selbstausrichtender Weise (self-aligning procedure) und mit hoher Ver­ unreinigungs- bzw. Dotierungskonzentration herausbilden, wobei ein reduzierter externer Basiswiderstand erhalten wird. Insgesamt läßt sich somit die Gleichförmigkeit und die Reproduzierbarkeit eines Hochleistungs-HBT weiter verbessern. Da die Oberflächenabplattung und die Kopffreilegung der Emitter­ elektrode in einer ECR CVD-Einrichtung erfolgen, kann weiterhin ein Metall mit niedrigem Widerstand hochreproduzierbar auf einen Emitter aus hoch­ schmelzendem bzw. hitzebeständigem Metall auflaminiert werden. Zudem läßt sich eine Verbesserung der Elementefunktion durch Verminderung des Emitter­ widerstands erzielen. Infolge der Abflachung der Einrichtung läßt sich auch der Verdrahtungsprozeß vereinfachen, was zu einer Vergrößerung der Integrations­ dichte führt.

Das obige Ausführungsbeispiel bezieht sich auf einen GaAs-Serien-HBT mit einem halbisolierenden GaAs-Substrat. Hieraus ist die Erfindung jedoch nicht beschränkt. Sie kann sich auch auf einen InP-Serien-HBT beziehen, der ein InP-Substrat aufweist. Die epitaktisch aufgewachsene Struktur eines InP-Serien- HBTs ist in Fig. 4 gezeigt. Gemäß Fig. 4 ist mit dem Bezugszeichen 40 ein halbisolierendes InP-Substrat gekennzeichnet. Auf dem Substrat 40 liegt eine n⁺-Typ InGaAs-Sub-Kollektorschicht 41, die eine Filmdicke von etwa 7000 Å (700 nm) und eine Dotierungs- bzw. Verunreinigungskonzentration von etwa 1 × 10¹⁹ cm^-3 aufweist. Auf der Sub-Kollektorschicht 41 befindet sich eine n-Typ InGaAs-Sub-Kollektorschicht 42 mit einer Dicke von etwa 6000 Å (600 nm). Eine p⁺-Typ InGaAs-Basisschicht 43 mit einer Filmdicke von etwa 1000 Å (100 nm) und einer Dotierungs- bzw. Verunreinigungskonzentration von etwa 1 × 10¹⁹ cm^-3 liegt auf der Sub-Kollektorschicht 42. Auf der Basisschicht 43 befindet sich eine n-Typ InGaAs-Abstandsschicht 44 mit einer Filmdicke von etwa 200 Å (20 nm) und einer Dotierungs- bzw. Verunreinigungskonzentration von etwa 5 × 10¹⁷ cm^-3. Eine n-Typ InAlAs-Emitterschicht 45 mit einer Filmdicke von etwa 1500 Å (150 nm) und einer Dotierungs- bzw. Verunreinigungskonzentration von etwa 5 × 10¹⁷ cm^-3 liegt auf der Abstandsschicht 44. Ferner befindet sich auf der Emitterschicht 45 eine zweite n⁺-Typ InAlAs-Kappenschicht 46 mit einer Filmdicke von etwa 1000 Å (100 nm) und einer Dotierungs- bzw. Ver­ unreinigungskonzentration von etwa 1 × 10¹⁹ cm^-3. Auf der zweiten Kappen­ schicht 46 liegt eine erste n⁺-Typ InGaAs-Kappenschicht 47, die eine Filmdicke von etwa 1500 Å (150 nm) und einer Dotierungs- bzw. Verunreinigungskonzentration von etwa 1 × 10¹⁹ cm^-3 aufweist.

Gemäß dem oben dargestellten Ausführungsbeispiel kommt eine Feststoffphasen- Diffusion zum Einsatz, bei der ein dotiertes Oxid wärmebehandelt bzw. getempert wird, um einen externen Basisbereich zu bilden. Es können aber auch andere Diffusionsverfahren verwendet werden, beispielsweise ein Verfahren, bei dem eine Lampentemperung erfolgt, nachdem durch Sputtern ein Film durch Plattierung bzw. Metallisierung gebildet worden ist, ein Offenröhrenver­ fahren, bei dem eine Diffusion dadurch erfolgt, daß z. B. Zn-Dampf in eine Röhre bzw. in einen Kolben hineingeführt wird, oder dergleichen.

Die epitaktisch gewachsene Struktur des HBTs ist selbstverständlich nicht auf die in Fig. 1(a) gezeigte Struktur beschränkt.

Wie sich der vorhergehenden Beschreibung klar entnehmen läßt, wird in Über­ einstimmung mit der Erfindung eine n⁺-Typ InGaAs-Schicht auf einer oberen Fläche einer Einrichtung gebildet, wobei eine Emitterelektrode aus hoch­ schmelzendem bzw. feuerfestem (hitzebeständigem) Metall (refractory metal) durch selektives Ätzen dieser InGaAs-Schicht erzeugt wird. Die Emitterelektrode läßt sich daher feinstrukturieren, und zwar mit hoher Gleichförmigkeit und hoher Reproduzierbarkeit.

Die Diffusion des p-Typ-Dotierstoffs erfolgt in selbstausrichtender Weise unter Verwendung der Emitterelektrode als Maske, so daß ein hochkonzentrierter, externer Basisbereich erhalten wird. Aufgrund der hohen Dotierstoffkonzentration des externen Basisbereichs wird ein reduzierter, externer Basiswider­ stand erhalten. Es läßt sich somit ein Hochleistungs-HBT herstellen, und zwar mit hoher Gleichförmigkeit und hoher Reproduzierbarkeit.

Da die Abflachung bzw. Abplattung (flattening) und Kopffreilegung der Emitter­ elektrode in einer ECR CVD-Einrichtung erfolgen, kann ein Metall mit niedrigem Widerstand auf eine Emitterelektrode aus einem hochschmelzenden Metall mit hoher Reproduzierbarkeit auflaminiert werden. Der Emitterwiderstand läßt sich daher reduzieren, was zu einer Verbesserung der Eigenschaften des Elements bzw. Transistors führt.

Da die Einrichtung aufgrund der in der ECR CVD-Apparatur durchgeführten Abflachung und Kopffreilegung der Emitterelektrode relativ eben ist, lassen sich spätere Prozesse, beispielsweise das Verdrahten, einfacher durchführen, was letztlich zu einer Vergrößerung der Integrationsdichte führt.

Claims (16)

1. Halbleitereinrichtung, gekennzeichnet durch:

• - eine hochkonzentrierte n⁺-Typ InGaAs-Schicht (26) auf der Oberfläche der Halbleitereinrichtung,
• - eine auf der hochkonzentrierten n⁺-Typ InGaAs-Schicht (26) liegende Emitter­ elektrode (27), die ein Metall mit hohem Schmelzpunkt enthält, das in der Lage ist, ohne Legierung einen Ohm'schen Kontakt zu bilden und
• - einen in der Nachbarschaft der Emitterelektrode (27) liegenden externen Basis­ bereich (30), der durch Diffusion unter Verwendung der Emitterelektrode (27) und ihrer Seitenwand (28) als Maske gebildet worden ist.

2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Metall mit hohem Schmelzpunkt W oder WSi ist oder enthält

3. Verfahren zur Herstellung einer Halbleitereinrichtung, gekennzeichnet durch:

• - einen Prozeß zur Erzeugung einer epitaktisch aufgewachsenen Struktur für einen HBT (Hetero-Bipolar-Transistor), die GaAs/AlGaAs enthält und auf ihrer Oberfläche eine hochkonzentrierte n⁺-Typ InGaAs-Schicht (26) aufweist,
• - einen zweiten Prozeß zur Erzeugung einer Emitterelektrode (27), die ein Metall mit hohem Schmelzpunkt enthält, das einen Ohm'schen Kontakt ohne Legierung bilden kann,
• - einen dritten Prozeß zum selektiven Ätzen der n⁺-Typ InGaAs-Schicht (26) unter Verwendung der Emitterelektrode (27) als Maske,
• - einen vierten Prozeß zur Erzeugung eines Isolationsfilms auf der gesamten Oberfläche zwecks anschließender Bildung einer Seitenwand (28) an den Seiten­ flächen der Emitterelektrode (27) und der unter ihr liegenden n⁺-Typ InGaAs- Schicht (26) durch anisotropes Ätzen,
• - einen fünften Prozeß zur Bildung eines dotierten Oxids (29) wenigstens auf derjenigen Oberfläche, die durch das selektive Ätzen der n⁺-Typ InGaAs- Schicht (26) freigelegt worden ist,
• - einen sechsten Prozeß zur Erzeugung eines externen Basisbereichs (30) durch selektives Eindiffundieren eines Dotierstoffs aus dem dotierten Oxid (29) unter Verwendung der Emitterelektrode (27) und der Seitenwand (28) als Maske, und
• - einen siebten Prozeß zur Umwandlung nicht erforderlicher Teile des externen Basisbereichs (30) in einem Isolator (31) mit Hilfe einer Ionenimplantation unter Verwendung eines Photoresists als Maske.

4. Verfahren nach Anspruch 3, gekennzeichnet durch einen Prozeßschritt zur Erzeugung eines ECR-CVD-Isolationsfilms (32) auf der gesamten Oberfläche der Emitterelektrode (27) mit Hilfe einer ECR-CVD-Einrichtung zwecks Einebnung der Oberfläche sowie durch eine Kopffreilegung der Emitterelektrode (27) durch Sputtern des Isolationsfilms (32) mit Hilfe eines ECR-Verfahrens (Electron- Cyclotron-Resonance-Verfahren).

5. Verfahren nach Anspruch 3, gekennzeichnet durch einen Prozeßschritt zum Auflaminieren eines Metalls mit niedrigem Widerstand auf die ein Metall mit hohem Schmelzpunkt enthaltende Emitterelektrode (27), die durch Einebnung und Kopffreilegung unter Verwendung des ECR-CVD-Verfahrens gebildet worden ist.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Metall mit niedrigem Widerstand Ti/Au enthält.

7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Metall mit hohem Schmelzpunkt W oder WSi ist oder enthält.

8. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die epitaktisch aufgewachsene Struktur im ersten Prozeß durch ein MBE-Verfahren oder durch ein MOCVD-Verfahren hergestellt ist.

9. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Emitter­ elektrode (27) durch Sputtern und mittels einer RIE-Technik unter Verwendung eines Mischgases von CF₄ + O₂ im zweiten Prozeß hergestellt wird.

10. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das selektive Ätzen im dritten Schritt ein Naßätzen unter Verwendung von conc-HCl (kon­ zentrierte Chlorwasserstoffsäure) oder ein Trockenätzen unter Verwendung eines Chlor-Seriengases ist.

11. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der im vierten Prozeß erzeugte Isolationsfilm SiO enthält und das anisotrope Ätzen unter Ver­ wendung eines Mischgases aus C₂F₆ + CHF₃ + O₂ + He erfolgt.

12. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß im vierten Prozeß unter dem SiO enthaltenden Isolationsfilm eine Unterlageschicht gebil­ det wird, die SiN enthält, und daß der SiN-Film mit Hilfe eines reaktiven Ionen­ ätzverfahrens (RIE-Verfahren) unter Verwendung eines Mischgases aus CHF₃ + O₂ geätzt wird.

13. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der im vierten Prozeß erzeugte Isolationsfilm bei der Herstellung der Seitenwand (28) in einem Bereich verbleibt, in welchem keine Diffusion erforderlich ist.

14. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das im fünften Prozeß verwendete dotierte Oxid ZnO SiO₂ ist.

15. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die im sechsten Prozeß durchgeführte Diffusion eine Feststoffphasen-Diffusion ist, die durch Wärmebehandlung (Tempern) induziert wird, und daß der Dotierstoff Zn ist.

16. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die im siebten Prozeß implantierten Ionen B⁺- oder H⁺-Ionen sind.