JP2920923B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2920923B2 JP2920923B2 JP332089A JP332089A JP2920923B2 JP 2920923 B2 JP2920923 B2 JP 2920923B2 JP 332089 A JP332089 A JP 332089A JP 332089 A JP332089 A JP 332089A JP 2920923 B2 JP2920923 B2 JP 2920923B2
- Authority
- JP
- Japan
- Prior art keywords
- molecular beam
- type
- film
- gaas film
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法、特に、分子線エピタキシー装
置を用いて半導体基板上にｐ型GaAs膜或いは、ｐ型GaAs
膜とｎ型または高純度GaAsとを有する多層構成の半導体
膜を成長する方法に関し、 ｐ型GaAs膜の界面におけるキャリア濃度プロファイル
を急峻にさるために、GaAs膜のｐ型不純物をBeよりも熱
拡散係数が小さいＣになし得て然も成長時の基板温度を
低くなし得るようにすることを目的とし、 トリエチルガリウムの分子線及び金属砒素の分子線に
より成長するGaAs膜のｐ型キャリア濃度がほぼ最低とな
る第１温度よりも低い第２温度に基板温度を設定し、上
記二つの分子線によりｐ型GaAs膜を成長するように構成
し、また、上記ｐ型GaAs膜を成長する工程と、基板温度
を上記第１温度に設定し、上記二つの分子線により高純
度GaAs膜を成長するか、またはその際にｎ型不純物の分
子線を付加してｎ型GaAs膜を成長する工程とを有するよ
うに構成し、また、上記高純度GaAs膜またはｎ型GaAs膜
の成長の際に、基板温度を上記ｐ型GaAs膜成長時の温度
と共通しに、上記金属砒素の分子線の代わりにクラッキ
ングしたアルシンの分子線を用いるように構成し、ま
た、上記ｐ型GaAs膜の不純物がＣであるように構成す
る。
置を用いて半導体基板上にｐ型GaAs膜或いは、ｐ型GaAs
膜とｎ型または高純度GaAsとを有する多層構成の半導体
膜を成長する方法に関し、 ｐ型GaAs膜の界面におけるキャリア濃度プロファイル
を急峻にさるために、GaAs膜のｐ型不純物をBeよりも熱
拡散係数が小さいＣになし得て然も成長時の基板温度を
低くなし得るようにすることを目的とし、 トリエチルガリウムの分子線及び金属砒素の分子線に
より成長するGaAs膜のｐ型キャリア濃度がほぼ最低とな
る第１温度よりも低い第２温度に基板温度を設定し、上
記二つの分子線によりｐ型GaAs膜を成長するように構成
し、また、上記ｐ型GaAs膜を成長する工程と、基板温度
を上記第１温度に設定し、上記二つの分子線により高純
度GaAs膜を成長するか、またはその際にｎ型不純物の分
子線を付加してｎ型GaAs膜を成長する工程とを有するよ
うに構成し、また、上記高純度GaAs膜またはｎ型GaAs膜
の成長の際に、基板温度を上記ｐ型GaAs膜成長時の温度
と共通しに、上記金属砒素の分子線の代わりにクラッキ
ングしたアルシンの分子線を用いるように構成し、ま
た、上記ｐ型GaAs膜の不純物がＣであるように構成す
る。
本発明は、半導体装置の製造方法に係り、特に、分子
線エピタキシー装置を用いて半導体基板上にｐ型GaAs膜
或いは、ｐ型GaAs膜とｎ型または高純度GaAs膜とを有す
る多層構成の半導体膜を成長する方法に関する。
線エピタキシー装置を用いて半導体基板上にｐ型GaAs膜
或いは、ｐ型GaAs膜とｎ型または高純度GaAs膜とを有す
る多層構成の半導体膜を成長する方法に関する。
ｐ型GaAs膜とｎ型または高純度GaAs膜とを有する多層
構成の半導体膜を用いた半導体装置には、シリコンを用
いたものよりも特性の優れたヘテロバイポーラトランジ
スタ（HBT）やpinダイオードなどがある。
構成の半導体膜を用いた半導体装置には、シリコンを用
いたものよりも特性の優れたヘテロバイポーラトランジ
スタ（HBT）やpinダイオードなどがある。
これらの半導体装置では、上記半導体膜内の界面にお
けるキャリア濃度プロファイルの急峻性が重要である。
そして、その急峻性は、半導体膜の成長方法や、半導体
をｐ型やｎ型にする不純物の種類に依存している。
けるキャリア濃度プロファイルの急峻性が重要である。
そして、その急峻性は、半導体膜の成長方法や、半導体
をｐ型やｎ型にする不純物の種類に依存している。
第３図は、ｐ型GaAs膜及びｎ型GaAs膜を有する多層構
成の半導体膜を用いた半導体装置の１例であるHBTの概
要を示す側断面図である。
成の半導体膜を用いた半導体装置の１例であるHBTの概
要を示す側断面図である。
同図において、１は半絶縁性GaAs基板、２はn+−GaAs
コレクタコンタクト層、３はｎ−GaAsコレクタ層、４は
p+−GaAsベース層、５はｎ−AlGaAsエミッタ層、６はｎ
−GaAsエミッタコンタクト層、７はコレクタ電極、８は
ベース電極、９はエミッタ電極、である。エミッタ層５
の構成は後述の実施例のように若干異なる場合がある
が、ここでは単純化のため図示のようにしておく。
コレクタコンタクト層、３はｎ−GaAsコレクタ層、４は
p+−GaAsベース層、５はｎ−AlGaAsエミッタ層、６はｎ
−GaAsエミッタコンタクト層、７はコレクタ電極、８は
ベース電極、９はエミッタ電極、である。エミッタ層５
の構成は後述の実施例のように若干異なる場合がある
が、ここでは単純化のため図示のようにしておく。
このトランジスタは、基板１上にコレクタコンタクト
層２からエミッタコンタクト層６までを順次成長し、所
要のエッチングを施し、電極７〜９を形成して製造する
が、ベース層４のコレクタ層３及びエミッタ層５との界
面におけるキャリア濃度プロファイルの急峻性が必要で
あることから、上記成長は膜厚及び界面の制御性に優れ
た分子線エピタキシー（MBE）によって行うことが多
い。
層２からエミッタコンタクト層６までを順次成長し、所
要のエッチングを施し、電極７〜９を形成して製造する
が、ベース層４のコレクタ層３及びエミッタ層５との界
面におけるキャリア濃度プロファイルの急峻性が必要で
あることから、上記成長は膜厚及び界面の制御性に優れ
た分子線エピタキシー（MBE）によって行うことが多
い。
そしてその成長における従来の方法は、Ga、As4、A
l、ｐ型不純物となるBe、ｎ型不純物となるSiそれぞれ
の分子線を組合せ、基板温度を600〜700℃にするのが一
般的である。
l、ｐ型不純物となるBe、ｎ型不純物となるSiそれぞれ
の分子線を組合せ、基板温度を600〜700℃にするのが一
般的である。
しかしながら、ｐ型不純物となるBeの熱拡散係数が大
きいこと、成長時における基板温度がかなり高いことの
ために、p+−GaAsベース層５の界面において所望される
キャリア濃度プロファイルの急峻性が充分に満たされな
いようになり、トランジスタの特性が低下する問題があ
る。
きいこと、成長時における基板温度がかなり高いことの
ために、p+−GaAsベース層５の界面において所望される
キャリア濃度プロファイルの急峻性が充分に満たされな
いようになり、トランジスタの特性が低下する問題があ
る。
このことは、ｐ型GaAs膜とｎ型または高純度GaAs膜と
を有する多層構成の半導体膜を用いた半導体装置におい
て多くの場合共通している。
を有する多層構成の半導体膜を用いた半導体装置におい
て多くの場合共通している。
一方、GaAsに対するｐ型不純物としてBeよりも熱拡散
係数が小さいものにＣがある。
係数が小さいものにＣがある。
そこで本発明は、半導体装置の製造方法に、特に、分
子線エピタキシー装置を用いて半導体基板上にｐ型GaAs
膜或いは、ｐ型GaAs膜とｎ型または高純度GaAs膜とを有
する多層構成の半導体膜を成長する方法において、ｐ型
GaAs膜の界面におけるキャリア濃度プロファイルを急峻
にさせるために、GaAs膜のｐ型不純物をBeよりも熱拡散
係数が小さいＣになし得て然も成長時の基板温度を低く
なし得るようにすることを目的とする。
子線エピタキシー装置を用いて半導体基板上にｐ型GaAs
膜或いは、ｐ型GaAs膜とｎ型または高純度GaAs膜とを有
する多層構成の半導体膜を成長する方法において、ｐ型
GaAs膜の界面におけるキャリア濃度プロファイルを急峻
にさせるために、GaAs膜のｐ型不純物をBeよりも熱拡散
係数が小さいＣになし得て然も成長時の基板温度を低く
なし得るようにすることを目的とする。
上記目的は、トリエチルガリウムGa（C2H5）３（TE
G）の分子線及び金属砒素As4の分子線により成長するGa
As膜のｐ型キャリア濃度がほぼ最低となる第１温度より
も低い第２温度に基板温度を設定し、上記二つの分子線
によりｐ型GaAs膜を成長するようにした本発明の成長方
法によって解決され、 また、上記ｐ型GaAs膜を成長する工程と、基板温度を
上記第１温度に設定し、上記二つの分子線により高純度
GaAs膜を成長するか、またはその際にｎ型不純物の分子
線を付加してｎ型GaAs膜を成長する工程とを有するよう
にした本発明の成長方法によって解決され、 また、上記高純度GaAs膜またはｎ型GaAs膜の成長の際
に、基板温度を上記ｐ型GaAs膜成長時の温度と共通に
し、上記As4の分子線の代わりにクラッキング（熱分
解）したアルシンAsH3の分子線を用いるようにした本発
明の成長方法によって解決され、また、上記ｐ型GaAs膜
の不純物がＣであるようにした本発明の成長方法によっ
て解決される。
G）の分子線及び金属砒素As4の分子線により成長するGa
As膜のｐ型キャリア濃度がほぼ最低となる第１温度より
も低い第２温度に基板温度を設定し、上記二つの分子線
によりｐ型GaAs膜を成長するようにした本発明の成長方
法によって解決され、 また、上記ｐ型GaAs膜を成長する工程と、基板温度を
上記第１温度に設定し、上記二つの分子線により高純度
GaAs膜を成長するか、またはその際にｎ型不純物の分子
線を付加してｎ型GaAs膜を成長する工程とを有するよう
にした本発明の成長方法によって解決され、 また、上記高純度GaAs膜またはｎ型GaAs膜の成長の際
に、基板温度を上記ｐ型GaAs膜成長時の温度と共通に
し、上記As4の分子線の代わりにクラッキング（熱分
解）したアルシンAsH3の分子線を用いるようにした本発
明の成長方法によって解決され、また、上記ｐ型GaAs膜
の不純物がＣであるようにした本発明の成長方法によっ
て解決される。
第１図は本発明を説明するキャリア濃度特性図で、縦
軸はｎ型キャリア濃度、横軸は成長時の基板温度、であ
る。そして、●を結ぶ実線はTEGの分子線とAs4の分子
線によりGaAs膜を成長した場合、○を結ぶ破線はTEG
の分子線と920℃でクラッキングしたアルシンの分子線
によりGaAs膜を成長した場合、△を結ぶ破線はそのク
ラッキング温度を850℃にした場合、を示す。これらの
成長では、ｐ型不純物の分子線を付加していないが、TE
G中の炭素（Ｃ）が導入されてGaAs膜のキャリアがｐ型
となっている。即ち、ここで導入されたＣは、従来方法
のBeよりも熱拡散係数が小さいｐ型不純物となってい
る。
軸はｎ型キャリア濃度、横軸は成長時の基板温度、であ
る。そして、●を結ぶ実線はTEGの分子線とAs4の分子
線によりGaAs膜を成長した場合、○を結ぶ破線はTEG
の分子線と920℃でクラッキングしたアルシンの分子線
によりGaAs膜を成長した場合、△を結ぶ破線はそのク
ラッキング温度を850℃にした場合、を示す。これらの
成長では、ｐ型不純物の分子線を付加していないが、TE
G中の炭素（Ｃ）が導入されてGaAs膜のキャリアがｐ型
となっている。即ち、ここで導入されたＣは、従来方法
のBeよりも熱拡散係数が小さいｐ型不純物となってい
る。
破線及びの特性は、文献Appl.Phys.Lett.51,1987
p.1109に示されたものであり、基板温度を低くするに
従いｐ型キャリア濃度が低下して、500〜600℃程度以下
の基板温度でGaAs膜が実質的に不純物を含有しない高純
度となる。
p.1109に示されたものであり、基板温度を低くするに
従いｐ型キャリア濃度が低下して、500〜600℃程度以下
の基板温度でGaAs膜が実質的に不純物を含有しない高純
度となる。
これに対して実線の特性は、本発明者が見出したも
のである。その特性は、550℃近傍の基板温度でキャリ
ア濃度が最低になり、その前後の温度ではキャリア濃度
が次第に増大している。即ち、破線やの特性と比較
すると基板温度の高い側で同様であるも基板温度の低い
側ではその傾きが逆になっている。そして基板温度を55
0℃と400℃の間の適宜な温度にすることにより、キャリ
ア濃度を２×1016/cm3にした高純度GaAs膜とキャリア濃
度を３×1018/cm3にした高ドープｐ型GaAs膜の間の任意
のｐ型キャリア濃度のGaAs膜を成長することができるこ
とを示している。
のである。その特性は、550℃近傍の基板温度でキャリ
ア濃度が最低になり、その前後の温度ではキャリア濃度
が次第に増大している。即ち、破線やの特性と比較
すると基板温度の高い側で同様であるも基板温度の低い
側ではその傾きが逆になっている。そして基板温度を55
0℃と400℃の間の適宜な温度にすることにより、キャリ
ア濃度を２×1016/cm3にした高純度GaAs膜とキャリア濃
度を３×1018/cm3にした高ドープｐ型GaAs膜の間の任意
のｐ型キャリア濃度のGaAs膜を成長することができるこ
とを示している。
また、実線の特性は、As4分子線の圧力を２×10-3P
aにした場合であるが、この圧力を高くすることにより
最低のキャリア濃度を更に低下させることができ、例え
ばその圧力を２×10-2Paにすればキャリア濃度が1.5×1
014/cm3となることが判っている。
aにした場合であるが、この圧力を高くすることにより
最低のキャリア濃度を更に低下させることができ、例え
ばその圧力を２×10-2Paにすればキャリア濃度が1.5×1
014/cm3となることが判っている。
一方、高純度GaAs膜にｎ型不純物をドーピングすれ
ば、高純度GaAs膜に含まれている不純物がｐ型であって
も形成されるGaAs膜をｎ型になし得ることは周知であ
る。
ば、高純度GaAs膜に含まれている不純物がｐ型であって
も形成されるGaAs膜をｎ型になし得ることは周知であ
る。
本発明は、上述のことを利用したものである。従って
この説明により、本発明の成長方法では、GaAs膜のｐ型
不純物がBeよりも熱拡散係数の小さいＣとなり、然も成
長時の基板温度が従来方法の600〜700℃よりも低くなる
ことが容易に理解されよう。そしてそのことは、ｐ型Ga
As膜の界面におけるキャリア濃度プロファイルを従来方
法の場合よりも急峻にさせる。
この説明により、本発明の成長方法では、GaAs膜のｐ型
不純物がBeよりも熱拡散係数の小さいＣとなり、然も成
長時の基板温度が従来方法の600〜700℃よりも低くなる
ことが容易に理解されよう。そしてそのことは、ｐ型Ga
As膜の界面におけるキャリア濃度プロファイルを従来方
法の場合よりも急峻にさせる。
なお、本発明の成長方法において、高純度GaAs膜また
はｎ型GaAs膜の成長にTEGの分子線とAs4の分子線を用い
る場合は、ｐ型GaAs膜の成長時と基板温度を切り換える
のみで分子線を共通にしていることが、また、高純度Ga
As膜またはｎ型GaAs膜の成長にTEGの分子線とアルシン
の分子線を用いる場合は、ｐ型GaAs膜の成長時と分子線
を切り換えるのみで基板温度を共通にしていることが特
徴となっている。
はｎ型GaAs膜の成長にTEGの分子線とAs4の分子線を用い
る場合は、ｐ型GaAs膜の成長時と基板温度を切り換える
のみで分子線を共通にしていることが、また、高純度Ga
As膜またはｎ型GaAs膜の成長にTEGの分子線とアルシン
の分子線を用いる場合は、ｐ型GaAs膜の成長時と分子線
を切り換えるのみで基板温度を共通にしていることが特
徴となっている。
そして、後者の場合に基板温度の切り換えを行っても
良いことはいうまでもない。
良いことはいうまでもない。
以下本発明による成長方法を用いた半導体装置製造の
実施例について、HBTを例にとった第２図の側断面図を
用いて説明する。
実施例について、HBTを例にとった第２図の側断面図を
用いて説明する。
第２図に示すHBTは、第３図のHBTにおけるエミッタ層
５を、グレーデッドｎ−AlGaAs層5a、ｎ−AlGaAs層5bお
よびグレーデッドｎ−AlGaAs層5cからなる３層構成のエ
ミッタ層5Aにしたものである。
５を、グレーデッドｎ−AlGaAs層5a、ｎ−AlGaAs層5bお
よびグレーデッドｎ−AlGaAs層5cからなる３層構成のエ
ミッタ層5Aにしたものである。
このトランジスタの製造手順は第３図のHBTに準ずる
が、基板１上にコレクタコンタクト層２からエミッタコ
ンタクト層６までを成長する際に本発明の成長方法を適
用している。
が、基板１上にコレクタコンタクト層２からエミッタコ
ンタクト層６までを成長する際に本発明の成長方法を適
用している。
この成長の実施例は次のようである。これは、高純度
GaAs膜またはｎ型GaAs膜の成長にTEGの分子線とAs4の分
子線を用いる場合に該当する。
GaAs膜またはｎ型GaAs膜の成長にTEGの分子線とAs4の分
子線を用いる場合に該当する。
即ち、基板１をMBE装置内に配置し、先ず、As4分子線
の照射下で基板１を600℃以上に加熱して基板１表面の
自然酸化膜を除去する。
の照射下で基板１を600℃以上に加熱して基板１表面の
自然酸化膜を除去する。
次いで、基板温度を550℃に設定し、As4分子線の照射
にTEG分子線及びSi分子線の照射を加えて、Siを３×10
18/cm3にドープしたn+−GaAsコレクタコンタクト層２を
厚さ550nmに成長した後、Si分子線の強度を下げてSiを
３×1016/cm3にドープしたｎ−GaAsコレクタ層３を厚さ
550nmに成長する。成長の停止は、TEG分子線およびSi分
子線の照射を止めることによって行う。
にTEG分子線及びSi分子線の照射を加えて、Siを３×10
18/cm3にドープしたn+−GaAsコレクタコンタクト層２を
厚さ550nmに成長した後、Si分子線の強度を下げてSiを
３×1016/cm3にドープしたｎ−GaAsコレクタ層３を厚さ
550nmに成長する。成長の停止は、TEG分子線およびSi分
子線の照射を止めることによって行う。
次いで、As4分子線のみを照射したまま基板温度を、4
30℃に設定し、As4分子線の照射にTEG分子線の照射を加
えて、Ｃが1.5×1018/cm3にドープされたp+−GaAsベー
ス層４を厚さ100nmに成長し、TEG分子線の照射を止め
る。
30℃に設定し、As4分子線の照射にTEG分子線の照射を加
えて、Ｃが1.5×1018/cm3にドープされたp+−GaAsベー
ス層４を厚さ100nmに成長し、TEG分子線の照射を止め
る。
次いで、As4分子線のみを照射したまま基板温度を550
℃に設定し、As4分子線の照射にTEG分子線、Al分子線及
びSi分子線の照射を加えて、Siを５×1017/cm3にドープ
したグレーデッドｎ−AlGaAs層5a（厚さ50nm）、ｎ−Al
GaAs層5b（厚さ150nm）及びグレーデッドｎ−AlGaAs層5
c（厚さ30nm）を順次成長してエミッタ層5Aを形成す
る。
℃に設定し、As4分子線の照射にTEG分子線、Al分子線及
びSi分子線の照射を加えて、Siを５×1017/cm3にドープ
したグレーデッドｎ−AlGaAs層5a（厚さ50nm）、ｎ−Al
GaAs層5b（厚さ150nm）及びグレーデッドｎ−AlGaAs層5
c（厚さ30nm）を順次成長してエミッタ層5Aを形成す
る。
次いで、グレーデッドｎ−AlGaAs層5cの厚さが30nmに
なったところで、Al分子線の照射を止めると共に31分子
線の強度を上げて、Siを５×1018/cm3にドープしたｎ−
GaAsエミッタコンタクト層６を厚さ100nmに成長して、
一連の成長を完了する。
なったところで、Al分子線の照射を止めると共に31分子
線の強度を上げて、Siを５×1018/cm3にドープしたｎ−
GaAsエミッタコンタクト層６を厚さ100nmに成長して、
一連の成長を完了する。
このように成長して製造されたトランジスタは、先に
述べた従来の成長方法により製造された同一構成のトラ
ンジスタと比べて、最大電流利得が30から40へと向上し
ていることが確認された。
述べた従来の成長方法により製造された同一構成のトラ
ンジスタと比べて、最大電流利得が30から40へと向上し
ていることが確認された。
次に、上記成長の他の実施例について説明する。これ
は、高順序GaAs膜またはｎ型GaAs膜の成長にTEGの分子
線とアルシンの分子線を用いる場合に該当する。
は、高順序GaAs膜またはｎ型GaAs膜の成長にTEGの分子
線とアルシンの分子線を用いる場合に該当する。
即ち、基板１をMBE装置内に配置し、先ず、920℃でク
ラッキングしたアルシン分子線の照射下で基板１を600
℃以上に加熱して基板１表面の自然酸化膜を除去する。
ラッキングしたアルシン分子線の照射下で基板１を600
℃以上に加熱して基板１表面の自然酸化膜を除去する。
次いで、基板温度を430℃に設定し、上記アルシン分
子線の照射にTEG分子線及びSi分子線の照射を加えて、S
iを３×1018/cm3にドープしたn+−GaAsコレクタコンタ
クト層２を厚さ550nmに成長した後、Si分子線の強度を
下げてSiを３×1016/cm3にドープしたｎ−GaAsコレクタ
層３を厚さ550nmに成長する。
子線の照射にTEG分子線及びSi分子線の照射を加えて、S
iを３×1018/cm3にドープしたn+−GaAsコレクタコンタ
クト層２を厚さ550nmに成長した後、Si分子線の強度を
下げてSiを３×1016/cm3にドープしたｎ−GaAsコレクタ
層３を厚さ550nmに成長する。
次いで、コレクタ層３の厚さが550nmになったところ
で、Si分子線の照射を止めると共に上記アルシン分子線
の照射をAs4分子線の照射に切り換えて、As4分子線及び
TEG分子線の照射にし、基板温度を430℃のままに維持し
て、ｃが1.5×1018/cm3にドープされp+−GaAsベース層
４を厚さ100nmに成長する。
で、Si分子線の照射を止めると共に上記アルシン分子線
の照射をAs4分子線の照射に切り換えて、As4分子線及び
TEG分子線の照射にし、基板温度を430℃のままに維持し
て、ｃが1.5×1018/cm3にドープされp+−GaAsベース層
４を厚さ100nmに成長する。
次いで、ベース層４の厚さが100nmになったところ
で、As4分子線の照射を上記アルシン分子線の照射に切
り換えると共に、アルシン分子線及びTEG分子線の照射
にAl分子線及びSi分子線の照射を加え、基板温度を430
℃のままに維持して、Siを５×1017/cm3にドープしたグ
レーデッドｎ−AlGaAs層5a（厚さ50nm）、ｎ−AlGaAs層
5b（厚さ150nm）及びグレーデッドｎ−AlGaAs層5c（厚
さ30nm）を順次成長してエミッタ層5Aを形成する。
で、As4分子線の照射を上記アルシン分子線の照射に切
り換えると共に、アルシン分子線及びTEG分子線の照射
にAl分子線及びSi分子線の照射を加え、基板温度を430
℃のままに維持して、Siを５×1017/cm3にドープしたグ
レーデッドｎ−AlGaAs層5a（厚さ50nm）、ｎ−AlGaAs層
5b（厚さ150nm）及びグレーデッドｎ−AlGaAs層5c（厚
さ30nm）を順次成長してエミッタ層5Aを形成する。
次いで、グレーデッドｎ−AlGaAs層5cの厚さが30nmに
なったところで、Al分子線の照射を止めると共にSi分子
線の強度を上げて、Siを５×1018/cm3にドープしたｎ−
GaAsエミッタコンタクト層６を厚さ100nmに成長して、
一連の成長を完了する。
なったところで、Al分子線の照射を止めると共にSi分子
線の強度を上げて、Siを５×1018/cm3にドープしたｎ−
GaAsエミッタコンタクト層６を厚さ100nmに成長して、
一連の成長を完了する。
なお、これらの成長におけるアルシンのクラッキング
温度は920℃に限定されるものではない。
温度は920℃に限定されるものではない。
このように成長して製造されたトランジスタの特性
は、先の実施例によるトランジスタとほぼ同じになるこ
とが確認されて、従来の成長方法により製造された同一
構成のトランジスタよりも格段に向上している。
は、先の実施例によるトランジスタとほぼ同じになるこ
とが確認されて、従来の成長方法により製造された同一
構成のトランジスタよりも格段に向上している。
以上に説明した実施例は、ｐ型GaAs膜にｎ型GaAs膜を
組み合わせた場合であるが、ｎ型GaAs膜の代わりに高純
度GaAs膜を組み合わせて例えばpinダイオードなどを製
造する場合にも、ｐ型GaAs膜の界面におけるキャリア濃
度プロファイルを急峻にさせることに対して本発明が極
めて有効であることは、先の第１図を用いた説明からし
て容易に理解されよう。
組み合わせた場合であるが、ｎ型GaAs膜の代わりに高純
度GaAs膜を組み合わせて例えばpinダイオードなどを製
造する場合にも、ｐ型GaAs膜の界面におけるキャリア濃
度プロファイルを急峻にさせることに対して本発明が極
めて有効であることは、先の第１図を用いた説明からし
て容易に理解されよう。
以上説明したように本発明の構成によれば、半導体装
置の製造方法、特に、分子線エピタキシー装置を用いて
半導体基板上にｐ型GaAs膜或いは、ｐ型GaAs膜とｎ型ま
たは高純度GaAs膜とを有する多層構成の半導体膜を成長
する方法において、GaAs膜のｐ型不純物をBeよりも熱拡
散係数が小さいＣになし得て然も成長時の基板温度を低
くなし得るようになり、それによりｐ型GaAs膜の界面に
おけるキャリア濃度プロファイルを急峻にさせて当該半
導体装置の特性改善を可能にさせる効果がある。
置の製造方法、特に、分子線エピタキシー装置を用いて
半導体基板上にｐ型GaAs膜或いは、ｐ型GaAs膜とｎ型ま
たは高純度GaAs膜とを有する多層構成の半導体膜を成長
する方法において、GaAs膜のｐ型不純物をBeよりも熱拡
散係数が小さいＣになし得て然も成長時の基板温度を低
くなし得るようになり、それによりｐ型GaAs膜の界面に
おけるキャリア濃度プロファイルを急峻にさせて当該半
導体装置の特性改善を可能にさせる効果がある。
第１図は本発明を説明するキャリア濃度特性図、 第２図は実施例を説明するためのHBTの側断面図、 第３図はHBTの概要を示す側断面図、 である。 図において、 １は半絶縁性GaAs基板、 ２はn+−GaAsコレクタコンタクト層、 ３はｎ−GaAsコレクタ層、 ４はp+−GaAsベース層、 ５はｎ−AlGaAsエミッタ層、 5Aはエミッタ層、 5aはグレーデッドｎ−AlGaAs層、 5bはｎ−AlGaAs層、 5cはグレーデッドｎ−AlGaAs層5c、 ６はｎ−GaAsエミッタコンタクト層、 である。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/203 H01L 21/363 H01L 21/33 - 21/331 H01L 29/68 - 29/737
Claims (4)
- 【請求項１】分子線エピタキシー装置を用いて、 トリエチルガリウムの分子線及び金属砒素の分子線によ
り成長するGaAs膜のｐ型キャリア濃度がほぼ最低となる
第１温度よりも低い第２温度に基板温度を設定し、上記
二つの分子線によりｐ型GaAs膜を成長することを特徴と
する半導体装置の製造方法。 - 【請求項２】分子線エピタキシー装置を用いて、 トリエチルガリウムの分子線及び金属砒素の分子線によ
り成長するGaAs膜のｐ型キャリア濃度がほぼ最低となる
第１温度よりも低い第２温度に基板温度を設定し、上記
二つの分子線によりｐ型GaAs膜を成長する工程と、 基板温度を上記第１温度に設定し、上記二つの分子線に
より高純度GaAs膜を成長するか、またはその際にｎ型不
純物の分子線を付加してｎ型GaAs膜を成長する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項３】上記高純度GaAs膜またはｎ型GaAs膜の成長
の際に、基板温度を上記ｐ型GaAs膜成長時の温度と共通
にし、上記金属砒素の分子線の代わりにクラッキングし
たアルシンの分子線を用いることを特徴とする請求項２
記載の半導体装置の製造方法。 - 【請求項４】上記ｐ型GaAs膜の不純物がＣであることを
特徴とする請求項１または請求項２に記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP332089A JP2920923B2 (ja) | 1989-01-10 | 1989-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP332089A JP2920923B2 (ja) | 1989-01-10 | 1989-01-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02183518A JPH02183518A (ja) | 1990-07-18 |
| JP2920923B2 true JP2920923B2 (ja) | 1999-07-19 |
Family
ID=11554061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP332089A Expired - Lifetime JP2920923B2 (ja) | 1989-01-10 | 1989-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2920923B2 (ja) |
-
1989
- 1989-01-10 JP JP332089A patent/JP2920923B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，Ｖｏｌ．９５，Ｎｏ．１−４，ＦＥＢＲＵＡＲＹ▲ＩＩ▼（１９８９），ｐｐ．１５０−１５３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02183518A (ja) | 1990-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2791138B2 (ja) | ヘテロエピタキシャル構造を形成する方法と集積回路 | |
| EP0551721B1 (en) | Gallium nitride base semiconductor device and method of fabricating the same | |
| EP1488460B1 (en) | Delta doped group III-V nitride HEMT | |
| JP2003023220A (ja) | 窒化物半導体素子 | |
| WO2002097861A2 (en) | Semiconductor device, semiconductor layer and production method thereof | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06326416A (ja) | 化合物半導体素子 | |
| US6881261B2 (en) | Method for fabricating semiconductor device | |
| JP2003218052A (ja) | 半導体装置の製造方法 | |
| JP2925004B2 (ja) | 窒化ガリウムの結晶成長方法 | |
| US5479028A (en) | III-V system compound semiconductor device and method for manufacturing the semiconductor device | |
| JP2001135854A (ja) | Ｉｉｉ族窒化物系化合物半導体素子 | |
| JP2920923B2 (ja) | 半導体装置の製造方法 | |
| JP3209233B2 (ja) | 青色発光ダイオードおよびその製造方法 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH03278542A (ja) | 半導体装置 | |
| JP2706369B2 (ja) | 化合物半導体の成長方法及び半導体レーザの製造方法 | |
| JP3227083B2 (ja) | バイポーラトランジスタの作製方法 | |
| JP2785253B2 (ja) | 窒化ガリウム系化合物半導体のｐ型化方法 | |
| JP3277809B2 (ja) | 化合物半導体結晶成長方法及びヘテロ接合バイポーラトランジスタ | |
| JPH088460A (ja) | ｐ型ＡｌＧａＮ系半導体の製造方法 | |
| JP2000277440A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ | |
| JP2555885B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JPH03145720A (ja) | 化合物半導体の成長方法及びこれに使用するシリコン基板 | |
| JPS61161760A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090430 |