JPH03156917A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03156917A JPH03156917A JP29684189A JP29684189A JPH03156917A JP H03156917 A JPH03156917 A JP H03156917A JP 29684189 A JP29684189 A JP 29684189A JP 29684189 A JP29684189 A JP 29684189A JP H03156917 A JPH03156917 A JP H03156917A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- layer
- silicon substrate
- mask
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000002513 implantation Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract 1
- 241000238557 Decapoda Species 0.000 description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、さらに詳し
くは、シリコン基板上に選択的にエピタキシャル成長層
を形成するための半導体装置の製造方法の改良に係るも
のである。
くは、シリコン基板上に選択的にエピタキシャル成長層
を形成するための半導体装置の製造方法の改良に係るも
のである。
従来例によるこの種のシリコン基板上への選択的なエピ
タキシャル成長層（以下、エビ成長層とも呼ぶ）の形成
方法の主要な工程を、第２図（ａ）ないしくｄ）に順次
模式的に示しである。
タキシャル成長層（以下、エビ成長層とも呼ぶ）の形成
方法の主要な工程を、第２図（ａ）ないしくｄ）に順次
模式的に示しである。
すなわち、この第２図従来例方法においては、まず、シ
リコン基板１上に熱酸化法またはＣＶＤ法などにより酸
化膜２ａを形成した後（同図（ａ））、エビ成長層の選
択形成部分を除いて、写真製版法などによりマスクとな
るレジスト３をパターニング形成する（同図（ｂ））。
リコン基板１上に熱酸化法またはＣＶＤ法などにより酸
化膜２ａを形成した後（同図（ａ））、エビ成長層の選
択形成部分を除いて、写真製版法などによりマスクとな
るレジスト３をパターニング形成する（同図（ｂ））。
ついで、前記レジスト３をマスクにして酸化膜２ａを選
択的にエツチング除去しく同図（Ｃ））、レジスト３の
除去後、残された酸化膜２をマスクにして、このシリコ
ン基板ｌ上にエピタキシャル成長を行うことにより、酸
化膜２以外の部分にあっては、下地シリコン基板ｌを核
とする単結晶シリコン・エビ成長層４が堆積形成され、
かつ一方で、マスクとした酸化膜２上にあっては、核が
存在しないために多結晶シリコン層５が同時に堆積形成
されることになる（同図（ｄ））。
択的にエツチング除去しく同図（Ｃ））、レジスト３の
除去後、残された酸化膜２をマスクにして、このシリコ
ン基板ｌ上にエピタキシャル成長を行うことにより、酸
化膜２以外の部分にあっては、下地シリコン基板ｌを核
とする単結晶シリコン・エビ成長層４が堆積形成され、
かつ一方で、マスクとした酸化膜２上にあっては、核が
存在しないために多結晶シリコン層５が同時に堆積形成
されることになる（同図（ｄ））。
つまり、このように従来のエビ成長層の選択形成におい
ては、酸化膜などの単結晶の核をもたない物質をマスク
に用い、シリコン基板上に選択的にエピタキシャル成長
を行うようにしているのである。
ては、酸化膜などの単結晶の核をもたない物質をマスク
に用い、シリコン基板上に選択的にエピタキシャル成長
を行うようにしているのである。
［発明が解決しようとする課題］
しかしながら、前記のようにしてなされる従来のシリコ
ン基板に対するエビ成長層の選択形成方法では、このエ
ビ成長層の形成に先立って酸化膜などのマスクパターン
を形成しなければならず、また、この酸化膜マスクをも
つシリコン基板上へのエピタキシャル成長時にあっては
、酸化膜マスク中の不純物が外方拡散によりエビ成長層
内に取り込まれて結晶成長の妨げになったり、マスク酸
化膜とエビ成長層との界面の結晶性が悪く、半導体装置
自体の特性劣化の原因になるなどの問題点があった。
ン基板に対するエビ成長層の選択形成方法では、このエ
ビ成長層の形成に先立って酸化膜などのマスクパターン
を形成しなければならず、また、この酸化膜マスクをも
つシリコン基板上へのエピタキシャル成長時にあっては
、酸化膜マスク中の不純物が外方拡散によりエビ成長層
内に取り込まれて結晶成長の妨げになったり、マスク酸
化膜とエビ成長層との界面の結晶性が悪く、半導体装置
自体の特性劣化の原因になるなどの問題点があった。
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、酸化膜など
によるマスクを必要とせずに、シリコン基板に対してエ
ビ成長層を選択形成し得るようにした。この種の半導体
装置の製造方法、こ５では、エビ成長層の選択形成方法
を提供することである。
なされたもので、その目的とするところは、酸化膜など
によるマスクを必要とせずに、シリコン基板に対してエ
ビ成長層を選択形成し得るようにした。この種の半導体
装置の製造方法、こ５では、エビ成長層の選択形成方法
を提供することである。
［課題を解決するための手段］
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、シリコン基板におけるエピタキシャル成
長層の選択形成部を除く部分に対して、エピタキシャル
成長を抑制する不純物を、下地シリコン基板面が完全に
非晶質化されるまで選択的に注入した後、エピタキシャ
ル成長させるようにしたものである。
の製造方法は、シリコン基板におけるエピタキシャル成
長層の選択形成部を除く部分に対して、エピタキシャル
成長を抑制する不純物を、下地シリコン基板面が完全に
非晶質化されるまで選択的に注入した後、エピタキシャ
ル成長させるようにしたものである。
すなわち、この発明は、シリコン基板上に酸化膜を形成
する工程と、エピタキシャル成長層の選択形成部分に対
してレジストをパターニング形成する工程と、前記パタ
ーニングされたレジストをマスクに用い、酸化膜を選択
的にエッヂング除去する工程と、前記マスクに用いたレ
ジストの除去後、残された酸化膜をマスクに用い、シリ
コン基板上のエピタキシャル成長層の選択形成部分を除
く部分に、エピタキシャル成長を抑制する不純物を選択
的に注入して、完全に非晶質化させた不純物注入層を形
成する工程と、前記マスクに用いた酸化膜の除去後、シ
リコン基板上にエピタキシャル成長を行なう工程とを含
み、シリコン基板上にあっては、単結晶シリコン・エピ
タキシャル成長層を選択的に、不純物注入層上にあって
は、多結晶シリコン層を自己整合的に、同時に形成させ
ることを特徴とする半導体装置の製造方法である。
する工程と、エピタキシャル成長層の選択形成部分に対
してレジストをパターニング形成する工程と、前記パタ
ーニングされたレジストをマスクに用い、酸化膜を選択
的にエッヂング除去する工程と、前記マスクに用いたレ
ジストの除去後、残された酸化膜をマスクに用い、シリ
コン基板上のエピタキシャル成長層の選択形成部分を除
く部分に、エピタキシャル成長を抑制する不純物を選択
的に注入して、完全に非晶質化させた不純物注入層を形
成する工程と、前記マスクに用いた酸化膜の除去後、シ
リコン基板上にエピタキシャル成長を行なう工程とを含
み、シリコン基板上にあっては、単結晶シリコン・エピ
タキシャル成長層を選択的に、不純物注入層上にあって
は、多結晶シリコン層を自己整合的に、同時に形成させ
ることを特徴とする半導体装置の製造方法である。
従って、この発明方法では、シリコン基板上にあって、
エピタキシャル成長を抑制する不純物を選択的に注入す
ることによって、完全に非晶質化させた不純物注入層を
選択的に形成させた上で、エピタキシャル成長を行なう
ようにしているために、シリコン基板上にあっては、酸
化膜マスクを用いることなしに、単結晶シリコン・エピ
タキシャル成長層を選択的に形成でき、また同時に、不
純物注入層上にあっては、多結晶シリコン層を自己整合
的に形成し得るのである。
エピタキシャル成長を抑制する不純物を選択的に注入す
ることによって、完全に非晶質化させた不純物注入層を
選択的に形成させた上で、エピタキシャル成長を行なう
ようにしているために、シリコン基板上にあっては、酸
化膜マスクを用いることなしに、単結晶シリコン・エピ
タキシャル成長層を選択的に形成でき、また同時に、不
純物注入層上にあっては、多結晶シリコン層を自己整合
的に形成し得るのである。
［実 施 例］
以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図を参照して詳細に説明する。
につき、第１図を参照して詳細に説明する。
第１図（ａ）ないしくｅ）はこの発明方法の一実施例を
適用した半導体基板上へのエビ成長層の選択形成工程の
概要を模式的に示すそれぞれに断面図である。
適用した半導体基板上へのエビ成長層の選択形成工程の
概要を模式的に示すそれぞれに断面図である。
すなわち、この第１図に示す実施例方法においても、ま
ず、シリコン基板１１上にあって、熱酸化法またはＣＶ
Ｄ法などにより酸化膜１２ａを形成した後（同図（ａ）
）、エビ成長層の選択形成部分に対して、写真製版法な
どによりマスクとなるレジスト１３をパターニング形成
する（同図（ｂ））。
ず、シリコン基板１１上にあって、熱酸化法またはＣＶ
Ｄ法などにより酸化膜１２ａを形成した後（同図（ａ）
）、エビ成長層の選択形成部分に対して、写真製版法な
どによりマスクとなるレジスト１３をパターニング形成
する（同図（ｂ））。
ついで、前記レジスト１３をマスクにして、酸化膜１２
ａを選択的にエツチング除去しく同図（Ｃ））、かつマ
スクに用いたレジスト１３の除去後、残された酸化膜１
２をマスクにして、前記シリコン基板Ｕ上、つまりこ５
では、エビ成長層の選択形成部分を除くシリコン基板１
１上に、エビ成長を抑制する不純物として、こ＼では、
アルゴン（Ａｒ）とか酸素（０）などの不純物１４を選
択的に注入するが、このときの不純物注入については、
下地となるシリコン基板１１面での不純物注入層１５が
連続的な非晶質層となって完全に非晶質化されるまで行
う（同図（ｄ））。
ａを選択的にエツチング除去しく同図（Ｃ））、かつマ
スクに用いたレジスト１３の除去後、残された酸化膜１
２をマスクにして、前記シリコン基板Ｕ上、つまりこ５
では、エビ成長層の選択形成部分を除くシリコン基板１
１上に、エビ成長を抑制する不純物として、こ＼では、
アルゴン（Ａｒ）とか酸素（０）などの不純物１４を選
択的に注入するが、このときの不純物注入については、
下地となるシリコン基板１１面での不純物注入層１５が
連続的な非晶質層となって完全に非晶質化されるまで行
う（同図（ｄ））。
その後、前記マスクに用いた酸化膜１２を除去してシリ
コン基板１１面にマスクが全く存在しないようにし、こ
の状態のま５、減圧下において、シリコン基板ｌｌ上に
高温のエピタキシャル成長を行うことにより、前記不純
物注入層１５が形成されていないシリコン基板ｌｌ上に
あっては、この下地シリコン基板１を核とする単結晶シ
リコン・エビ成長層１６が堆積形成され、かつ一方で、
アルゴンとか酸素などの不純物の注入により非晶質化さ
れた不純物注入層１５上にあっては、エビ成長を生じな
いことから、多結晶シリコン層１７が同時に自己整合的
に堆積形成される（同図（ｅ））もので、このようにし
て、シリコン基板ｌ上にあって、所期通りにエビ成長層
１６を選択形成し得るのである。
コン基板１１面にマスクが全く存在しないようにし、こ
の状態のま５、減圧下において、シリコン基板ｌｌ上に
高温のエピタキシャル成長を行うことにより、前記不純
物注入層１５が形成されていないシリコン基板ｌｌ上に
あっては、この下地シリコン基板１を核とする単結晶シ
リコン・エビ成長層１６が堆積形成され、かつ一方で、
アルゴンとか酸素などの不純物の注入により非晶質化さ
れた不純物注入層１５上にあっては、エビ成長を生じな
いことから、多結晶シリコン層１７が同時に自己整合的
に堆積形成される（同図（ｅ））もので、このようにし
て、シリコン基板ｌ上にあって、所期通りにエビ成長層
１６を選択形成し得るのである。
なお、前記実施例においては、非晶質化された不純物注
入層を形成させるための注入不純物として、アルゴン、
酸素などの不純物を用いる場合について述べたが、その
他の同様にエビ成長を抑制し得る任意の不純物を用いて
もよいことは勿論である。
入層を形成させるための注入不純物として、アルゴン、
酸素などの不純物を用いる場合について述べたが、その
他の同様にエビ成長を抑制し得る任意の不純物を用いて
もよいことは勿論である。
［発明の効果］
以上詳述したように、この発明方法によれば、シリコン
基板上でのエピタキシャル成長層の選択形成部を除く部
分に対し、エピタキシャル成長を抑制する不純物を選択
的に注入して、完全に非晶質化させた不純物注入層を形
成した」二で、シリコン基板上にエピタキシャル成長を
行なうようにしたから、このエピタキシャル成長に際し
ては、基板面に何らのマスク物質をも必要とせずに、シ
リコン基板上にあっては、単結晶シリコン・エピタキシ
ャル成長層を選択的に形成できると共に、同時に、不純
物注入層上にあっては、多結晶シリコン層を自己整合的
に形成し得るものであり、これによって製造工程自体を
格段に簡略化でき、かつエピタキシャル成長に際しては
、マスク形成を全く必要としないために、従来のように
マスク物質からの不純物の拡散混入などもな（、頗る結
晶性に優れたエピタキシャル成長層を所望通りに選択形
成できて、装置の特性、ひいては信頼性の向上が可能に
なるなどの特長がある。
基板上でのエピタキシャル成長層の選択形成部を除く部
分に対し、エピタキシャル成長を抑制する不純物を選択
的に注入して、完全に非晶質化させた不純物注入層を形
成した」二で、シリコン基板上にエピタキシャル成長を
行なうようにしたから、このエピタキシャル成長に際し
ては、基板面に何らのマスク物質をも必要とせずに、シ
リコン基板上にあっては、単結晶シリコン・エピタキシ
ャル成長層を選択的に形成できると共に、同時に、不純
物注入層上にあっては、多結晶シリコン層を自己整合的
に形成し得るものであり、これによって製造工程自体を
格段に簡略化でき、かつエピタキシャル成長に際しては
、マスク形成を全く必要としないために、従来のように
マスク物質からの不純物の拡散混入などもな（、頗る結
晶性に優れたエピタキシャル成長層を所望通りに選択形
成できて、装置の特性、ひいては信頼性の向上が可能に
なるなどの特長がある。
第１図（ａ）ないしくｅ）はこの発明方法の一実施例を
適用した半導体基板上へのエビ成長層の選択形成工程の
概要を模式的に示すそれぞれに断面図であり、また、第
２図（ａ）ないしくｄ）は従来例による同上半導体基板
上へのエビ成長層の選択形成工程の概要を模式的に示す
それぞれに断面図である。 １１・・・・半導体基板、１２ａ・・・・酸化膜、１２
・・・・パターニングされた酸化膜、１３・・・・パタ
ーニングされたレジスト、１４・・・・エビ成長を抑制
する不純物、１５・・・・非晶質化された不純物注入層
、１６・・・・単結晶シリコン・エビ成長層、１７・・
・・多結晶シリコン層。
適用した半導体基板上へのエビ成長層の選択形成工程の
概要を模式的に示すそれぞれに断面図であり、また、第
２図（ａ）ないしくｄ）は従来例による同上半導体基板
上へのエビ成長層の選択形成工程の概要を模式的に示す
それぞれに断面図である。 １１・・・・半導体基板、１２ａ・・・・酸化膜、１２
・・・・パターニングされた酸化膜、１３・・・・パタ
ーニングされたレジスト、１４・・・・エビ成長を抑制
する不純物、１５・・・・非晶質化された不純物注入層
、１６・・・・単結晶シリコン・エビ成長層、１７・・
・・多結晶シリコン層。
Claims (1)
- シリコン基板上に酸化膜を形成する工程と、エピタキシ
ャル成長層の選択形成部分に対してレジストをパターニ
ング形成する工程と、前記パターニングされたレジスト
をマスクに用い、酸化膜を選択的にエッチング除去する
工程と、前記マスクに用いたレジストの除去後、残され
た酸化膜をマスクに用い、シリコン基板上のエピタキシ
ャル成長層の選択形成部分を除く部分に、エピタキシャ
ル成長を抑制する不純物を選択的に注入して、完全に非
晶質化させた不純物注入層を形成する工程と、前記マス
クに用いた酸化膜の除去後、シリコン基板上にエピタキ
シャル成長を行なう工程とを含み、シリコン基板上にあ
っては、単結晶シリコン・エピタキシャル成長層を選択
的に、不純物注入層上にあっては、多結晶シリコン層を
自己整合的に、同時に形成させることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29684189A JPH03156917A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29684189A JPH03156917A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03156917A true JPH03156917A (ja) | 1991-07-04 |
Family
ID=17838852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29684189A Pending JPH03156917A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03156917A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017510080A (ja) * | 2014-03-31 | 2017-04-06 | エステーミクロエレクトロニクス ソシエテ アノニム | Ｓｏｉ基板の製造に適した半導体ウエハの製造方法及びその方法により得られたｓｏｉ基板ウエハ |
-
1989
- 1989-11-14 JP JP29684189A patent/JPH03156917A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017510080A (ja) * | 2014-03-31 | 2017-04-06 | エステーミクロエレクトロニクス ソシエテ アノニム | Ｓｏｉ基板の製造に適した半導体ウエハの製造方法及びその方法により得られたｓｏｉ基板ウエハ |
| US10535552B2 (en) | 2014-03-31 | 2020-01-14 | Stmicroelectronics Sa | Method for manufacture of a semiconductor wafer suitable for the manufacture of an SOI substrate, and SOI substrate wafer thus obtained |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0799190A (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| JPH03156917A (ja) | 半導体装置の製造方法 | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| JP2000021778A (ja) | エピタキシャル成長方法 | |
| JPH0684938A (ja) | 半導体装置の製造方法 | |
| JPS60167439A (ja) | 相補型誘電体分離基板の製造方法 | |
| JP3042803B2 (ja) | Ｔｆｔポリシリコン薄膜作成方法 | |
| JPS63198373A (ja) | 半導体装置およびその製造方法 | |
| JPH04151838A (ja) | 半導体装置の製造方法 | |
| JPS6289324A (ja) | 半導体装置の製造方法 | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| KR0161858B1 (ko) | 반도체 소자의 격리방법 | |
| KR940001390B1 (ko) | 반도체 장치의 소자 격리방법 | |
| JPS61284913A (ja) | ＧａＡｓの選択エピタキシヤル成長方法 | |
| JPS62164876A (ja) | 多結晶膜の形成方法 | |
| KR100320797B1 (ko) | 반도체소자의필드산화막형성방법 | |
| JPH0272635A (ja) | 半導体装置およびその製造方法 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPH0845844A (ja) | 化合物半導体膜の製造方法 | |
| KR0167239B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| JPH01101648A (ja) | 半導体装置の製造方法 | |
| EP0243850A2 (en) | Selective epitaxial layer field oxide (sel-fox) isolation | |
| JPS5660015A (en) | Manufacture of semiconductor device | |
| JPH02295130A (ja) | 半導体装置の製造方法 | |
| JPH03173427A (ja) | 半導体装置の製造方法 |