JPS62164876A - 多結晶膜の形成方法 - Google Patents

多結晶膜の形成方法

Info

Publication number
JPS62164876A
JPS62164876A JP506886A JP506886A JPS62164876A JP S62164876 A JPS62164876 A JP S62164876A JP 506886 A JP506886 A JP 506886A JP 506886 A JP506886 A JP 506886A JP S62164876 A JPS62164876 A JP S62164876A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
polycrystalline
thin
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP506886A
Other languages
English (en)
Inventor
Hiroshi Kitajima
洋 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP506886A priority Critical patent/JPS62164876A/ja
Publication of JPS62164876A publication Critical patent/JPS62164876A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多結晶膜の選択的な形成方法に関するものであ
る。
〔従来の技術〕
従来、多結晶膜、たとえば多結晶シリコン膜を選択的に
形成する場合には、CV D (ChemicalVa
por Deposition)法などで基板全体に多
結晶シリコン膜を堆積したあと、全面にレジストを被せ
パターニングを行い、エツチングによって不用な領域の
多結晶シリコン膜を除去する方法によって所望の領域に
多結晶シリコン膜を形成していた。
〔発明が解決しようとする問題点〕
しかし、たとえば厚い多結晶シリコン領域を得ようとす
る場合には、レジストを厚くする必要がある。ただしレ
ジストを厚くするといっても厚さの均一性などを考える
と自ずと限度がある。これは基板表面が平坦な場合であ
るが、基板表面に凸凹があるような場合には段°差があ
る部分でレジストが薄くなるため、所望の形状の厚い多
結晶シリコン領域を得ることは非常に困難になる。
ゲート電極としての多結晶シリコンを考えると、抵抗を
低くするということから多結晶シリコンの厚さは厚い方
が望ましいが、一般に行われているセルフ・アラインで
のイオン注入を用いた多結晶シリコンへのドーピングで
は、より高温あるいはより長時間のアニールを必要とす
る点でプロセスの低温化に逆行することになり、望まし
くはない。
ドープした多結晶シリコン膜を用いるのは1つの方法で
あるが、ドープした多結晶シリコン膜のエツチングの際
には、サイドエツチングが生じ、それも厚い多結晶シリ
コン膜で問題となる。
最近、素子分離を目的として溝を多結晶シリコン膜で埋
込むことが行われているが、全面に多結晶シリコン膜を
堆積したあと溝以外の多結晶シリコン膜を除去する方法
は、細い溝の場合うまく埋込めないなどの問題がある。
本発明の目的は、サイズ(領域の広さ)や基板の構造に
依存しない多結晶膜の選択的な形成方法を提供すること
にある。
〔問題点を解決するための手段〕
本発明の多結晶膜の形成方法は、基板にたとえば薄い多
結晶シリコン領域を形成し、その多結晶シリコン領域を
種として選択的なシリコンの成長を行うことを特徴とす
る。
〔作用〕
薄い多結晶シリコン領域をたとえば全面への多結晶シリ
コン膜の堆積とそれに続くパターニングで形成するよう
な場合でも、多結晶シリコン膜が薄いことから形状のコ
ントロールは非常に容易であるという利点がある。その
ことは基板表面に凸凹がある場合でもほとんど変わらな
い。それに続く選択成長後の多結晶シリコン膜のサイズ
(領域の広さ)は横方向成長のために種のサイズとは異
るが、そのサイズの増加は膜厚すなわち成長時間によっ
て容易にコントロールすることができる。
また選択成長の際にドーピングを行えば、サイズと抵抗
を容易にコントロールすることができる。
溝に埋込む場合、溝内部だけに種としての多結晶シリコ
ンが形成されていれば、シリコンの選択成長を行うこと
によって、溝だけを表面が平坦になるように埋込むこと
ができ、そのことは溝の幅にほとんど影響されない。
〔実施例〕
第1図は本発明の1実施例の断面構造を示している。シ
リコン基板1の上に形成された酸化シリコン膜2の上に
薄い多結晶シリコン膜3をCVD法で堆積し、パターニ
ングを行った。その後、たとえばジクロロシランやシラ
ンに塩化水素を加えたものを原料ガスとしてシリコンの
成長を行うと、酸化シリコン膜2が露出している領域に
は何も堆積しない状態で、薄い多結晶シリコン膜3の上
だけに多結晶シリコン膜3を種として厚く多結晶シリコ
ン膜4を成長させることができた。最終的な形状は、薄
い多結晶シリコン膜3の形状に、多結晶シリコン膜4の
選択成長における横方向の広がり分を加算することにな
るが、その横方向の広がりは多結晶シリコン膜4の膜厚
に等しいため、成長時間によって一意的に決まる。すな
わち、薄い多結晶シリコン膜3のパターニングの際のサ
イズによって最終的な形状が決まることになるが、多結
晶シリコン膜3が薄いため、形状のコントロールは非常
に容易である。
第2図は第1図の構造をゲート金属に応用した例である
。シリコン基板5上のゲート酸化膜6の上およびその周
囲(たとえばフィールド酸化膜7の上)に種となる多結
晶シリコン膜8を形成し、第1図と同様に多結晶シリコ
ン膜9の選択成長を行った。ゲート酸化膜6とフィール
ド酸化膜7との境界には段差があるが、種である多結晶
シリコン膜8が薄いため、レジストの厚さの不均一性な
どが影響することなく、再現性のあるパターニングがで
きる。この方法で1μm程度の幅のゲートは容易に得る
ことができた。多結晶シリコン膜9の形成法を考えると
、このように微細なパターンの場合には全面に多結晶シ
リコン膜を堆積してパターニングするよりも、イオン・
ビームを用イた堆積などの方が望ましい結果が得られた
。ゲート金属ではその抵抗が低いことが要求される。微
細化の要求の面から多結晶シリコン膜へのドーピングは
一般にソースおよびドレインへのイオン注入時に行われ
ている。抵抗を下げるためには膜厚は厚い方が望ましい
が、多結晶シリコン膜が厚いと、イオン注入後により高
温あるいはより長時間のアニールを必要とすることにな
り、素子の微細化に逆行することになる。その点で、多
結晶シリコン膜9の選択成長時にドーピングを行えば厚
くて抵抗の低いゲート電極が比較的低温で得られ、素子
の微細化あるいはプロセスの低温化に対応した方法であ
ると考えられる。
第3図は溝の埋込みに本発明を適用した例である。シリ
コン基板10上のフィールド酸化膜11に溝12が形成
されており、溝12の底部には種となる多結晶シリコン
膜13が形成されている。多結晶シリコン膜13を溝の
底部に形成する方法としては、全面に多結晶シリコン膜
を堆積し基板に対し斜め方向から異方性エツチングを行
い、溝の底部およびその付近以外の多結晶シリコンを除
去する方法を用いた。種となる多結晶シリコン膜13は
溝12の底部全体にある必要はないし、溝の側壁部まで
及んでも溝を埋めることに対してなんら問題とはならな
い。従って溝の中に多結晶シリコンがいくらか堆積され
ていればよく、たとえばイオンビームを用いたり、溝形
成の最終段階で溝底部の表面状態を変えるような方法(
細かい凸凹やダメージの形成、イオン注入)などを用い
ることもできる。種となる多結晶シリコン膜13を形成
したあとシリコンの選択成長を行い、溝の内部を多結晶
シリコン膜14で埋めつくした。従来、溝埋込みは全体
に多結晶シリコンを堆積し多層レジストを被せてイオン
エツチングを行う方法が用いられており、結晶シリコン
の堆積が選択的でないため溝の幅などによってはうまく
埋められないという問題があったが、本実施例では溝の
ほとんどを埋込む方法が選択的プロセスであるため、溝
の幅などに依存せず表面が平坦な状態で埋込むことがで
きた。
以上の実施例は薄い多結晶シリコンを種として厚い多結
晶シリコンを選択的に形成するものであるが、種が非晶
質であっても構わない(多結晶シリコンの選択的成長の
際に多結晶化する)し、3番目の実施例で述べたように
酸化膜の表面状態を変えることや、別の物質を種として
用いることも可能である。選択成長時の選択性を弱める
必要はあるが、酸化シリコン膜上に窒化シリコン膜を部
分的に形成し、たとえばジクロロシランやシランに塩化
水素を加えたものを原料ガスとしてシリコンの成長を行
うと、窒化シリコン膜のある部分だけに多結晶シリコン
を形成することができる。また選択成長自体は単結晶の
種に対しては単結晶が形成されるので基板シリコンも露
出していれば単結晶と多結晶の選択成長を同+%に行う
ことができる。
〔発明の効果〕
以上述べたように、本発明は選択成長の種がごく薄い膜
でよいこと、およびごく薄い膜であればパターニングや
選択的な形成が容易であることを利用し、基板の構造に
よらず多結晶膜を所望の領域に形成することができる、
あるいは単結晶膜と多結晶膜を同時に選択成長すること
ができるなどの特徴を有している。
【図面の簡単な説明】
第1図は本発明の1実施例の断面構造図、第2図は第1
図の構造をゲート金属に応用した例の断面構造図、 第3図は溝の埋込みに本発明を適用した例の断面構造図
である。 1.5.10・・・・・・シリコン基板2・・・・・・
・・・・・・・・・・・・酸化シリコン膜3.8.13
・・・・・・種となる薄い多結晶シリコン膜4.9.1
4・・・・・・選択成長した多結晶シリコン膜6・・・
・・・・・・・・・・・・・・・ゲート酸化膜7.11
・・・・・・・・・・・・フィールド酸化膜12・・・
・・・・・・・・・・・・・・・溝代理人 弁理士  
岩 佐 義 幸 第1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. (1)基板の上に部分的に薄膜領域を形成し、前記薄膜
    領域を種として多結晶膜を選択的に形成することを特徴
    とする多結晶膜の形成方法。
JP506886A 1986-01-16 1986-01-16 多結晶膜の形成方法 Pending JPS62164876A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP506886A JPS62164876A (ja) 1986-01-16 1986-01-16 多結晶膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP506886A JPS62164876A (ja) 1986-01-16 1986-01-16 多結晶膜の形成方法

Publications (1)

Publication Number Publication Date
JPS62164876A true JPS62164876A (ja) 1987-07-21

Family

ID=11601069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP506886A Pending JPS62164876A (ja) 1986-01-16 1986-01-16 多結晶膜の形成方法

Country Status (1)

Country Link
JP (1) JPS62164876A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521507B1 (en) * 1997-08-20 2003-02-18 Micron Technology, Inc. Selective deposition of undoped silicon film seeded in chlorine and hydride gas for a stacked capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521507B1 (en) * 1997-08-20 2003-02-18 Micron Technology, Inc. Selective deposition of undoped silicon film seeded in chlorine and hydride gas for a stacked capacitor

Similar Documents

Publication Publication Date Title
US4786615A (en) Method for improved surface planarity in selective epitaxial silicon
US4760036A (en) Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
JPH04234112A (ja) 多結晶シリコンの選択的デポジション方法
US20020192930A1 (en) Method of forming a single crystalline silicon pattern utilizing a structural selective epitaxial growth technique and a selective silicon etching technique
EP0405896A2 (en) Process for growing crystal
JP2911694B2 (ja) 半導体基板及びその製造方法
JPS62164876A (ja) 多結晶膜の形成方法
KR960011859B1 (ko) 반도체 소자의 필드 산화막 형성방법
JP2910422B2 (ja) 半導体装置の製造方法
JPH10284588A (ja) 半導体装置の製造方法
JPS60193324A (ja) 半導体基板の製造方法
KR20020028488A (ko) 에피층 성장 방법 및 이를 이용한 트랜지스터 제조 방법
JPS60193379A (ja) 低抵抗単結晶領域形成方法
JPH1116838A (ja) 多結晶シリコン膜の成長方法およびcvd装置
JP2527016B2 (ja) 半導体膜の製造方法
JPH05136415A (ja) 電界効果トランジスター及びその製造方法
JPH04373121A (ja) 結晶基材の製造方法
JPH06296016A (ja) 半導体装置
KR950003900B1 (ko) Soi 구조의 반도체 장치 제조 방법
JPS63198373A (ja) 半導体装置およびその製造方法
JPH05175121A (ja) Soi基板の製法および半導体装置
JP2964547B2 (ja) Soi基板の形成方法
JPH02130817A (ja) 単結晶薄膜形成用基板
JPH04218911A (ja) 結晶の形成方法
JPS59155917A (ja) 半導体基板の製造方法