JP3720966B2 - 耐火金属の選択的付着方法 - Google Patents

耐火金属の選択的付着方法 Download PDF

Info

Publication number
JP3720966B2
JP3720966B2 JP31238297A JP31238297A JP3720966B2 JP 3720966 B2 JP3720966 B2 JP 3720966B2 JP 31238297 A JP31238297 A JP 31238297A JP 31238297 A JP31238297 A JP 31238297A JP 3720966 B2 JP3720966 B2 JP 3720966B2
Authority
JP
Japan
Prior art keywords
flow rate
hexafluoride
silicon
silicon substrate
mtorr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31238297A
Other languages
English (en)
Other versions
JPH10294291A (ja
Inventor
スティーブン・ブルース・ブロッドスキー
リチャード・アンソニー・コンチ
セシャドゥリ・サバンナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10294291A publication Critical patent/JPH10294291A/ja
Application granted granted Critical
Publication of JP3720966B2 publication Critical patent/JP3720966B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66515—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned selective metal deposition simultaneously on the gate and on source or drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に金属領域を形成するための付着技術に関し、より詳細には、半導体基板上への耐火金属の選択的付着およびそれによって形成される集積回路（ＩＣ）デバイスに関する。
【０００２】
【従来の技術】
集積回路の絶え間ない小型化が、許容しうる電気特性を有するソース／ドレイン／ゲート構造および接触金属材料を作製する必要性の増大をもたらした。近年、この必要性を満たすために、金属ケイ化物の使用に多大な努力が向けられている。しかし、デバイスの寸法が垂直方向および水平方向のいずれにもさらに小さくなるにつれ、ケイ化物はその魅力を失いつつある。ケイ化物の固有抵抗は金属に比べて高い。加えて、ケイ化物の消尽（基板中へのケイ化物の垂直方向の成長／付着）および蚕食（基板中へのケイ化物の水平方向の成長／付着）は、今後のデバイスに提案される接触構造にとって大き過ぎる。一例として、二ケイ化コバルト（ＣｏＳｉ2）の形成の場合、形成されるＣｏＳｉ2１オングストローム（Å）あたり約３．４Åのシリコン基板が消尽する。電界効果トランジスタ（ＦＥＴ）のソース／ドレイン領域に使用される他のケイ化物は普通、約５００Åのシリコンを接合部から消尽する。これは、二つのフォトマスクステップおよび厚いソース・ドレイン・スペーサを使用して、深いソース／ドレイン領域を形成することを要する。
【０００３】
ケイ化物に代わる可能性があるものとして、耐火金属が研究されてきた。低い固有抵抗および比較的高い温度安定性が耐火金属を魅力的なものにしている。加えて、選択的化学蒸着法（ＣＶＤ）の最近の開発が、タングステン（Ｗ）およびモリブデン（Ｍｏ）のような耐火金属を、ケイ化物に代わる第一の候補に仕立てあげた。しかし、耐火金属を付着させるのに使用される方法には、いまだ、十分に対処されていない限界がある。
【０００４】
一つの難点は、ｎ+およびｐ+（たとえばソース／ドレイン）拡散領域における不均一な成長／付着速度である。これは望ましくない。接触抵抗および面積抵抗のいずれにとっても、ｎ＋拡散領域とｐ＋拡散領域との間に抵抗の差があってはならない。
【０００５】
もう一つの難点は、耐火金属による、シリコン領域中への深い消尽／蚕食である。選択的耐火金属、たとえばＷの膜は、ケイ化物と同様に、それらの形成の際にＳｉを消尽する。デバイスの寸法が減るにつれ、接合の深さが減るため、消尽／蚕食を最小限にして、デバイスに対する損傷を防がなければならない。浅い接合は、これらの現象に特に敏感であり、消尽および蚕食を最小限にとどめなければ、高い接合漏れが起こるおそれがある。望ましくは、Ｓｉ消尽を１００Å未満に抑えるべきである。
【０００６】
不十分な付着がもう一つの難点である。耐火金属、たとえばＷの膜は、天然の酸化物の存在により、Ｓｉ基板に十分に付着しないことが知られている。これは結果として、その後の熱サイクルの間、ウエーハのさらなる処理ののち、Ｗ膜を剥離させるおそれがある。
【０００７】
もう一つの難点は、耐火金属の成長／付着の選択性が制御されない場合に生じる。理想的には、選択的に付着される金属は、露出したＳｉの上にだけ成長し、周囲にある酸化物／窒化物の上には成長しない。シリコンではない露出区域上に耐火金属が成長すると、隣接する部品の短絡が起こるおそれがある。加えて、耐火金属が付近の二酸化シリコン／シリコン界面に沿って透過することにより、蚕食の問題が起こりかねない。
【０００８】
選択的耐火金属膜の組織は、Ｓｉ界面で平滑であるべきである。表面が荒れているならば、Ｓｉ中へとスパイクが発生して、デバイスの故障を生じさせるおそれがある。より平滑な耐火金属膜を有することは、より良い接触抵抗を提供する。加えて、平滑な表面は、その後に金属層を付着させるための付着層として求められる薄い金属ライナ層により、より効果的に覆うことができる。平滑な膜はまた、フォトリソグラフィー法により、より容易に一体化される。
【０００９】
ある特定のＣＶＤ技術によると、シリコン基板をＣＶＤ反応器に入れ、基板を加熱することにより、タングステン（Ｗ）をシリコン基板の表面区域に付着させる。次に、六フッ化タングステン（ＷＦ6）および不活性キャリヤガス、たとえばアルゴン（Ａｒ）もしくは窒素（Ｎ2）を反応器に供給すると、次式
２ＷＦ6＋３Ｓｉ→２Ｗ＋３ＳｉＦ4
にしたがって、ＷＦ6がシリコン基板と反応する。Ｗの付着は停止し、さらなる物質を付着させるために、水素（Ｈ2）をＷＦ6およびキャリヤガスに添加する。次式
ＷＦ6＋３Ｈ2→Ｗ＋６ＨＦ
にしたがって、ＷＦ6がＨ2と反応して、所望のさらなるＷを付着させる。
【００１０】
もう一つの付着技術が、International Business Machines社に譲渡された「Method of a Two Step Selective Deposition of Refractory Metals Utilizing SiH4 Reduction and H2 Reduction」と題するJoshiらへの米国特許第５，２０２，２８７号に開示されている。この２ステップ法は、第一の付着ステップ、たとえば、式
２ＷＦ6＋３ＳｉＨ4→２Ｗ＋３ＳｉＦ4＋６Ｈ2
で示される、六フッ化タングステン（ＷＦ6）のシラン（ＳｉＨ4）還元と、それに続く、式
ＷＦ6＋３Ｈ2→Ｗ＋６ＨＦ
で示される、ＷＦ6を水素と反応させるさらなる選択的付着ステップとを含む。
【００１１】
【発明が解決しようとする課題】
超大規模集積回路（ＶＬＳＩ）用途のためにタングステンを選択的に付着させるための上記方法の使用は、付着工程に固有の問題によって制限されている。各付着ステップの結果は、５種のパラメータ、１）温度、２）圧力、３）時間、４）流量および５）流量比に依存する。これまでに述べた方法の付着ステップおよび付着ステップに使用されるパラメータは、以下の課題、ａ）不均一なｎ＋対ｐ＋（ソース／ドレイン）成長／付着、ｂ）耐火金属による、シリコン領域中への深い消尽／蚕食（たとえば虫食い穴）、ｃ）不十分な付着、ｄ）制御されない選択性およびｅ）不均一な組織に十分に対処してはいない。
【００１２】
【課題を解決するための手段】
本発明は、３ステップ付着工程を利用してシリコン基板のシリコン露出面に耐火金属層を選択的に付着させる方法および同方法によって製造される集積回路に関する。付着工程は、耐火金属ハロゲン化物をシリコン基板の露出面と反応させることにより、前記シリコン基板の露出面に耐火金属を選択的に付着させるステップと、耐火金属ハロゲン化物をシリコン含有ガスと反応させることにより、シリコン基板の消尽を制限するステップと、耐火金属ハロゲン化物を水素と反応させることにより、耐火金属の厚さをさらに増すステップとを含む。
【００１３】
十分な前処理ならびに各付着ステップにおける、１）温度、２）圧力、３）時間、４）流量および５）流量比のパラメータの選択により、本発明は、不均一なｎ＋対ｐ＋（ソース／ドレイン）成長、耐火金属による、シリコン領域中への深い消尽／蚕食（たとえば虫食い穴）、不十分な付着、制御されない選択性および不均一な組織の難題に十分に対処する。
【００１４】
本発明はまた、ブランケット付着器具（通常は１Torr以上の圧力で作動する）を使用して選択的耐火金属を付着させる費用の利点を有している。大部分の選択的方法においては、高額な器具（タービンおよびクライオポンプ（cyropump）を使用して１mTorr圧で作動させる）を使用しなければならない。加えて、選択的タングステン付着の前に使用されるクラスタド（clustered）乾エッチングステップの使用により、従来の選択的タングステンツールの費用が増す。本発明は、天然の酸化物を除去するための希釈フッ化水素酸（ＤＨＦ）浸漬により、シリコン基板の予備調整に一つのステップしか要しない。ＤＨＦ浸漬ののち真空破壊が許される。
【００１５】
【発明の実施の形態】
本発明は、３ステップ付着工程を利用してシリコン基板のシリコン露出面に耐火金属層を選択的に付着させる方法および同方法によって製造される集積回路に関する。第一のステップの前に、天然の酸化物を除去するための希釈フッ化水素酸（ＤＨＦ）浸漬の一つのステップにより、半導体ウエーハを予備調整する。この浸漬は、ウエーハを、酸化させることなく約１時間まで空気にさらすことを可能にする。これまで、他の選択的Ｗ法は、同等な結果を達成するのに、１）ＤＨＦ浸漬および２）軽度のＳｉエッチング（ｎ＋およびｐ＋領域中の汚染物質を除くため）を含む２ステップ予備調整を要した。
【００１６】
図１を参照すると、予備調整したウエーハ１０が、耐火ガスＣＶＤ反応器２０の中、電気フィードスルー１１を有するヒータ台座２２の上に配置されている。ガスがガス供給源２６、２８、３０、３２および３４からシャワーヘッド２４に供給される。また、背面にもガス４０が提供される。ガスは、ポンプ５０により、ゲート弁５２を介して排出される。圧力は、絞り弁５４を使用して制御される。同様に、背面ガス４０は、ポンプ６０により、ゲート弁６２を介して排出される。背面の圧力は、絞り弁６４を使用して制御される。
【００１７】
図２は、選択的Ｗ付着の前の集積回路の一例を示す。集積回路１００は、二酸化シリコンスペーサ１０１の絶縁形成、ｐ（＋／−）基板１０２およびｎ（＋／−）基板１０４を形成するためのシリコン基板のドーピング、約５０〜１００Åまでのゲート酸化物１０３および約２，０００Åまでのゲート・スタック１１２、１１４の付着などのステップによって加工される。ゲート・スタック酸化物は、ｎ（＋／−）ゲート・スタック１１２およびｐ（＋／−）ゲート・スタック１１４の中に形成され、エッチングされる。ゲート・スタック１１２、１１４がエッチングされたのち、その上に側壁酸化物１０７が付着され、続いて窒化物または酸化物のスペーサ１０６が付着される。窒化物スペーサは比較的薄いものである（約１００〜５００Å）。チップが図２に示す実施態様の状態まで加工されると、ＤＨＦ浸漬および耐火金属をその上に選択的に付着させる３ステップ工程の準備ができる。
【００１８】
選択的Ｗ付着加工の各ステップにおいて、所望の結果を得るためには７種のパラメータが特に重要である。７種のパラメータとは、１）温度、２）圧力、３）時間、４）ＷＦ6流量、５）Ｈ2流量、６）ＳｉＨ4対ＷＦ6の流量比および７）Ａｒガス流量である。全圧は、ＷＦ6およびＳｉＨ4の分圧よりも有意に高く選択される。
【００１９】
耐火金属を付着させるのに使用される器具は、二つのグループ、１）高めの全圧（１Torrを超え、普通は１０Torrを超える）で作動するブランケットＷツールおよび２）「非常に」低い全圧（１mTorr）で作動する選択的Ｗツールに分類することができる。これまで、工業生産に許容可能である繰り返し精度特性を有するＷの選択的膜は、低い全圧でしか得ることができなかった。ブランケットＷは普通、製造施設において高い全圧で操作されてきた。選択的Ｗツールは、次の理由から、ブランケットＷツールよりも高価である。ａ）ブランケット付着は工業生産において選択的付着に比べて広く受け入れられているため、ブランケット・ツールの方がずっと一般的である。ｂ）選択的ツールとは、本質的には、ブランケット・ツールに対し、ブランケット・ツールの基本費用を増す変形を加えたものである。本発明は、この分野における以前の努力とは違い、ブランケットＷ器具をうまく利用して、ｐタイプおよびｎタイプのドープしたシリコンに対して同時に選択的Ｗ付着を実行し、高い全圧で許容しうる繰り返し精度およびデバイス結果を提供する予期せぬ利点を有している。この成功の一つの可能な理由は、異なる全圧で形成される膜どうしの成長速度の差に関連する。本発明は、ＷＦ6質量移動（拡散）制限方式で作動し、それにより、Ｗを最小限の速度および密な核形成で選択的に付着させて、より平滑な微細構造およびｎ+領域とｐ+領域とで同等な付着（これに関連して、「同等な付着」とは、ｐ＋領域に付着したＷの厚さが、ｎ＋領域に付着したＷの厚さの少なくとも５０％であることをいう。たとえば、ｎ＋領域が３００Åであるならば、ｐ＋領域は１５０Å以上である）をもたらす選択的タングステンＣＶＤ法を提供する。
【００２０】
第一のステップで、以下の式にしたがって、耐火金属ハロゲン化物、たとえばＷＦ6を、不活性ガス、たとえばアルゴン（Ａｒ）の存在下、シリコン基板の露出面と反応させることにより、前記シリコン基板の露出面に耐火金属、たとえばＷを選択的に付着させる。
【００２１】
１．２ＷＦ6＋３Ｓｉ→２Ｗ＋３ＳｉＦ4
【００２２】
第一のステップでは、Ｓｉ基板を、５〜１０標準立方センチメートル毎分（sccm）、好ましくは５sccmの流量、２７５〜３２５℃、好ましくは３００℃の温度、１０〜５０ミリトル（mTorr）、好ましくは２０mTorrのＷＦ6分圧、３０，０００〜１００，０００mTorr、好ましくは４０，０００mTorr（４０Torr）の全圧、約１秒の期間、Ｈ2流量ゼロおよび１０，０００〜２０，０００sccm、好ましくは１４，０００sccmのアルゴン（Ａｒ）流量で、ＷＦ6にさらす。ＳｉＨ4対ＷＦ6の比は０である。Ｓｉの消尽および蚕食が最小限になるよう、ステップ１の処理時間は１秒に制限する。ＷＦ6へ約１秒さらしたのち、ｐ＋領域上に５０〜１００Åの成長／付着が観察された。
【００２３】
他の文献が、ｎ＋領域およびｐ＋領域におけるタングステンの成長を均等化するための２ステップ予備調整手順の必要性を教示している。この文献は、希釈フッ化水素酸（ＤＨＦ）浸漬を使用して表面酸化物を除去したのち、軽度のＳｉエッチング（反応性イオン・エッチングに暴露する）を実施して他の表面汚染物質を除去することを教示している。この選択的タングステン付着方法によると、軽度のＳｉエッチングは、ｐ＋領域における付着を達成するのに必須である。軽度のＳｉエッチングを使用しないとき、ＷＦ6に６０秒間さらしたのちでもｐ＋領域に成長が起こらないという事実が、選択的タングステン化学蒸着の他の実施にしたがって、この軽度のＳｉエッチング・ステップの重要性の証拠として提供されている。
【００２４】
本発明は、初期のＳｉ還元段階で、ＷＦ6質量移動制限条件（高い反応器全圧）の下でタングステンを成長させることにより、軽度のＳｉエッチング・ステップを省く。この条件の下、成長は、ｐ＋表面およびｎ＋表面におけるＷＦ6の到達速度によって制限されて、それにより、ＤＨＦ浸漬によって除去されない汚染のような表面効果に対する感度が下がる。その結果、タングステンは、ｐ＋領域とｎ＋領域とで実質的に等しい厚さに成長する。
【００２５】
第二のステップは、耐火金属ハロゲン化物をシリコン含有ガスと反応させることにより、耐火金属ハロゲン化物によってシリコン基板消尽を制限すると同時に、耐火金属の厚さを増すことを含む。
【００２６】
２．２ＷＦ6＋３ＳｉＨ4→２Ｗ＋３ＳｉＦ4＋６Ｈ2
【００２７】
第二のステップでは、ＳｉＨ4を導入する。Ｓｉ基板のさらなる消尽／蚕食を避けるため、第二のステップのガスは、ＣＶＤ反応器２０に速やかに導入する。第二のステップでは、以下のパラメータ設定、すなわち、２７５〜３２５℃、好ましくは３００℃の基板温度、１０〜５０mTorr、好ましくは２０mTorrのＷＦ6分圧、３０，０００〜１００，０００mTorr、好ましくは４０，０００mTorr（４０Torr）の全圧、５〜１０標準リットル毎分（SLM）、好ましくは９SLMのＨ2流量、１０〜２０SLM、好ましくは１４SLMのＡｒ流量、４０〜５０sccm、好ましくは４５sccmのＳｉＨ4流および５〜１０sccm、好ましくは５sccmのＷＦ6流で、Ｗをシリコン基板に付着させる。第二のステップの時間が２〜３秒に限られているため、ステップ２によって添加されるＷが約５０Åに制限されるよう、第二のステップにおけるＳｉＨ4／ＷＦ6比は、１０まで高めてもよい。組み込まれる過剰のＳｉがステップ３で消尽するため、この層におけるＳｉ汚染が接触層の固有抵抗を増大することはない。
【００２８】
本発明では、シランガスの他の供給源として、たとえばアルキルシランまたはジシランを使用することができる。特に、ジエチルシラン、ジメチルシラン、ｎ−ブチルシラン、メチルシラン、エチルシランのようなアルキルシランを使用することができる。
【００２９】
ステップ２の目的は、ＷＦ6と基板Ｓｉとの反応により、Ｗの成長をさらに制限することにある。ＷＦ6と基板Ｓｉとの反応によるＷの成長は、Ｓｉ原子が基板から拡散し、ＷＦ6と反応する（ステップ１で起こるように）ため、さらなる基板の蚕食および消尽をもたらす。シランの還元の間、二つの反応が生じる。第一の反応は、シラン還元式
２ＷＦ6＋３ＳｉＨ4→２Ｗ＋３ＳｉＦ4＋６Ｈ2
によって示され、第二の反応は、ＷＦ6だけのステップ式
２ＷＦ6＋３Ｓｉ→２Ｗ＋３ＳｉＦ4
によって示される反応である。
【００３０】
両方の反応は同時に起こることができる。ＳｉＨ4とＷＦ6との流量比を制御し、第一のステップから十分に厚いＷ層（５０〜１００Å）を得て拡散障壁を得ることにより、二つの反応の、互いに対する速度を制御する。すなわち、シラン／ＷＦ6比が大きくなると、シラン還元反応が優勢になる。比率が０に近づくと、Ｓｉ還元反応が優勢になる。シラン還元は、基板Ｓｉを消尽することにより、Ｓｉ還元Ｗの間にＷを付着させる。成長が優勢になるならば、基板の消尽／蚕食が起こるが、膜中のＳｉ汚染物質はほとんどない。付着が優勢になるならば、Ｓｉ汚染は起こるが、基板の消尽／蚕食はほとんどない。本発明は、基板消尽を最小限にし、その結果、意図的にＷ付着をより優勢にすることにより、動機を与えられる。
【００３１】
ステップ２の時間は、この層が最終の膜に寄与する荒さを減らし、選択性の損失を最小限にし、固有抵抗を最小限にするために、２〜３秒に限られる。本発明は、Ｓｉ蚕食を防止するよう高いＳｉＨ4対ＷＦ6比を含み、薄いＳｉＨ4還元層に含まれる過剰のＳｉが、後続のＨ2還元ステップ中に存在するＷＦ6によって消尽することができるＳｉを提供して、それにより、さらなるＳｉの蚕食を防ぐ。
【００３２】
第三のステップの目的は、耐火金属ハロゲン化物を水素と反応させることにより、耐火金属をさらに付着させることにある。
【００３３】
３．ＷＦ6＋３Ｈ2→Ｗ＋６ＨＦ
【００３４】
第三のステップでは、以下のパラメータ設定、すなわち、２７５〜３２５℃、好ましくは３００℃の基板温度、１０〜５０ミリトル（mTorr）、好ましくは２０mTorrのＷＦ6分圧、３０，０００〜１００，０００mTorr、好ましくは４０，０００mTorr（４０Torr）の全圧、５〜１０標準リットル毎分（SLM）、好ましくは９SLMのＨ2流量、１０〜２０SLM 、好ましくは１４SLMのＡｒ流量および５〜１０sccm、好ましくは５sccmのＷＦ6流で、Ｗをシリコン基板に付着させる。選択性の損失（酸化物に対するＷの付着）を制限するため、第三のステップではシランを止める。約１００ÅのＷをさらに提供するためには、第三のステップの時間は約３〜５秒である。デバイスの要件に依存して、５秒を超える時間を第三のステップに選択して、選択性の損失なしにＷ層の厚さを３００〜４００Åに増してもよい。
【００３５】
第一および第二のステップの時間は、第二ステップの終了（ＳｉＨ4を止める時点）までに約１００ÅのＷが付着されているように選択する。１００ÅのＷは、Ｓｉの拡散に対して十分な障壁を提供する。したがって、第三のステップは、さらなるＳｉの消尽または蚕食をもたらさない。第二のステップに対する第三のステップの他の利点は、より平滑な膜の付着、選択性の損失の経路の減少および第二のステップのＳｉＨ4還元反応から付着するおそれのある過剰なＳｉの除去である。
【００３６】
図４は、第三の付着ステップ後の、ｐ＋電界効果トランジスタ（ＰＦＥＴ）のソース／ドレイン（Ｓ／Ｄ）領域の走査型電子顕微鏡写真（ＳＥＭ）である。図５は、第三の付着ステップ後の、ｎ＋電界効果トランジスタ（ＮＦＥＴ）のＳ／Ｄ領域のＳＥＭである。
【００３７】
付着後、ＰＦＥＴ領域およびＮＦＥＴ領域の組織は比較的平滑である。平滑な面は、後処理ステップで、より効果的な結果を提供する。たとえば、デバイスは、改善された接触提供を有して、デバイスの故障が最小限になる。加えて、より平滑な表面では、フォトリソグラフィー法のための位置決定がより容易に達成される。周囲の酸化物領域は、Ｗ付着をまったく示さない。
【００３８】
図３には、選択的Ｗ付着後の、集積回路デバイス２００が示されている。Ｗ付着を２０２で示す。上記３ステップそれぞれの期間を使用すると、全Ｗ厚は、約２００〜３００Åの範囲になる。Ｗ付着２０２がｎ＋ゲート・スタック１１２およびｐ＋ゲート・スタック１１４ならびに軽度にドープされたインプラント１０８および１１０を覆っている。
【００３９】
おそらく、耐火金属Ｍｏもまた、３ステップ工程に使用することができる。Ｍｏの処理ステップは、Ｗと同様なパラメータで実行され、
１．２ＭｏＦ6＋３Ｓｉ→２Ｍｏ＋３ＳｉＦ4
２．２ＭｏＦ6＋３ＳｉＨ4→２Ｍｏ＋３ＳｉＦ4＋６Ｈ2
３．ＭｏＦ6＋３Ｈ2→Ｍｏ＋６ＨＦ
のステップを含むであろう。
【００４０】
本発明は、不均一なｎ＋対ｐ＋（ソース／ドレイン）成長、耐火金属による、シリコン領域中への深い消尽／蚕食（たとえば虫食い穴）、不十分な付着、制御されない選択性および不均一な組織の難題に十分に対処している。
【００４１】
【実施例】
本実施例は、Ｓｉ基板に対するＷの付着を説明する。２００：１ＤＨＦ浸漬を使用して、１５０Åの天然の酸化物を除去した。市販のブランケットタングステンＣＶＤ器具を使用して、シリコン露出区域をおよそ酸化物フィールドに有する基板にＷを付着させた。３００℃で、ＷＦ6のＳｉ還元を１秒間、ＷＦ6のＳｉＨ4還元を３秒間、そしてＷＦ6のＨ2還元を５秒間それぞれ実施して、約２００〜３００ÅのＷをＳｉ露出区域に付着させた。ウエーハの中央および縁部で優れた選択性が達成された。ｎ領域とｐ領域とで同等な付着が達成され、５００℃で３０分間のアニーリング後でもＷ膜は剥離しなかった。市販のブランケットタングステンＣＶＤ反応器に対して特別なハードウェア変更は必要なく、Ｗ付着を開始する前にＳｉ面を洗浄するための真空一体化手順は必要なかった。
【００４２】
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）酸化物領域を上に有するシリコン基板の露出面に耐火金属を化学蒸着により選択的に付着させる方法において、
（ａ）３０〜１００Torrの全圧で、Ｗの六フッ化物を、天然の酸化物を除去するための希釈フッ化水素酸（ＤＨＦ）浸漬からなる予備調整が施された前記シリコン基板の露出面のシリコンと反応させ、シリコンをハロゲン化物とすることにより、前記シリコン基板の前記露出面にＷを選択的に付着させるステップと、
（ｂ）３０〜１００Torrの全圧で前記Ｗの六フッ化物をＳｉＨ４と反応させ、前記Ｗを付着させることにより、シリコン基板消尽を制限するステップと、
（ｃ）前記Ｗの六フッ化物を水素と反応させて、前記シリコン基板のシリコンに対する選択的付着を維持するステップと、
を経る方法であって、前記ステップ（ａ）が、５〜１０標準立法センチメートル毎分（ sccm ）の前記Ｗの六フッ化物の流量、２７５〜３２５℃の基板温度、１０〜５０ミリトル（ mTorr ）のＷＦ ６ 分圧、３０〜１００ Torr の全圧、１秒の期間および１０，０００〜２０，０００ sccm のアルゴン（Ａｒ）流量で、ＷＦ ６ をシリコン基板に暴露し、前記ステップ（ｂ）が、２７５〜３２５℃の基板温度、１０〜５０mTorrのＷＦ６分圧、３０〜１００Torrの全圧、５〜１０標準リットル毎分（SLM）のＨ２流量、１０〜２０SLMのＡｒ流量および４０〜５０sccmのＳｉＨ４流量および前記Ｗの六フッ化物の流量を５〜１０sccmとして、前記Ｗの六フッ化物とＳｉＨ４とを反応させることを含み、前記ステップ（ｃ）が、２７５〜３２５℃の基板温度、１０〜５０ミリトルの前記Ｗの六フッ化物分圧、３０，０００〜１００，０００ミリトルの全圧、５〜１０ SLM のＨ ２ 流量、１０〜２０ SLM のＡｒ流量、５〜１０ sccm の前記Ｗの六フッ化物の流量で行われ、
前記ステップ（ｃ）終了後の前記Ｗが１００オングストロームを超える厚さを有し、前記ステップ（ａ）開始時からステップ（ｃ）終了時までの前記シリコン消尽を１００オングストローム未満とすることを特徴とする方法。
（２）（ａ）ブランケット化学蒸着（ＣＶＤ）反応器を設けるステップと、
（ｂ）前記ブランケットＣＶＤ反応器の中にシリコン基板を配置するステップと、
（ｃ）３０〜１００ Torr の全圧で、Ｗの六フッ化物を、天然の酸化物を除去するための希釈フッ化水素酸（ＤＨＦ）浸漬からなる予備調整が施された前記シリコン基板の露出面のシリコンと反応させ、シリコンをハロゲン化物とすることにより、前記シリコン基板の前記露出面にＷを選択的に付着させるステップと、
（ｄ）３０〜１００ Torr の全圧で前記Ｗの六フッ化物をＳｉＨ ４ と反応させ、前記Ｗを付着させることにより、シリコン基板消尽を制限するステップと、
（ｅ）前記Ｗの六フッ化物を水素と反応させて、前記シリコン基板のシリコンに対する選択的付着を維持するステップと、
を経る方法であって、前記ステップ（ｃ）が、５〜１０標準立法センチメートル毎分（ sccm ）の前記Ｗの六フッ化物の流量、２７５〜３２５℃の基板温度、１０〜５０ミリトル（ mTorr ）のＷＦ ６ 分圧、３０〜１００ Torr の全圧、１秒の期間および１０，０００〜２０，０００ sccm のアルゴン（Ａｒ）流量で、ＷＦ ６ をシリコン基板に暴露し、前記ステップ（ｄ）が、２７５〜３２５℃の基板温度、１０〜５０mTorrのＷＦ６分圧、３０〜１００Torrの全圧、５〜１０標準リットル毎分（SLM）のＨ２流量、１０〜２０SLMのＡｒ流量および４０〜５０sccmのＳｉＨ４流量および前記Ｗの六フッ化物の流量を５〜１０sccmとして、前記Ｗの六フッ化物とＳｉＨ４とを反応させることを含み、前記ステップ（ e ）が、２７５〜３２５℃の基板温度、１０〜５０ミリトルの前記Ｗの六フッ化物分圧、３０，０００〜１００，０００ミリトルの全圧、５〜１０ SLM のＨ ２ 流量、１０〜２０ SLM のＡｒ流量、５〜１０ sccm の前記Ｗの六フッ化物の流量で行われ、
前記ステップ（e）終了後の前記Ｗが１００オングストロームを超える厚さを有し、前記ステップ（ｃ）開始時からステップ（ e ）終了時までの前記シリコン消尽を１００オングストローム未満とすることを特徴とする化学蒸着による選択的耐火金属付着方法。
【図面の簡単な説明】
【図１】 本発明の好ましい実施態様のタングステンＣＶＤ反応器を示す図である。
【図２】 選択的Ｗ付着の前の本発明の好ましい実施態様を示す図である。
【図３】 選択的Ｗ付着の後の本発明の好ましい実施態様を示す図である。
【図４】 本発明の好ましい実施態様の第三のステップをＰＦＥＴに付着したのちのＳＥＭである。
【図５】 本発明の好ましい実施態様の第三のステップをＮＦＥＴに付着したのちのＳＥＭである。
【符号の説明】
１０ ウエーハ
１１ 電気フィードスルー
２０ ＣＶＤ反応器
２２ ヒータ台座
２４ シャワーヘッド
２６、２８、３０、３２、３４ ガス供給源
５０、６０ ポンプ
５２、６２ ゲート弁
５４、６４ 絞り弁
１００、２００ 集積回路
１０１ 二酸化シリコンスペーサ
１０２ ｐ（＋／−）基板
１０３ ゲート酸化物
１０４ ｎ（＋／−）基板
１０６ スペーサ
１０７ 側壁酸化物
１１２、１１４ ゲート・スタック

Claims (2)

  1. 酸化物領域を上に有するシリコン基板の露出面に耐火金属を化学蒸着により選択的に付着させる方法において、
    （ａ）３０〜１００Torrの全圧で、Ｗの六フッ化物を、天然の酸化物を除去するための希釈フッ化水素酸（ＤＨＦ）浸漬からなる予備調整が施された前記シリコン基板の露出面のシリコンと反応させ、シリコンをハロゲン化物とすることにより、前記シリコン基板の前記露出面にＷを選択的に付着させるステップと、
    （ｂ）３０〜１００Torrの全圧で前記Ｗの六フッ化物をＳｉＨ４と反応させ、前記Ｗを付着させることにより、シリコン基板消尽を制限するステップと、
    （ｃ）前記Ｗの六フッ化物を水素と反応させて、前記シリコン基板のシリコンに対する選択的付着を維持するステップと、
    を経る方法であって、前記ステップ（ａ）が、５〜１０標準立法センチメートル毎分（ sccm ）の前記Ｗの六フッ化物の流量、２７５〜３２５℃の基板温度、１０〜５０ミリトル（ mTorr ）のＷＦ ６ 分圧、３０〜１００ Torr の全圧、１秒の期間および１０，０００〜２０，０００ sccm のアルゴン（Ａｒ）流量で、ＷＦ ６ をシリコン基板に暴露し、前記ステップ（ｂ）が、２７５〜３２５℃の基板温度、１０〜５０mTorrのＷＦ６分圧、３０〜１００Torrの全圧、５〜１０標準リットル毎分（SLM）のＨ２流量、１０〜２０SLMのＡｒ流量および４０〜５０sccmのＳｉＨ４流量および前記Ｗの六フッ化物の流量を５〜１０sccmとして、前記Ｗの六フッ化物とＳｉＨ４とを反応させることを含み、前記ステップ（ｃ）が、２７５〜３２５℃の基板温度、１０〜５０ミリトルの前記Ｗの六フッ化物分圧、３０，０００〜１００，０００ミリトルの全圧、５〜１０ SLM のＨ ２ 流量、１０〜２０ SLM のＡｒ流量、５〜１０ sccm の前記Ｗの六フッ化物の流量で行われ、
    前記ステップ（ｃ）終了後の前記Ｗが１００オングストロームを超える厚さを有し、前記ステップ（ａ）開始時からステップ（ｃ）終了時までの前記シリコン消尽を１００オングストローム未満とすることを特徴とする方法。
  2. （ａ）ブランケット化学蒸着（ＣＶＤ）反応器を設けるステップと、
    （ｂ）前記ブランケットＣＶＤ反応器の中にシリコン基板を配置するステップと、
    （ｃ）３０〜１００ Torr の全圧で、Ｗの六フッ化物を、天然の酸化物を除去するための希釈フッ化水素酸（ＤＨＦ）浸漬からなる予備調整が施された前記シリコン基板の露出面のシリコンと反応させ、シリコンをハロゲン化物とすることにより、前記シリコン基板の前記露出面にＷを選択的に付着させるステップと、
    （ｄ）３０〜１００ Torr の全圧で前記Ｗの六フッ化物をＳｉＨ ４ と反応させ、前記Ｗを付着させることにより、シリコン基板消尽を制限するステップと、
    （ｅ）前記Ｗの六フッ化物を水素と反応させて、前記シリコン基板のシリコンに対する選択的付着を維持するステップと、
    を経る方法であって、前記ステップ（ｃ）が、５〜１０標準立法センチメートル毎分（ sccm ）の前記Ｗの六フッ化物の流量、２７５〜３２５℃の基板温度、１０〜５０ミリトル（ mTorr ）のＷＦ ６ 分圧、３０〜１００ Torr の全圧、１秒の期間および１０，０００〜２０，０００ sccm のアルゴン（Ａｒ）流量で、ＷＦ ６ をシリコン基板に暴露し、前記ステップ（ｄ）が、２７５〜３２５℃の基板温度、１０〜５０mTorrのＷＦ６分圧、３０〜１００Torrの全圧、５〜１０標準リットル毎分（SLM）のＨ２流量、１０〜２０SLMのＡｒ流量および４０〜５０sccmのＳｉＨ４流量および前記Ｗの六フッ化物の流量を５〜１０sccmとして、前記Ｗの六フッ化物とＳｉＨ４とを反応させることを含み、前記ステップ（ e ）が、２７５〜３２５℃の基板温度、１０〜５０ミリトルの前記Ｗの六フッ化物分圧、３０，０００〜１００，０００ミリトルの全圧、５〜１０ SLM のＨ ２ 流量、１０〜２０ SLM のＡｒ流量、５〜１０ sccm の前記Ｗの六フッ化物の流量で行われ、
    前記ステップ（e）終了後の前記Ｗが１００オングストロームを超える厚さを有し、前記ステップ（ｃ）開始時からステップ（e）終了時までの前記シリコン消尽を１００オングストローム未満とすることを特徴とする化学蒸着による選択的耐火金属付着方法。
JP31238297A 1996-11-20 1997-11-13 耐火金属の選択的付着方法 Expired - Fee Related JP3720966B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/753,128 US5807788A (en) 1996-11-20 1996-11-20 Method for selective deposition of refractory metal and device formed thereby
US08/753128 1996-11-20

Publications (2)

Publication Number Publication Date
JPH10294291A JPH10294291A (ja) 1998-11-04
JP3720966B2 true JP3720966B2 (ja) 2005-11-30

Family

ID=25029280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31238297A Expired - Fee Related JP3720966B2 (ja) 1996-11-20 1997-11-13 耐火金属の選択的付着方法

Country Status (4)

Country Link
US (2) US5807788A (ja)
JP (1) JP3720966B2 (ja)
KR (1) KR100278562B1 (ja)
TW (1) TW379369B (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107199A (en) * 1998-10-24 2000-08-22 International Business Machines Corporation Method for improving the morphology of refractory metal thin films
US6165902A (en) 1998-11-06 2000-12-26 Advanced Micro Devices, Inc. Low resistance metal contact technology
JP3191290B2 (ja) * 1999-01-07 2001-07-23 日本電気株式会社 半導体装置の製造方法及び半導体装置の製造方法に用いられるプラズマｃｖｄ装置
US6653222B2 (en) * 1999-08-03 2003-11-25 International Business Machines Corporation Plasma enhanced liner
US6429126B1 (en) * 2000-03-29 2002-08-06 Applied Materials, Inc. Reduced fluorine contamination for tungsten CVD
JPWO2011013811A1 (ja) * 2009-07-31 2013-01-10 株式会社アルバック 半導体装置の製造装置及び半導体装置の製造方法
US9397093B2 (en) 2013-02-08 2016-07-19 Sandisk Technologies Inc. Three dimensional NAND device with semiconductor, metal or silicide floating gates and method of making thereof
US10128261B2 (en) 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US8928061B2 (en) 2010-06-30 2015-01-06 SanDisk Technologies, Inc. Three dimensional NAND device with silicide containing floating gates
US9159739B2 (en) 2010-06-30 2015-10-13 Sandisk Technologies Inc. Floating gate ultrahigh density vertical NAND flash memory
US9099496B2 (en) 2013-04-01 2015-08-04 Sandisk Technologies Inc. Method of forming an active area with floating gate negative offset profile in FG NAND memory
US9252151B2 (en) 2013-07-08 2016-02-02 Sandisk Technologies Inc. Three dimensional NAND device with birds beak containing floating gates and method of making thereof
US9496274B2 (en) 2013-09-17 2016-11-15 Sandisk Technologies Llc Three-dimensional non-volatile memory device
US9768270B2 (en) 2014-06-25 2017-09-19 Sandisk Technologies Llc Method of selectively depositing floating gate material in a memory device
US9379124B2 (en) 2014-06-25 2016-06-28 Sandisk Technologies Inc. Vertical floating gate NAND with selectively deposited ALD metal films
US9397107B2 (en) 2014-06-30 2016-07-19 Sandisk Technologies Llc Methods of making three dimensional NAND devices
US9305932B2 (en) 2014-06-30 2016-04-05 Sandisk Technologies Inc. Methods of making three dimensional NAND devices
US9356031B2 (en) 2014-08-11 2016-05-31 Sandisk Technologies Inc. Three dimensional NAND string memory devices with voids enclosed between control gate electrodes
US9136130B1 (en) 2014-08-11 2015-09-15 Sandisk Technologies Inc. Three dimensional NAND string with discrete charge trap segments
US9230983B1 (en) 2014-08-20 2016-01-05 Sandisk Technologies Inc. Metal word lines for three dimensional memory devices
EP3183748B1 (en) 2014-08-20 2021-03-10 SanDisk Technologies LLC Floating gate ultrahigh density vertical nand flash memory and method of making thereof
US9230974B1 (en) 2014-08-26 2016-01-05 Sandisk Technologies Inc. Methods of selective removal of blocking dielectric in NAND memory strings
US9576975B2 (en) 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
US9305849B1 (en) 2014-11-12 2016-04-05 Sandisk Technologies Inc. Method of making a three dimensional NAND device
US9236396B1 (en) 2014-11-12 2016-01-12 Sandisk Technologies Inc. Three dimensional NAND device and method of making thereof
US9698152B2 (en) 2014-11-13 2017-07-04 Sandisk Technologies Llc Three-dimensional memory structure with multi-component contact via structure and method of making thereof
US9496419B2 (en) 2014-11-25 2016-11-15 Sandisk Technologies Llc Ruthenium nucleation layer for control gate electrodes in a memory structure
US9698223B2 (en) 2014-11-25 2017-07-04 Sandisk Technologies Llc Memory device containing stress-tunable control gate electrodes
US9570455B2 (en) 2014-11-25 2017-02-14 Sandisk Technologies Llc Metal word lines for three dimensional memory devices
US9793288B2 (en) 2014-12-04 2017-10-17 Sandisk Technologies Llc Methods of fabricating memory device with spaced-apart semiconductor charge storage regions
US9553100B2 (en) 2014-12-04 2017-01-24 Sandisk Techologies Llc Selective floating gate semiconductor material deposition in a three-dimensional memory structure
US9754956B2 (en) 2014-12-04 2017-09-05 Sandisk Technologies Llc Uniform thickness blocking dielectric portions in a three-dimensional memory structure
US9780182B2 (en) 2015-02-04 2017-10-03 Sandisk Technologies Llc Molybdenum-containing conductive layers for control gate electrodes in a memory structure
US9984963B2 (en) 2015-02-04 2018-05-29 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US10741572B2 (en) 2015-02-04 2020-08-11 Sandisk Technologies Llc Three-dimensional memory device having multilayer word lines containing selectively grown cobalt or ruthenium and method of making the same
US9530788B2 (en) 2015-03-17 2016-12-27 Sandisk Technologies Llc Metallic etch stop layer in a three-dimensional memory structure
US9601508B2 (en) 2015-04-27 2017-03-21 Sandisk Technologies Llc Blocking oxide in memory opening integration scheme for three-dimensional memory structure
US9397046B1 (en) 2015-04-29 2016-07-19 Sandisk Technologies Llc Fluorine-free word lines for three-dimensional memory devices
US9419012B1 (en) 2015-06-19 2016-08-16 Sandisk Technologies Llc Three-dimensional memory structure employing air gap isolation
US10622368B2 (en) 2015-06-24 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device with semicircular metal-semiconductor alloy floating gate electrodes and methods of making thereof
US9576966B1 (en) 2015-09-21 2017-02-21 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US9806089B2 (en) 2015-09-21 2017-10-31 Sandisk Technologies Llc Method of making self-assembling floating gate electrodes for a three-dimensional memory device
US9646975B2 (en) 2015-09-21 2017-05-09 Sandisk Technologies Llc Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure
US9659955B1 (en) 2015-10-28 2017-05-23 Sandisk Technologies Llc Crystalinity-dependent aluminum oxide etching for self-aligned blocking dielectric in a memory structure
US9793139B2 (en) 2015-10-29 2017-10-17 Sandisk Technologies Llc Robust nucleation layers for enhanced fluorine protection and stress reduction in 3D NAND word lines
US9589839B1 (en) 2016-02-01 2017-03-07 Sandisk Technologies Llc Method of reducing control gate electrode curvature in three-dimensional memory devices
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US9711530B1 (en) 2016-03-25 2017-07-18 Sandisk Technologies Llc Locally-trap-characteristic-enhanced charge trap layer for three-dimensional memory structures
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
US10361213B2 (en) 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US9659866B1 (en) 2016-07-08 2017-05-23 Sandisk Technologies Llc Three-dimensional memory structures with low source line resistance
US10381372B2 (en) 2016-07-13 2019-08-13 Sandisk Technologies Llc Selective tungsten growth for word lines of a three-dimensional memory device
US10529620B2 (en) 2016-07-13 2020-01-07 Sandisk Technologies Llc Three-dimensional memory device containing word lines formed by selective tungsten growth on nucleation controlling surfaces and methods of manufacturing the same
US9991277B1 (en) 2016-11-28 2018-06-05 Sandisk Technologies Llc Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
US10115735B2 (en) 2017-02-24 2018-10-30 Sandisk Technologies Llc Semiconductor device containing multilayer titanium nitride diffusion barrier and method of making thereof
US9960180B1 (en) 2017-03-27 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device with partially discrete charge storage regions and method of making thereof
US10438964B2 (en) 2017-06-26 2019-10-08 Sandisk Technologies Llc Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
US10229931B1 (en) 2017-12-05 2019-03-12 Sandisk Technologies Llc Three-dimensional memory device containing fluorine-free tungsten—word lines and methods of manufacturing the same
US10186551B1 (en) 2018-01-08 2019-01-22 Spin Transfer Technologies, Inc. Buried tap for a vertical transistor used with a perpendicular magnetic tunnel junction (PMTJ)
US11217532B2 (en) 2018-03-14 2022-01-04 Sandisk Technologies Llc Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same
US11335555B2 (en) * 2018-04-06 2022-05-17 Applied Materials, Inc. Methods for conformal doping of three dimensional structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740483A (en) * 1987-03-02 1988-04-26 Motorola, Inc. Selective LPCVD tungsten deposition by nitridation of a dielectric
US5112439A (en) * 1988-11-30 1992-05-12 Mcnc Method for selectively depositing material on substrates
US5221853A (en) * 1989-01-06 1993-06-22 International Business Machines Corporation MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
US5084417A (en) * 1989-01-06 1992-01-28 International Business Machines Corporation Method for selective deposition of refractory metals on silicon substrates and device formed thereby
US5202287A (en) * 1989-01-06 1993-04-13 International Business Machines Corporation Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
EP0486927A1 (en) * 1990-11-20 1992-05-27 Air Products And Chemicals, Inc. Deposition of tungsten films from mixtures of tungsten hexafluoride, organohydrosilanes and hydrogen
JPH07297151A (ja) * 1994-04-25 1995-11-10 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US5811329A (en) * 1996-06-03 1998-09-22 Micron Technology, Inc. Method of forming CMOS circuitry including patterning a layer of conductive material overlying field isolation oxide

Also Published As

Publication number Publication date
US5807788A (en) 1998-09-15
US6049131A (en) 2000-04-11
TW379369B (en) 2000-01-11
KR19980041821A (ko) 1998-08-17
KR100278562B1 (ko) 2001-02-01
JPH10294291A (ja) 1998-11-04

Similar Documents

Publication Publication Date Title
JP3720966B2 (ja) 耐火金属の選択的付着方法
US4540607A (en) Selective LPCVD tungsten deposition by the silicon reduction method
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
EP0442718A2 (en) Method of manufacturing semiconductor device
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
JP2008529306A (ja) 基板表面とチャンバ表面のためのエッチング剤処理プロセス
JPH0969496A (ja) 集積回路構造体上に形成されたポリシリコン／珪化タングステン多層コンポジット及び製造方法
JP2663905B2 (ja) 半導体装置の製造方法
WO2001041544A2 (en) Deposition of gate stacks including silicon germanium layers
JPH0669157A (ja) チタン膜の形成方法
US20240038859A1 (en) Metal cap for contact resistance reduction
JP3526035B2 (ja) 窒素膜の形成方法
JP3492973B2 (ja) 半導体装置の製造方法
KR930002673B1 (ko) 고융점금속 성장방법
US6004872A (en) Method of manufacturing semiconductor device
US6602785B1 (en) Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
US6316353B1 (en) Method of forming conductive connections
JPH11162875A (ja) 半導体装置の製造方法
JP2847645B2 (ja) 半導体集積回路素子の製造方法及び半導体素子のチタニウムシリサイド形成装置
KR100291439B1 (ko) 반도체소자의제조방법
JP3250543B2 (ja) 半導体装置の製造方法
JP3042803B2 (ja) Ｔｆｔポリシリコン薄膜作成方法
Maury et al. Selective titanium silicide for industrial applications
JPH05102074A (ja) Ｍｏｓトランジスタ
KR100285261B1 (ko) 반도체소자의제조방법

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050707

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees