DE19649917B4

DE19649917B4 - Verfahren zur Isolation von Halbleitereinrichtungen

Info

Publication number: DE19649917B4
Application number: DE19649917A
Authority: DE
Inventors: In-Ok Ichon Park; Tae-Youn Ichon Park
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1995-12-02
Filing date: 1996-12-02
Publication date: 2010-06-02
Anticipated expiration: 2016-12-03
Also published as: KR0171982B1; CN1160286A; JPH09312287A; US5926724A; KR970053365A; DE19649917A1; CN1101595C; TW375792B

Abstract

Verfahren zur Isolation von Halbleitereinrichtungen, das die folgenden Schritte umfasst:
a) zuerst wird eine Oxidschicht (12) auf einem Halbleitersubstrat (11) bei einer ersten Temperatur in einer ersten Reaktionskammer ohne Belüftung der Reaktionskammer mit einer Atmosphäre gebildet, in der ein erstes Gas, das Silicium enthält, und ein Reinigungsgas, das Stickstoff enthält, vorkommen;
b) anschließend wird die erste Temperatur auf eine zweite Temperatur geändert, die tiefer ist als die erste Temperatur, indem kontinuierlich das Reinigungsgas in die erste Reaktionskammer eingelassen wird und ein Nachschub des ersten Gases abgebrochen wird;
c) daraufhin wird das erste Gas in die erste Reaktionskammer eingeblasen, um eine Pufferschicht (13) auf der Oxidschicht (12) zu bilden;
d) anschließend wird das Halbleitersubstrat (11) mit der darauf ausgebildeten Pufferschicht (13) aus der ersten Reaktionskammer entnommen und der umgebenden Luft ausgesetzt;
e) danach wird das Halbleitersubstrat (11) in eine zweite Reaktionskammer unter einer Atmosphäre eines Gases,...

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Isolation von Halbleitereinrichtungen gemäß dem Patentanspruch 1.
Mit zunehmender Nachfrage nach komplexeren Funktionen und höherer Leistungsfähigkeit in einer integrierten Schaltung besteht das Bedürfnis, so viel aktive Einrichtungen so dicht wie möglich anzuordnen. Die Dichte hängt nicht nur von der Fläche ab, die benötigt wird, um einen Transistor von einem anderen zu trennen bzw. isolieren, sondern auch von der aktiven bzw. spannungsführenden Fläche des Transistors selbst. Ein herkömmliches Verfahren zur Isolation bzw. Trennung ist die bekannte Technologie der örtlichen bzw. lokalen Oxidation von Silicium (LOCOS), bei der aktive Bereiche durch örtlich aufgewachsenes Feldoxid (Field oxide) getrennt werden. Bei dieser Technik hängt der Grad der Isolation bzw. der Trennung von der Länge und der Tiefe der Feldoxidschicht ab, welche die aktiven Bereiche trennt. Indem man entweder die Länge oder die Tiefe der Feldoxidschicht erhöht, wird auch die Länge der Kriechstrecke zwischen zwei aktiven Bereichen erniedrigt. Um jedoch die Schaltungsdichte zu erhöhen, muss auch die Länge der Feldoxidschicht minimiert werden. Eine Erhöhung der Tiefe des Feldoxids bewirkt einen Nebeneffekt, bei dem die Kanten bzw. äußeren Ränder der Feldoxide in die benachbarten aktiven Bereiche vordringen. Das Vordringen verursacht ein Verformungsphänomen, das als ”Vogelschnabel” (”birds beak”) bekannt ist.
Um dieses ”Vogelschnabel-Phänomen zu vermeiden, hat man zahlreiche Verfahren bereitgestellt.
Die 2A und 2B sind Teilquerschnittsansichten, die den Verformungsprozess eines Feldoxids zur Isolation bzw. Trennung von Einrichtungen zeigen. Bezug nehmend auf 2A wird dort ein Wafer 1 aufbereitet, der ein thermisches Oxid 2, eine Polysiliciumschicht 3 und darauf eine Siliciumnitridschicht 4 in dieser Reihenfolge besitzt, wobei das Substrat 1 Störstellen bzw. Verunreinigungen enthält. Die Schichten, die auf das Substrat 1 aufgeschichtet sind, werden wie folgt hergestellt.
Das Substrat 1 wird in einen Diffusionsofen geladen bzw. eingeschleust, der eine hohe Temperatur von z. B. 850 bis 950°C aufweist. Als nächstes werden Sauerstoff- (O2) und Wasserstoff-Gas (H2) in den Diffusionsofen eingeführt, um auf dem Siliciumsubstrat 1 eine thermische Oxidschicht 2 mit einer Stärke bzw. Dicke von etwa 15 nm bis 25 nm zu bilden, und dann wird das Substrat 1 aus dem Diffusionsofen entnommen.
Anschließend wird das Substrat 1 mit der thermischen Oxidschicht 2 darauf in eine erste Kammer zur chemischen Niederdruckdampfphasenabscheidung (LPCVD) eingeführt bzw. eingeschleust, in die SiH4 eingeführt wird. Anschließend wird mit Hilfe der thermischen Zersetzung des SiH4-Gases auf der thermischen Oxidschicht 2 eine Polysiliciumschicht 3 gebildet, die eine Stärke von 40 nm bis 60 nm aufweist, wobei die Polysiliciumschicht 3 die sich dabei ausbildende Verspannung zwischen dem Siliciumsubstrat 1 und der Siliciumnitrid-Schicht 4 ausgleicht bzw. aufnimmt. Anschließend wird das Substrat 1 aus der ersten LPCVD-Kammer entfernt.
Anschließend wird das Substrat 1, welches das thermische Oxid 2 und die Polysiliciumschicht 3 darauf besitzt, in eine zweite LPCVD-Kammer geladen bzw. eingeschleust, um eine Siliciumnitridschicht 4 abzuscheiden. Ein NH3-Gas und ein Dichlorsilangas (DCS:SiH2Cl2) werden in die zweite LPCVD-Kammer eingelassen, um auf der Polysiliciumschicht 3 eine Siliciumnitridschicht 4 mit einer Stärke von etwa 100 nm bis 200 nm zu bilden.
Anschließend wird mit Hilfe des Photolithographie-Verfahrens eine Photolackstruktur bzw. ein Photoresistmuster (nicht abgebildet) auf der Siliciumnitridschicht 4 gebildet, so dass ein vorherbestimmter Abschnitt der Feldoxidschicht freigelegt wird. Danach werden die Siliciumnitridschicht 4 und die Polysiliciumschicht 3 geätzt, wobei die Photolackstruktur bzw. Photoresistmuster verwendet werden, und das Photoresistmuster wird mit einem herkömmlichen Verfahren entfernt.
Schließlich wird der freigelegte Abschnitt oxidiert, wobei die strukturierte Siliciumnitrid-Schicht 4 als eine Maske verwendet wird, um eine Feldoxidschicht 5 wie in 2B gezeigt zu bilden.
Das vorstehend genannte Isolations- bzw. Trennverfahren hat jedoch insofern einen Nachteil, als die Verteilung der Dotierstörstellen bzw. -Verunreinigungen in einem Siliciumsubstrat 1 mit der Ausbildung des thermischen Oxids verändert wird. Der Grund hierfür ist, dass die Siliciumatome in dem Siliciumsubstrat, die eine Störstellen- bzw. Verunreinigungsverteilung eines stationären Zustandes aufweisen während der Ausbildung des thermischen Oxids, aus der Oberfläche des Siliciumsubstrats herausdiffundieren und mit Sauerstoffatomen reagieren. Folglich ändert sich die Verteilung, die charakteristisch für die Dotierstörstellen bzw. -verunreinigungen in dem Siliciumsubstrat ist.
Außerdem hat das Verfahren insofern einen Nachteil, als die Oberfläche des Substrats während der Be- und Entlade-Schritte zwischen den Kammern zur Ausbildung des thermischen Oxids, der Polysiliciumschicht und der Siliciumnitridschicht verunreinigt wird, weil jede Schicht in einer anderen Abscheidevorrichtung ausgebildet wird.
JP 61-210638 A offenbart ein Halbleitersubstrat, auf dem ein CVD-Oxid und ein CVD-Siliziumnitrid-Film kontinuierlich bei hoher Temperatur abgelagert werden. Nachdem der Oxidfilm abgelagert ist, wird das Innere des Heizofens einmal gereinigt und der Siliziumnitridfilm abgelagert. Nach einem Ätzprozess folgt eine LOCOS-Oxidation. Dieses Verfahren hilft, Kontamination am Übergang zwischen dem Oxidfilm und dem Siliziumnitridfilm zu vermeiden.
US 5 192 707 A offenbart ein Verfahren zum Formen isolierter Oxidregionen auf einem integrierten Schaltkreis, bei dem eine Oxidschicht über dem integrierten Schaltkreis geformt wird. Eine Stickstoff-dotierte Polysiliziumschicht wird über der Oxidschicht ausgebildet. Ferner wird eine Nitridschicht anschließend über der Stickstoff dotierten Polysiliziumschicht ausgebildet. Daraufhin wird eine Öffnung in der Nitridschicht ausgebildet und die Stickstoff dotierte Polysiliziumschicht legt einen Teil der Oxidschicht frei. Schließlich wird eine Feldoxidschicht in dieser Öffnung ausgebildet. Um dem Vogelschnabelphänomen beizukommen, wird ein LOCOS-Verfahren durchgeführt, bei dem ein Stickstoffimplantat in die Polysiliziumschicht eingeführt wird. Anschließend folgt ein Annealing-Verfahren, um die Polysiliziumschicht in Siliziumnitrid einzuschließen.
JP 3-257935 A offenbart ein Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem ein LOCOS-Oxidfilm auf der Oberfläche eines P-Halbleitersubstrats durch ein Diffusionstrennverfahren gebildet wird. Eine sehr dünne Oxidschicht wird dabei mit einer Dicke von etwa 2 nm bei 600°C ausgebildet. Ein Film aus Dichlorsilan und Ammoniak mit einer Dicke von 20 nm wird bei 750°C bei geringem Dampfdruck ausgebildet, wobei das Verhältnis zwischen Ammoniak und Dichlorsilan auf 20 festgelegt ist. Der Partialdruck des Dichlorsilan wird sequentiell gesteigert, indem das Verhältnis auf 0,5 gesetzt wird, wodurch ein Siliziumnitridfilm mit einer Dicke von 2 nm ausgebildet ist, der reich an Silizium ist.
US 5 451 540 A offenbart ein Verfahren zur Ausbildung eines Oxidfilms auf einem Halbleitersubstrat mit einer Puffer-LOCOS-Methode, bei dem eine anomale Ausbildung des Oxidfilms verhindert werden soll und das Ausbilden des Vogelschnabelphänomens in einer einer Oxidschicht bildenden Region unterdrückt werden soll. Zu diesem Zweck wird ein Siliziumsubstrat in einer oxidierenden Atmosphäre erhitzt und die polykristalline dünne Siliziumschicht und das darunter liegende Siliziumsubstrat werden selektiv oxidiert mit einem Siliziumnitridfilm als Maske. In jenem Fall wird ein polykristalliner oder amorpher Siliziumfilm mit einer Flusssäurelösung behandelt, nachdem der polykristalline oder amorphe Siliziumfilm geformt worden ist und bevor ein Siliziumnitridfilm ausgebildet wird. Dadurch wird es möglich, eine anomale Ausbildung des Vogelschnabelphänomens zu verhindern, wenn der Siliziumfilm und das Siliziumsubstrat selektiv oxidiert werden.
EP 0 096 062 B1 offenbart eine halbleiterbasierte Vorrichtung mit einem nicht flüchtigen Speicher und ein Herstellungsverfahren für selbige, bei dem eine Siliziumoxidschicht auf einem Halbleitersubstrat und eine Siliziumoxidnitridschicht auf der Siliziumoxidschicht aufgebracht wird. Ferner wird eine Siliziumnitridschicht auf der Oxidnitridschicht aufgebracht und eine Siliziumgateelektrode über der Siliziumnitridschicht angeordnet. Eine Schicht von graduiertem Siliziumoxidnitrid kann dabei ein Sauerstoff-zu-Stickstoff-Verhältnis besitzen, das in Stufen sich von einem Minimum an deren Grenze in Kontakt mit der Siliziumnitridschicht zu einem Maximum an deren davon entfernten Grenze ändert.
EP 0 489 541 A2 wird als nächstliegender Stand der Technik zur vorliegenden Erfindung betrachtet und offenbart ein Verfahren zur Herstellung eines integrierten Schaltkreises, das amorphe Schichten verwendet. Dabei werden Siliziumkristalle auf einer amorphen Siliziumschicht ausgebildet. Diese Ausbildung erfolgt unter Verwendung von Silan unter niedrigem Druck im Reaktorbehältnis am Ende des Ablagerungszyklus. Bildung von Kristallen wird durch eine Verringerung der Temperatur verhindert, bevor der Silanfluss angehalten wird.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Isolation bzw. Trennung von Halbleitereinrichtungen bereitzustellen, bei dem das Ausgasen bzw. Austreten von Siliciumatomen verringert wird, so dass die Verteilung der Störstellen nicht geändert wird.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Isolation bzw. Trennung von Halbleitereinrichtungen bereitzustellen, das dazu in der Lage ist, die Erzeugung von Verunreinigungen zu verringern, während der Wafer bzw. die Scheibe zwischen einem Bearbeitungsschritt bzw. Schritt und dem folgenden Bearbeitungsschritt bewegt wird.
Gemäß dieser und anderer Aufgaben wird ein Oxid auf einem Halbleitersubstrat in einer ersten Reaktionskammer gebildet, in dem sich ein erstes Gas, das Silicium enthält und ein Reinigungsgas befindet. Danach wird die erste Temperatur der ersten Reaktionskammer durch Einblasen eines Reinigungsgases auf eine zweite Temperatur verändert. Ein Pufferfilm bzw. eine Ausgleichsschicht wird auf der Oxidschicht in der ersten Reaktionskammer bei der zweiten Temperatur durch Einblasen eines Siliciumgases gebildet. Danach wird auf dem Pufferfilm in einer zweiten Reaktionskammer durch Einblasen eines zweiten Gases, das Silicium enthält, eine Siliciumnitridschicht gebildet. Zuletzt werden Feldoxide mit einer LOCOS-Technik durch Strukturieren der drei Schichten und thermischer Oxidation der freigelegten Abschnitte gebildet.
Diese und andere Aspekte, und Vorteile der vorliegenden Erfindung werden besser im Hinblick auf die folgende Beschreibung, verstanden werden, wobei:
1A bis 1C Querschnitts-Ansichten sind, um den Schritt der Herstellung der Feldmaske für das Feldoxidieren gemäß der vorliegenden Erfindung zu erklären, und
2A bis 2B Querschnitts-Ansichten sind, um den Schritt der Herstellung der Feldmaske für herkömmliches Feldoxidieren zu erklären.
Bezug nehmend auf 1A wird ein Wafer bzw. eine Scheibe 11 nach der vorliegenden Erfindung in eine LPCVD-Kammer geladen bzw. eingeschleust, die einen Druck von etwa 26,66 Pa bis 93,32 Pa und eine Temperatur von etwa 800 bis 850°C aufweist. N2O-Gas und SiH4-Gas werden dann in die LPCVD-Kammer eingelassen, bis sich eine Oxidschicht 12 bildet, die eine Stärke von 15 nm bis 20 nm aufweist. Zu diesem Zeitpunkt werden die Siliciumatome nicht ausgegast, weil die Oxidschicht 12 von dem N2O-Gas und dem SiH4-Gas gebildet wird.
Nachdem sich die Oxidschicht 12 mit einer Stärke von ungefähr 15 nm bis 20 nm gebildet hat, wird der Nachschub an SiH4-Gas abgebrochen, wohingegen das N2O-Gas weiterhin eingelassen wird. An diesem Punkt erniedrigt sich die Temperatur der LPCVD-Kammer auf eine Temperatur von etwa 600 bis ca. 650°C.
Danach wird das SiH4-Gas in die LPCVD-Kammer eingelassen, und eine Polysilicium-Schicht 13 mit einer Stärke von etwa 45 nm bis ca. 55 nm wird auf der Oxidschicht 12 durch thermische Zersetzung des SiH4-Gases gebildet. Danach wird das Einströmen des SiH4-Gases und des N2O-Gases abgebrochen und der Druck der LPCVD-Kammer abgesenkt. Anschließend wird der Wafer bzw. die Scheibe 100, auf der sich die Polysiliciumschicht 13 gebildet hat, zurückgezogen und der umgebenden Luft ausgesetzt.
Um eine Siliciumnitridschicht 14 zu bilden, wird der Wafer bzw. die Scheibe 100 in eine zweite LPCVD-Kammer geladen bzw. eingeschleust. Anschließend werden, wie in 1B gezeigt, ein NH3-Gas und DCS-Gas in die zweite LPCVD-Kammer eingelassen, um auf der Polysiliciumschicht 13 eine Siliciumnitridschicht 4 mit einer Stärke von 100 nm bis 200 nm zu bilden.
Anschließend wird der Wafer bzw. die Scheibe 100 entnommen und der umgebenden Luft ausgesetzt. Unter Verwendung des Photolithographie-Verfahrens wird auf der Siliciumnitrid-Schicht 4 eine Photolackstruktur bzw. Photoresistmuster (nicht abgebildet) gebildet, so dass ein vorherbestimmter Abschnitt zum Ausbilden einer Feldoxidschicht belichtet wird. Die Siliciumnitridschicht 4 und die Polysiliciumschicht werden dann geätzt, wobei das Photoresistmuster verwendet wird, und das Photoresistmuster wird dann mit einem herkömmlichen Verfahren entfernt bzw. abgehoben.
Bezug nehmend auf 1C wird schließlich der freigelegte Abschnitt oxidiert, wobei die strukturierte Siliciumnitridschicht 14 als eine Maske verwendet wird, um die Oxidation zu verhindern, damit sich eine Feldoxidschicht 15 bildet.
Wie aus der vorstehenden Beschreibung offensichtlich wird, verhindert die vorliegende Erfindung das Ausgasen der Siliciumatome aus dem Siliciumsubstrat, um eine gleichförmige Verteilung von Verunreinigungen sicherzustellen. Außerdem werden die Oxidschicht und die Polysiliciumschicht in der gleichen Abscheidekammer gebildet, weshalb dadurch, dass der Wafer bzw. die Scheibe nicht bewegt wird, die Verunreinigung vermieden wird.
Es wird eine Technik zur Isolation einer Einrichtung offenbart, um einen aktiven bzw. spannungsführenden Bereich einer Halbleitereinrichtung vorzugeben. Ein Oxid wird auf einem Halbleitersubstrat in einer ersten Reaktionskammer gebildet, in der sich ein erstes Gas befindet, das Silicium enthält und ein Reinigungsgas. Anschließend wird die erste Temperatur der ersten Reaktionskammer durch Einblasen eines Reinigungsgases auf eine zweite Temperatur geändert. Eine ausgleichende bzw. Puffer-Schicht wird auf der Oxidschicht in der ersten Reaktionskammer bei der zweiten Temperatur durch Einblasen eines Siliciumgases gebildet. Danach wird eine Siliciumnitrid-Schicht auf der Pufferschicht in einer zweiten Reaktionskammer durch Einblasen eines zweiten Gases gebildet, das Silicium enthält. Zum Schluss werden Feldoxide mit einer LOCOS-Technik durch Strukturieren der drei Schichten und thermische Oxidation der belichteten Abschnitte gebildet.

Claims

Verfahren zur Isolation von Halbleitereinrichtungen, das die folgenden Schritte umfasst: a) zuerst wird eine Oxidschicht (12) auf einem Halbleitersubstrat (11) bei einer ersten Temperatur in einer ersten Reaktionskammer ohne Belüftung der Reaktionskammer mit einer Atmosphäre gebildet, in der ein erstes Gas, das Silicium enthält, und ein Reinigungsgas, das Stickstoff enthält, vorkommen; b) anschließend wird die erste Temperatur auf eine zweite Temperatur geändert, die tiefer ist als die erste Temperatur, indem kontinuierlich das Reinigungsgas in die erste Reaktionskammer eingelassen wird und ein Nachschub des ersten Gases abgebrochen wird; c) daraufhin wird das erste Gas in die erste Reaktionskammer eingeblasen, um eine Pufferschicht (13) auf der Oxidschicht (12) zu bilden; d) anschließend wird das Halbleitersubstrat (11) mit der darauf ausgebildeten Pufferschicht (13) aus der ersten Reaktionskammer entnommen und der umgebenden Luft ausgesetzt; e) danach wird das Halbleitersubstrat (11) in eine zweite Reaktionskammer unter einer Atmosphäre eines Gases, das Stickstoff enthält, eingeschleust; f) danach wird ein zweites Gas, das Silicium enthält, in die zweite Reaktionskammer eingeblasen, um eine Siliciumnitridschicht (14) auf der Pufferschicht (13) zu bilden; g) anschließend werden die Siliciumnitridschicht (14), die Pufferschicht (13) und die Oxidschicht (12) strukturiert, so dass ausgewählte Abschnitte freigelegt werden, um einen Bereich mit Feldoxid zu bilden; und h) danach wird der freigelegte Bereich mit einem Feldoxid versehen, wobei die strukturierte Siliciumnitridschicht (14) als die Maske zum Ausbilden des Feldoxids verwendet.
Verfahren nach Anspruch 1, wobei die erste Temperatur zum Ausbilden der Oxidschicht etwa 800 bis ca. 850°C beträgt.
Verfahren nach Anspruch 1 oder 2, wobei das erste Gas SiH₄ und das Reinigungsgas N₂O ist bzw. enthält.
Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Stärke der Oxidschicht ca. 15 bis etwa 20 nm ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Temperatur etwa 600 bis ca. 650°C beträgt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Pufferschicht durch thermische Zersetzung des Siliciumgases gebildet wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Pufferschicht aus einem Polysilicium besteht.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Stärke der Pufferschicht ca. 40 bis etwa 60 nm beträgt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Gas, das Stickstoff enthält, ein NH₃-Gas ist und das zweite Gas ein SiH₂Cl₂-Gas ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Stärke der Siliciumnitridschicht etwa 40 bis ca. 60 nm beträgt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Oxidschicht und die Pufferschicht aufeinander folgend in der ersten Reaktionskammer gebildet werden, ohne den Vakuumzustand zu unterbrechen.
Verfahren nach einem der vorhergehenden Ansprüche, wobei sowohl die erste als auch die zweite Reaktionskammer eine LPCVD-Kammer bzw. Kammer zur chemischen Abscheidung aus der Dampfphase bei niedrigem Druck ist.