DE19630342A1 - Halbleitereinrichtung und Herstellungsverfahren dafür - Google Patents

Halbleitereinrichtung und Herstellungsverfahren dafür

Info

Publication number
DE19630342A1
DE19630342A1 DE19630342A DE19630342A DE19630342A1 DE 19630342 A1 DE19630342 A1 DE 19630342A1 DE 19630342 A DE19630342 A DE 19630342A DE 19630342 A DE19630342 A DE 19630342A DE 19630342 A1 DE19630342 A1 DE 19630342A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
manufacturing
inorganic layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19630342A
Other languages
English (en)
Other versions
DE19630342C2 (de
Inventor
Junko Matsubara
Toru Tajima
Shigeru Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19630342A1 publication Critical patent/DE19630342A1/de
Application granted granted Critical
Publication of DE19630342C2 publication Critical patent/DE19630342C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die vorliegende Erfindung betrifft eine Halbleitereinrichtung und ein Herstellungsverfahren derselben. Speziell betrifft sie eine Halbleitereinrichtung mit einem planarisierten Zwischenschicht- Isolationsfilm zwischen, unterhalb oder oberhalb einer Metallver­ drahtung und ein Herstellungsverfahren derselben.
In den letzten Jahren wurden die Reduzierung des Unterschiedes im Unterschichtniveau und die Planarisierung einer Isolationsschicht zwischen Verdrahtungen einer der kritischsten Prozesse beim Ver­ bessern der Ausbeute und der Zuverlässigkeit von Halbleiterein­ richtungen entsprechend der Erhöhung ihrer Dichte und Integrati­ on. Einer von diesen Prozessen enthält den Schritt des Abschei­ dens eines Films mit Siliziumpolymer durch ein Spin-on-Glas- Verfahren (Spin-on-glass-method) (im folgenden als SOG-Film be­ zeichnet) und des Durchführens einer Wärmebehandlung.
Das Material des zu bildenden SOG-Films (im folgenden als SOG-Material bezeichnet) wird in zwei Typen eingeteilt, d. h. anorga­ nisches SOG-Material und organisches SOG-Material mit einer Struktur, bei der eine Alkylgruppe direkt mit Silizium verbunden ist.
Wenn ein Unterschied im Unterschichtniveau unter Verwendung eines anorganischen SOG-Materials reduziert werden soll, werden ein Schritt des Aufbringens einer anorganischen SOG-Schicht 5a auf einer unterliegenden Oxidschicht 4, wie in Fig. 24 gezeigt ist, und ein Schritt des nochmaligen Aufbringens einer anorganischen SOG-Schicht 5b, wie in Fig. 25 gezeigt ist, zum Zweck der Plana­ risierung benötigt. Die anorganische SOG-Schicht, die den Zwi­ schenraum zwischen den abgestuften Abschnitten füllt, ist auf­ grund des Schrumpfens der Schicht zur Zeit des Schichtwachstums einer Zugspannung ausgesetzt, was in der Erzeugung eines Risses 20 resultiert.
Wenn eine SOG-Schicht als ein Teil einer Passivierungsschicht auf einer Metallverdrahtung verwendet wird, wird dieser Riß die Feuchtigkeitsbeständigkeit negativ beeinflussen. Beispielsweise wird ein Riß 21 leicht unterhalb des abgestuften Abschnittes ei­ ner Siliziumnitridschicht II erzeugt, die auf einer Metallver­ drahtung durch ein Plasma CVD gebildet ist, wie in Fig. 26 ge­ zeigt ist. Obwohl die SOG-Schicht 5b über den abgestuften Bereich aufgebracht ist, wird die Erzeugung eines anderen Risses 20 in dieser SOG-Schicht 5b die Feuchtigkeitsbeständigkeit zusätzlich zu dem Riß in der Siliziumnitridschicht 11 reduzieren, was zu einer Korrosion der Metallverdrahtung 7 führt.
Andererseits gibt es den Vorteil, daß ein Unterschied im Unter­ schichtniveau mittels der Verwendung einer organischen SOG-Schicht 5c, wie in Fig. 27 gezeigt ist, reduziert werden kann, da eine Schicht von ungefähr 1,5 µm maximaler Dicke mit nur einem Beschichten gebildet werden kann.
Dieses organische SOG-Material enthält Alkylgruppen, wie zum Bei­ spiel Si-CH₃ und Si-C₂H₅, die durch ein Sauerstoffplasma einfach beschädigt werden können. Es gibt dabei die Schwierigkeit, daß ein Trockenätzen 22 auftritt, wenn ein Riß oder eine Ablösung 23 der Schicht in einem Ätzschritt eines Durchgangsloches, wie in Fig. 28 gezeigt ist, erzeugt wird.
Es wird daher ein Aufbau benötigt, bei dem die organische SOG-Schicht 5c nicht an der Seitenoberfläche eines Kontaktloches freigelegt ist. Genauer wird ein allgemeines Zurückätzen nach dem Aufbringen einer Beschichtung einer organischen SOG-Schicht 5c so durchgeführt, daß die organische SOG-Schicht oberhalb des abge­ stuften Abschnittes entfernt wird, wie in Fig. 29 gezeigt ist. Wie in Fig. 30 gezeigt ist, ist durch diesen zusätzlichen Prozeß ein Aufbau möglich, bei dem die organische SOG-Schicht 5c nicht an der Seitenoberfläche eines Kontaktloches freigelegt ist.
Eine anorganische SOG-Schicht, die mit einer größeren Dicke als die der Anmelderin bekannten anorganischen SOG-Schicht gebildet werden kann (im folgenden als anorganische Dickschicht-SOG-Schicht bezeichnet), ist ein neues Material zum Lösen der oben beschriebenen Schwierigkeiten der der Anmelderin bekannten SOG-Schicht. Die japanische Patentoffenlegungsschrift Nr. 5-121572 offenbart ein Beispiel eines Materials einer anorganischen Dick­ schicht-SOG-Schicht mit der Formel:
l = 1-3, m = 0-1
n = 20-2500
Entsprechend dieser Offenbarung wird eine Zwischenschicht- Isolierschicht, die ein Siliziumpolymer der oben aufgeführten Formel enthält, auf einer ersten Metallverdrahtung 3 abgeschie­ den, wird dann einem Ätzprozeß für ein Kontaktloch 24 ausgesetzt, wie in Fig. 31 gezeigt ist, so daß eine in Fig. 32 gezeigte zwei­ te Metallverdrahtung 7 gebildet wird.
Hier dehnt sich das beschichtete und ausgeheizte Siliziumpolymer wie eine Struktur aus SiON oder SiO₂ aus. Daher wird durch Erzeu­ gen einer Restdruckspannung in der Schicht die Rißwiderstandsfä­ higkeit verbessert, so daß die Verdichtung der Schicht erhöht wird.
Entsprechend diesem Prozeß kann das Seitenätzen und die Erzeugung eines Risses unterdrückt werden. Es wird jedoch nach dem Bilden des Kontaktloches 24 ein Gas wie zum Beispiel H₂O und CO₂ von der SOG-Schicht an der Seitenoberfläche des Kontaktloches beim Bilden der zweiten Metallverdrahtung erzeugt. Die zweite Metallverdrah­ tung 7 wird durch das erzeugte Gas korrodiert, so daß das Fehler­ phänomen des sogenannten vergifteten Kontaktes verursacht wird. Dieses Phänomen wird ähnlich in dem Aufbau 27, der eine der An­ melderin bekannte anorganische SOG-Schicht verwendet, und auch in dem Aufbau 26, der, wie in Fig. 34 gezeigt ist, eine organische SOG-Schicht verwendet, angetroffen.
Wenn die Planarisierung einer Isolierschicht zwischen einer Ver­ drahtung und einer Reduzierung des Unterschiedes in einer Unter­ bzw. Teilschicht in einer Halbleitereinrichtung, die das der An­ melderin bekannte anorganische SOG-Material verwendet, bewirkt werden soll, muß eine Mehrlagenschicht durch Mehrlagenbeschichten gebildet werden. Das wird die Anzahl der Herstellungsschritte und der Kosten erhöhen. Weiter gibt es die Schwierigkeit, daß ein Riß erzeugt wird, der durch das Schrumpfen der Schicht während ihres Wachstums verursacht wird, so daß die Zuverlässigkeit der Ein­ richtung, wie zum Beispiel die Feuchtigkeitsbeständigkeit und ähnliches, beeinflußt wird.
Wenn ein der Anmelderin bekanntes organisches SOG-Material ver­ wendet wird, gibt es die Schwierigkeit, daß die freigelegte Ober­ fläche der organischen SOG-Schicht seitlich geätzt wird oder daß ein Riß erzeugt wird, so daß ein Verdrahtungsfehler verursacht wird.
Sogar wenn ein anorganische Dickfilm-SOG-Material verwendet wird, daß eine verbesserte Version der oben beschriebenen beiden Typen von SOG-Material ist, wird das von der freigelegten Oberfläche der anorganische Dickschicht-SOG-Schicht an der Seitenoberfläche des Kontaktloches freigesetzte Gas eine Verdrahtungskorrosion verursachen, die vergifteter Kontakt genannt wird, so daß die Zuverlässigkeit der Einrichtung verringert wird.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleiterein­ richtung zur Verfügung zu stellen, die eine verbesserte Rißbe­ ständigkeit und Feuchtigkeitsbeständigkeit aufweist, so daß ein Verdrahtungsfehler verhindert wird, ohne dabei die Anzahl der Herstellungsschritte und die Kosten zu erhöhen, sogar wenn ein anorganisches Dickschicht-SOG-Material verwendet wird.
Weiter soll ein Herstellungsverfahren dafür zur Verfügung ge­ stellt werden.
Ein Herstellungsverfahren einer Halbleitereinrichtung entspre­ chend einem Aspekt der vorliegenden Erfindung weist folgende Schritte auf:
Abscheiden einer anorganischen Schicht auf einem Halbleiter­ substrat durch das Spin-on-Glas-Verfahren bzw. Schleuderbeschich­ tungsverfahren und dann Durchführen einer Wärmebehandlung in ei­ ner Umgebung aus Stickstoff, Luft oder Wasserdampf bei einer Tem­ peratur von 300-500°C derart, daß eine Zwischenschicht bzw. Zwi­ schenschichtfilm gebildet wird.
Entsprechend diesem Herstellungsverfahren kann die Zwischen­ schicht in der Dicke wie eine der Anmelderin bekannte anorgani­ sche SOG-Schicht erhöht werden.
Weiterhin kann der Unterschied im Unterschichtniveau durch nur einen Beschichtungsprozeß reduziert werden und die Rißfestigkeit kann verbessert werden.
Ein Herstellungsverfahren einer Halbleitereinrichtung entspre­ chend einem anderen Aspekt der vorliegenden Erfindung weist fol­ gende Schritte auf:
Abscheiden einer Zwischenschicht-Schicht auf einem Halbleiter­ substrat, die eine durch das Spin-on-Glas-Verfahren gebildete anorganische Schicht enthält, und Bilden einer Öffnung in der Zwischenschicht-Schicht derart, daß die anorganische Schicht an der Seitenoberfläche der Öffnung freigelegt wird, und dann Durch­ führen einer Wärmebehandlung bei einem Vakuum von nicht mehr als 0,133 Pa (10-3 Torr) und bei einer Temperatur von 150-550°C.
Entsprechend dem vorliegenden Herstellungsverfahren kann das an der Seitenoberfläche der anorganischen Schicht anhaftende Gas durch eine Wärmebehandlung bei einer Temperatur von 150-550°C und in einem Vakuum von nicht mehr als 0,133 Pa (10-3 Torr) freige­ setzt werden.
Eine danach gebildete Metallverdrahtung wird nicht an einer Öff­ nung korrodiert.
Ein Herstellungsverfahren einer Halbleitereinrichtung entspre­ chend einem weiteren Aspekt der vorliegenden Erfindung weist fol­ gende Schritte auf:
Abscheiden einer anorganischen Schicht durch das Spin-on-Glas- Verfahren auf einem Halbleitersubstrat und Richten eines Stick­ stoffplasmas auf die anorganische Schicht.
Entsprechend dem vorliegenden Herstellungsverfahren kann der obe­ re Schichtabschnitt der Schicht durch Richten des Stickstoffplas­ mas auf die obere Oberfläche der anorganischen Schicht nitriert bzw. aufgestickt werden.
Da das Innere der anorganischen Schicht durch die Nitridoberflä­ che geschützt wird, kann die Reißfestigkeit weiter verbessert werden.
Ein Verfahren zur Herstellung einer Halbleitereinrichtung nach einem weiteren Aspekt der vorliegenden Erfindung weist die Schritte auf:
Abscheiden einer anorganischen Schicht durch das Spin-on-Glas- Verfahren auf einem Halbleitersubstrat und dann Richten einer ultravioletten Strahlung auf die anorganische Schicht.
Entsprechend dem vorliegenden Herstellungsverfahren kann die an­ organische Schicht durch Bestrahlen der anorganischen Schicht mit der ultravioletten Strahlung in SiO₂ umgewandelt werden.
Daher kann die Rißwiderstandsfähigkeit weiter verbessert werden.
Als das Material der anorganischen Schicht, die durch das Spin­ on-Glas-Verfahren gebildet wird, kann ein erstes Siliziumpolymer, das durch die folgende Formel dargestellt wird, verwendet werden:
SiHx(OR)y
wobei
x = 1-3, y = 3-1 und
R ein Wasserstoffatom oder eine niedrigere Alkylgruppe ist.
Oder es kann ein zweites Siliziumpolymer verwendet werden, daß durch die folgende Formel dargestellt wird:
l = 1-3, m = 0-1
n = 20-2500
Das Herstellungsverfahren einer Halbleitereinrichtung entspre­ chend dem vorliegenden Aspekt enthält den Schritt des Anwendens einer Wärmebehandlung so, daß, nachdem die anorganische Schicht unter Verwendung des oben beschriebenen ersten und/oder zweiten Siliziumpolymers gebildet ist, eine Zwischenschicht-Schicht ge­ bildet wird. Daher kann die Rißbeständigkeit verbessert werden und die Dicke der Zwischenschicht-Schicht kann erhöht werden.
Somit kann der Unterschied im Zwischenschichtniveau einfach redu­ ziert werden und die Zuverlässigkeit der Einrichtung, wie zum Beispiel die Feuchtigkeitsbeständigkeit, kann verbessert werden.
Entsprechend einem Aspekt der vorliegenden Erfindung weist eine Halbleitereinrichtung eine anorganische Schicht auf, die unter Verwendung eines ersten Siliziumpolymers gebildet wird und die durch die folgende Formel dargestellt wird:
SiHx(OR)y
wobei
x = 1-3, y = 3-1 und
R ist ein Wasserstoffatom oder eine niedrige Alkylgruppe.
Oder die anorganische Schicht ist unter Verwendung eines zweiten Siliziumpolymers hergestellt, daß durch die folgende Formel dar­ gestellt wird:
l = 1-3, m = 0-1
n = 20-2500
Bei Anwendung der oben beschriebenen Wärmebehandlung auf die an­ organische Schicht wurde ein Desorptionsgas entsprechend der Mas­ senzahl 18, 22 und 44 bei der thermischen Desorptionsspektrosko­ pie (TDS) nicht wesentlich beobachtet.
Entsprechend einem anderen Aspekt der vorliegenden Erfindung weist die Halbleitereinrichtung eine anorganische Schicht auf, die unter Verwendung eines Siliziumpolymers, der durch die fol­ gende Formel dargestellt ist, gebildet ist:
SiHx(OR)y
wobei
x = 1-3, y = 3-1 und
R ein Wasserstoffatom oder eine niedrige Alkylgruppe ist.
Oder der unter Verwendung eines zweiten Siliziumpolymers, daß durch die folgende Formel dargestellt ist, hergestellt ist:
l = 1-3, m = 0-1
n = 20-2500
Betreffend die anorganische Schicht, auf die die ultraviolette Strahlung gerichtet wurde, wurden eine Infrarotabsorption ent­ sprechend der Bindung eines Siliziumatoms und eines Wasserstoff­ atoms bei der Wellenzahl von 2000-2040 cm-1 und eine Infrarotab­ sorption entsprechend der Bindung eine Stickstoffatoms und eines Wasserstoffatoms bei der Wellenzahl von 3200-3600 cm-1 bei der Infrarotabsorptionsspektrometrie nicht wesentlich beobachtet.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 und 2 Querschnittsansichten einer Halbleitereinrich­ tung, die jeweils einen Schritt ihres Herstel­ lungsverfahrens entsprechend der ersten und der zweiten Ausführungsform zeigen;
Fig. 3 eine Querschnittsansicht einer Halbleiterein­ richtung, die einen nach dem Schritt von Fig. 2 durchgeführten Schritt entsprechend der zweiten Ausführungsform zeigt;
Fig. 4 eine Querschnittsansicht einer Halbleiterein­ richtung, die einen nach dem Schritt von Fig. 3 durchgeführten Schritt entsprechend der zweiten Ausführungsform zeigt;
Fig. 5 ein Diagramm, das Entgasungsauswertungsergeb­ nisse einer SOG-Schicht entsprechend der TDS der zweiten Ausführungsform zeigt;
Fig. 6 ein Diagramm, das die Beziehung zwischen der Scheibenausbeute und der Ausheiztemperatur entsprechend der zweiten Ausführungsform zeigt;
Fig. 7 eine Querschnittsansicht einer Halbleiterein­ richtung, die einen Schritt ihres Herstel­ lungsverfahrens entsprechend der dritten Aus­ führungsform zeigt;
Fig. 8 eine Querschnittsansicht einer Halbleiterein­ richtung, die einen nach dem Schritt von Fig. 7 durchgeführten Schritt entsprechend der dritten Ausführungsform zeigt;
Fig. 9 eine Querschnittsansicht einer Halbleiterein­ richtung, die einen Schritt ihres Herstel­ lungsverfahrens entsprechend der vierten Aus­ führungsform zeigt;
Fig. 10 eine Querschnittsansicht einer Halbleiterein­ richtung, die einen nach dem Schritt von Fig. 9 ausgeführten Schritt entsprechend der vier­ ten Ausführungsform zeigt;
Fig. 11 und 12 Diagramme, die Ergebnisse der Entgasungsaus­ wertungsergebnisse einer SOG-Schicht entspre­ chend der TDS der vierten Ausführungsform zei­ gen;
Fig. 13 eine Querschnittsansicht einer Halbleiterein­ richtung, die einen Schritt ihres Herstel­ lungsverfahrens entsprechend der sechsten Aus­ führungsform zeigt;
Fig. 14 eine Querschnittsansicht einer Halbleiterein­ richtung, die einen nach dem Schritt von Fig. 13 durchgeführten Schritt entsprechend der fünften Ausführungsform zeigt;
Fig. 15 und 16 ein SOG-Schicht-Spektrum durch Infrarotabsorp­ tion entsprechend der fünften Ausführungsform;
Fig. 17 eine Querschnittsansicht einer Halbleiterein­ richtung, die einen ihrer Herstellungsschritte entsprechend der sechsten Ausführungsform zeigt;
Fig. 18 eine Querschnittsansicht eines SRAMs in der Nähe eines TFTs (Dünnfilmtransistors) einer siebten Ausführungsform;
Fig. 19 den Bindungszustand von Silizium in Polysili­ zium entsprechend der siebten Ausführungsform;
Fig. 20 eine Querschnittsansicht eines SRAMs mit einer auf einem TFT von Fig. 18 gebildeten SOG-Schicht entsprechend der siebten Ausführungs­ form;
Fig. 21 einen Bindungszustand eines Siliziums in dem Polysilizium von Fig. 20 entsprechend der siebten Ausführungsform;
Fig. 22 eine Querschnittsansicht einer Halbleiterein­ richtung, die einen Schritt ihres Herstel­ lungsverfahrens entsprechend einer achten Aus­ führungsform zeigt;
Fig. 23 eine Querschnittsansicht einer Halbleiterein­ richtung, die einen nach dem Schritt von Fig. 19 durchgeführten Schritt entsprechend der achten Ausführungsform zeigt;
Fig. 24 Querschnittsansicht einer Halbleitereinrich­ tung, die einen Schritt eines Beispiels eines der Anmelderin bekannten Herstellungsverfah­ rens zeigt;
Fig. 25 eine Querschnittsansicht einer der Anmelderin bekannten Halbleitereinrichtung, die einen nach dem Schritt von Fig. 21 durchgeführten Schritt zeigt;
Fig. 26 und 27 Querschnittsansichten einer Halbleitereinrich­ tung, die einen Schritt von Beispielen von ihren der Anmelderin bekannten Herstellungs­ verfahren zeigen;
Fig. 28 und 29 Querschnittsansichten einer der Anmelderin bekannten Halbleitereinrichtung, die nach dem Schritt von Fig. 24 ausgeführte Schritte zei­ gen;
Fig. 30 eine Querschnittsansicht einer der Anmelderin bekannten Halbleitereinrichtung, die einen nach dem Schritt von Fig. 26 durchgeführten Schritt zeigt;
Fig. 31 eine Querschnittsansicht einer der Anmelderin bekannten Halbleitereinrichtung, die einen Schritt eines anderen Herstellungsverfahrens zeigt;
Fig. 32 eine Querschnittsansicht einer der Anmelderin bekannten Halbleitereinrichtung, die einen nach dem Schritt von Fig. 28 durchgeführten Schritt entsprechend dem der Anmelderin be­ kannten Herstellungsverfahren zeigt;
Fig. 33 eine Querschnittsansicht einer der Anmelderin bekannten Halbleitereinrichtung, die einen nach dem Schritt von Fig. 29 durchgeführten Schritt entsprechend dem der Anmelderin be­ kannten Herstellungsverfahren zeigt;
Fig. 34 eine Querschnittsansicht einer der Anmelderin bekannten Halbleitereinrichtung, die einen Schritt eines anderen Herstellungsverfahren einer Halbleitereinrichtung zeigt.
Erste Ausführungsform
Eine erste Ausführungsform, die ein SOG-Material verwendet, wird im folgenden mit Bezug zu den Figuren beschrieben.
Das in der vorliegenden Erfindung verwendete SOG-Material wird "anorganisches Dickfilm-SOG-Material" genannte und weist eine Bindung von einer anorganischen Gruppe, wie zum Beispiel Si-H und Si-N, mit Silizium auf. Das SOG-Material enthält ein erstes SOG-Material, das durch die folgende Formel dargestellt wird:
SiHx(OR)y
wobei
x = 1-3, Y = 3-1 und R ein Wasserstoffatom oder eine nied­ rige bzw. niederwertige Alkylgruppe ist.
Oder es enthält ein zweites SOG-Material, das durch die folgende Formel dargestellt wird:
l = 1-3, m = 0-1
n = 20-2500
Da die Si-H Bindung in diesem anorganischen Dickfilm-SOG-Material im Vergleich mit der in dem der Anmelderin bekannten anorgani­ schen SOG-Material aus einer Si-OH Bindung nicht einfach aufge­ brochen werden kann, wurde die Rißwiderstandsfähigkeit durch eine interne Spannung um ungefähr 1,3-2,0 mal verbessert. Daher kann die Dicke anders als bei einer der Anmelderin bekannten anorgani­ schen SOG-Schicht durch nur eine Beschichtung erhöht werden.
Wie in Fig. 1 gezeigt ist, wird eine anorganische Dickschicht- SOG-Schicht 5 zur Schleuderbeschichten auf eine unterliegende Oxidschicht 4 aufgebracht, gefolgt von dem Entfernen des Lösungs­ mittels. Dann wird eine thermische Behandlung in einer Heizkammer ("sinter chamber") in einem Temperaturbereich von 300-550°C in einer geeigneten Umgebung, wie zum Beispiel N₂, H₂O, O₂ und ähnli­ chem, durchgeführt.
Bei dieser thermischen Behandlung ist die Geschwindigkeit des Einführens/Herausführens der Halbleitereinrichtung in/aus der Heizkammer bevorzugt nicht mehr als 10 cm/min, um die Rißwider­ standsfähigkeit zu verbessern. Weiterhin ist die Temperatur, wenn die Halbleitereinrichtung in/aus der Sinterkammer eingeführt/ herausgeführt wird, bevorzugt 30-100°C niedriger als die aktuelle Prozeßtemperatur.
Tatsächlich wurde ein Riß in einer SOG-Schicht mit einer Dicke von 500 nm (5000 Å) beobachtet, wenn die Temperatur beim Einfüh­ ren/Herausführen der Halbleitereinrichtung identisch zu der der aktuellen Prozeßtemperatur war. Die Erzeugung des Risses in der SOG-Schicht konnte jedoch durch Erniedrigen der Temperatur um 30-100°C im Vergleich zu der aktuellen Prozeßtemperatur, wenn die Halbleitereinrichtung in die oder aus der Kammer eingeführt oder ausgeführt wurde, verhindert werden.
Weiterhin wurde ein Riß in der SOG-Schicht mit einer Dicke von 700 nm (7000 Å) beobachtet, wenn die Halbleitereinrichtung in die oder aus der Kammer mit 15 cm/min eingeführt oder herausgeführt wurde. Im Gegensatz dazu konnte die Erzeugung eines Risses in der SOG-Schicht durch Erniedrigung der Geschwindigkeit auf 10 cm/min unterdrückt werden.
Da der Unterschied in dem Unterschichtniveau reduziert werden kann und die Rißwiderstandsfähigkeit durch einmaliges Aufbringen des SOG-Materials verbessert werden kann, kann die Zuverlässig­ keit der Halbleitereinrichtung verbessert werden und die Anzahl der Herstellungsschritte wird nicht erhöht. Daher können die Her­ stellungskosten verringert werden.
Zweite Ausführungsform
Eine zweite Ausführungsform wird im folgenden beschrieben.
Wie in Fig. 1 gezeigt ist, wird folgend auf die Bildung einer anorganischen Dickschicht-SOG-Schicht auf der unterliegenden Oxidschicht 4 eine Siliziumoxidschicht 6 durch ein Plasma CVD, wie in Fig. 2 gezeigt ist, gebildet. Unter Verwendung einer vor­ bestimmten Maske wird ein Kontaktloch bemustert. Dann wird ein anisotropes Ätzen derart durchgeführt, daß ein Kontaktloch 24 gebildet wird.
Dann wird, wie in Fig. 3 gezeigt ist, eine thermische Behandlung bei einem niedrigen Druck von nicht mehr als 0,133 Pa (10-3 Torr) und bei einem Temperaturbereich von 150-550°C mit der anorgani­ schen Dickschicht-SOG-Schicht, die teilweise an der Seitenober­ fläche des Kontaktloches freigelegt ist, durchgeführt. Durch die­ se thermische Behandlung werden ein Restgas 25, wie zum Beispiel CO₂, H₂O und ähnliches, die an einem Abschnitt der SOG-Schicht an der Seitenoberfläche des Kontaktloches anhaften und das absor­ bierte Wasser freigesetzt.
Nach der thermischen Behandlung wird eine zweite Verdrahtung 7, wie in Fig. 4 gezeigt ist, gebildet, so daß verhindert wird, daß Verunreinigungen wieder an die Seitenwand des Kontaktloches an­ haften.
Der Temperaturbereich für die thermische Behandlung wurde durch das folgende Experiment erhalten. Genauer wurde die Menge der Entgasung durch TDS (thermische Desorptionsspektroskopie) mit einem Abschnitt der anorganischen Dickschicht-SOG-Schicht, die durch die Öffnung des Kontaktloches freigelegt ist, ausgewertet. Das Ergebnis eines Beispiels, das ein erstes SOG-Material verwen­ det, ist in Fig. 5 gezeigt.
Fig. 5 zeigt die Beziehung zwischen der Temperatur der Scheibe (Wafer) und der Massenzahl der von der Scheibe freigesetzten Sub­ stanz. Von dem Diagramm von Fig. 5 kann entnommen werden, daß die Menge der Entgasung der Massenzahl 18, d. h. H₂O, groß ist und im Bereich von 150°C emittiert wird.
Daher ist die untere Grenztemperatur der thermischen Behandlung nach der Bildung eines Kontaktloches bevorzugt 150°C. Die obere Grenze der Temperatur ist bevorzugt 550°C, so daß eine Metallver­ drahtung nicht schmilzt.
Weiterhin wurde die Abhängigkeit der Scheibenausbeute von der Temperatur der thermischen Behandlung ausgewertet. Fig. 6 zeigt die Ergebnisse. Es kann von Fig. 6 entnommen werden, daß die Va­ riation in der Ausbeute größer ist, wenn die thermische Behand­ lungstemperatur 100°C ist, wohingegen die Ausbeute mit geringen Variationen groß ist, wenn die Temperatur oberhalb 200°C ist.
Die Korrosion der Metallverdrahtung kann durch Anwenden der ther­ mischen Behandlung bei einem niedrigen Druck verhindert werden, so daß ein Entgasen sogar in einer Struktur bewirkt wird, bei der eine anorganische Dickschicht-SOG-Schicht durch ein Kontaktloch freigelegt wird, wenn die anorganische Dickschicht-SOG-Schicht zwischen Metallverdrahtungen angewendet wird. Somit kann eine Halbleitereinrichtung mit einer stabilen hohen Ausbeute erhalten werden.
Dritte Ausführungsform
Im folgenden wird eine dritte Ausführungsform beschrieben.
Wie in Fig. 7 gezeigt ist, wird eine anorganische Dickschicht- SOG-Schicht 5 auf eine zweite Verdrahtung aufgebracht und einer thermischen Behandlung derart ausgesetzt, daß ein Kontaktloch gefüllt wird. Dann wird durch ein Plasma CVD eine Siliziumoxid­ schicht 2 abgeschieden und es wird eine dritte Verdrahtung 28, wie in Fig. 8 gezeigt ist, gebildet. Es wird dann ein Siliziu­ moxidschicht 4 derart abgeschieden, daß die dritte Verdrahtung 28 bedeckt wird.
Durch Wiederholen ähnlicher Schritte kann eine Mehrlagenschicht­ verdrahtungsstruktur von drei oder mehr Schichten gebildet wer­ den.
Durch Anwenden der anorganischen Dickschicht-SOG-Schicht kann ein Unterschied im Unterschichtniveau reduziert werden und ein Kon­ taktloch kann gefüllt werden. Daher kann eine Mehrlagenschicht­ verdrahtung einfach gebildet werden, so daß die Integrationsdich­ te einer Einrichtung verbessert werden kann.
Vierte Ausführungsform
Im folgenden wird ein Verfahren der Nitrierung einer SOG-Schicht beschrieben, um die Rißwiderstandsfähigkeit weiter zu verbessern.
Wie in Fig. 9 gezeigt ist, wird eine Siliziumoxidschicht 4 durch ein Plasma CVD derart gebildet, daß die erste Verdrahtung 3 be­ deckt wird, und dann wird eine anorganische Dickschicht-SOG-Schicht 5 aufgebracht.
Dann wird eine Stickstoffplasma auf die Oberfläche der SOG-Schicht 5 so gerichtet, daß eine nitrierte Oberfläche 5d der SOG-Schicht erhalten wird.
Die Menge der Entgasung wurde durch TDS in Abhängigkeit der Anwe­ senheit/Abwesenheit des Stickstoffplasmaprozesses nach Aufbringen einer Schicht aus einer anorganischen Dickschicht-SOG-Schicht ausgewertet. Die Ergebnisse sind in den Diagrammen von Fig. 11 und 12 dargestellt. Hier wurde das erste SOG-Material verwendet.
Fig. 11 ist ein Diagramm, das den Zustand zeigt, bei dem ein Stickstoffplasmaprozeß nicht angewendet wurde, und Fig. 12 zeigt den Zustand, bei dem ein Stickstoffplasmaprozeß angewendet wurde. Es kann von Fig. 12 geschlossen werden, daß fast kein Entgasen bis in die Nähe von 500°C in der Halbleitervorrichtung, die einem Stickstoffplasmaprozeß ausgesetzt war, beobachtet wurde. Das be­ deutet, daß der Schichtausfall bei einer Temperatur unter 500°C unterdrückt wird, und daß kein Schichtschrumpfen stattfindet. Es kann davon geschlossen werden, daß die Rißwiderstandsfähigkeit durch Nitrieren der Nachbarschaft der Oberfläche der SOG-Schicht verbessert wird.
Weiterhin wurde eine beschleunigte Auswertung der Rißwiderstands­ fähigkeit durchgeführt. Eine anorganische Dickschicht-SOG-Schicht, die einem Stickstoffplasmaprozeß ausgesetzt wurde, zeig­ te keine Erzeugung eines Risses, sogar wenn eine thermische Be­ handlung von 400°C für 15 Minuten in einer Stickstoffatmosphäre zehnmal wiederholt wurde. Im Gegensatz dazu wurde beim vierten Mal der wiederholten thermischen Behandlung ein Riß in der anor­ ganischen Dickschicht-SOG-Schicht beobachtet, die nicht einem Stickstoffplasmaprozeß ausgesetzt war.
Somit kann durch Durchführen eines Stickstoffplasmaprozesses, nachdem eine anorganische Dickschicht-SOG-Schicht aufgebracht wurde, eine Halbleitereinrichtung erhalten werden, die eine ver­ besserte Rißwiderstandsfähigkeit und eine höhere Zuverlässigkeit aufweist.
Fünfte Ausführungsform
Ein Verfahren zum Verbessern der Reißfestigkeit bzw. der Rißwi­ derstandsfähigkeit durch Fördern der Umwandlung der anorganischen Dickschicht-SOG-Schicht in SiO₂ wird im folgenden als sechste Ausführungsform beschrieben.
Wie in Fig. 13 gezeigt ist, wird nach dem Bilden einer Siliziu­ moxidschicht 4 durch ein Plasma CVD derart, daß die erste Ver­ drahtung 3 bedeckt wird, eine anorganische Dickschicht-SOG- Schicht 5 aufgebracht. Dann wird ultraviolette Strahlung auf die Oberfläche der anorganischen Dickschicht-SOG-Schicht 5 gerichtet.
Hier wird der Unterschied der Umwandlung von SiO₂ innerhalb der anorganischen Dickschicht-SOG-Schicht in Abhängigkeit davon, ob ultraviolette Strahlung gerichtet wird oder nicht, mit Bezug zu Fig. 15 und 16 (unter Verwendung des zweiten SOG-Materials) ge­ schrieben. Fig. 15 zeigt ein Infrarotabsorptionsspektrum einer SOG-Schicht, die einer thermischen Behandlung von 300°C oder 400°C ohne Bestrahlung mit einer ultravioletten Strahlung, nach­ dem eine anorganische Dickschicht-SOG-Schicht aufgebracht ist, ausgesetzt wurde. Fig. 16 zeigt ein Infrarotabsorptionsspektrum einer SOG-Schicht, die einer thermischen Behandlung von 300°C oder 400°C mit einer Bestrahlung mit ultravioletten Strahlung, nachdem eine anorganische Dickschicht-SOG-Schicht aufgebracht ist, ausgesetzt wurde.
Es wurde festgestellt, daß eine mit ultravioletter Strahlung be­ strahlte anorganische Dickschicht-SOG-Schicht eine Infrarotab­ sorptionsintensität entsprechend der Bindung von Si-O-Si auf­ weist, die größer ist als die der nicht mit ultravioletten Strah­ lung bestrahlten anorganischen Dickschicht-SOG-Schicht. Es wurde angenommen, daß die SiO₂-Umwandlung gefördert wurde.
Durch Richten einer ultravioletten Strahlung wurde, wie in Fig. 14 gezeigt ist, eine SiO₂ 5e Umwandlung gefördert. Somit kann eine Halbleitereinrichtung mit einer weiter verbesserten Rißwi­ derstandsfähigkeit und einer hohen Zuverlässigkeit erhalten wer­ den.
Die Verbesserung der Rißwiderstandsfähigkeit der anorganischen Dickschicht-SOG-Schicht dient auch zur Verbesserung der Feuchtig­ keitsbeständigkeit.
Sechste Ausführungsform
Ein Verfahren, das auch eine Passivierungsschicht verwendet, wird im folgenden als sechste Ausführungsform beschrieben.
Wie in Fig. 17 gezeigt ist, wird ein Riß 21 leicht in der Nach­ barschaft eines abgestuften Abschnittes einer Siliziumnitrid­ schicht 11, die als eine Passivierungsschicht 11 dient, die auf einer Metallverdrahtung 7 durch Plasma CVD gebildet ist, erzeugt. Das Eindringen von Wasserdampf oder ähnlichem durch diesen Riß kann jedoch durch Aufbringen einer anorganischen Dickschicht-SOG-Schicht auf die Siliziumoxidschicht oder auf das Siliziumnitrid und nachfolgender Wärmebehandlung des Blockrisses 21 verhindert werden.
Damit kann eine Halbleitereinrichtung erhalten werden, die eine verbesserte Feuchtigkeitsbeständigkeit und eine hohe Zuverlässig­ keit aufweist.
Siebte Ausführungsform
Im folgenden wird eine siebte Ausführungsform beschrieben.
Wie oben beschrieben wurde, ist das Aufbringen einer anorgani­ schen Dickschicht-SOG-Schicht direkt vorteilhaft zum Verhindern einer Verdrahtungskorrosion und zum Verbessern der Rißwider­ standsfähigkeit und der Planarisierung. Das Aufbringen einer an­ organischen Dickschicht-SOG-Schicht trägt indirekt auch zur Ver­ besserung der elektrischen Charakteristika einer Halbleiterein­ richtung bei. Wenn es eine freie Bindung in einem Si-Atom in ei­ ner Siliziumtypschicht außer der anorganischen Dickschicht-SOG- Schicht gibt, kann der Wasserstoff in der anorganischen Dick­ schicht-SOG-Schicht dazu dienen, die freie Bindung durch Verbin­ den mit der freien Bindung abzuschließen. In anderen Worten wird die anorganische Dickschicht-SOG-Schicht die Wasserstoffversor­ gungsquelle für die freie Bindung.
Ein SRAM (statischer Direktzugriffsspeicher) ist als ein Typ ei­ ner Speichereinrichtung bekannt. Eine Speicherzelle in einem sol­ chen SRAM, der verschiedene Typen von Transistoren aufweist, ist aus einem Flip-Flop gebildet. Ein Typ ist ein TFT (Dünnfilm­ transistor), das ist eine stabile Zelle des CMOS-Types, die für den Zweck der Reduzierung der Zellfläche entwickelt wurde.
Fig. 18 zeigt eine Querschnittsansicht eines Beispiels davon. Ein TFT enthält einen Kanalbereich aus Polysilizium 34 auf einer Gateelektrode 9, die auf einem Substrat 1 mit einem dazwischen­ liegenden Gateoxidfilm 31 gebildet ist, ein Paar von Source/ Drain-Anschlüssen 32 und 33 an beiden Seiten der Gateelektrode 9. Das Polysilizium 34 weist eine Korngrenze 35, wie in Fig. 19 ge­ zeigt ist, auf. Eine freie Siliziumbindung 36 ist an der Korn­ grenze 35 vorhanden, so daß ein Mittelzonenniveau bzw. ein Niveau in der verbotenen Zone gebildet wird.
Ladungsträger werden in diesem Mittelzonenniveau gefangen und andere Ladungsträger werden von der Korngrenze 35 entfernt, so daß eine Sperr-Verarmungsschicht 37 resultiert und eine Poten­ tialbarriere gebildet wird. Der EIN-Strom, der der Source/Drain- Strom ist, wenn die Gatespannung die Einsatzspannung erreicht, wird aufgrund dieser Potentialbarriere reduziert. Auch der AUS- Strom, der der Source/Drain-Strom ist, wenn die Gatespannung 0 V ist, wird als Leckstrom durch thermische Anregung über dieses Niveau erzeugt.
Daher sind ein höherer EIN-Strom und ein niedrigerer AUS-Strom bevorzugt als elektrische Charakteristika des TFTs.
Daher wird eine anorganische Dickschicht-SOG-Schicht 5 auf dem TFT mit einer dazwischenliegenden TEOS Typ Siliziumoxidschicht 38, wie in Fig. 20 gezeigt ist, gebildet. Der Wasserstoff in der anorganischen Dickschicht-SOG-Schicht koppelt (39) an die freie Bindung in dem Unterschicht TFT, der aus Polysilizium 34 gebildet ist.
Das Binden des Wasserstoffes verursacht eine Reduzierung der La­ dungsträger in dem Mittelzonenniveau, so daß die Potentialbarrie­ re verringert wird und der EIN-Strom erhöht wird. Weiterhin kann der über das Mittelzonenniveau erzeugte Strom unterdrückt werden, so daß der AUS-Strom reduziert wird.
Tatsächlich war bei einem SRAM, der einen TFT mit einer Kanallän­ ge von 0,6 µm und einer Kanalbreite von 0,8 µm enthält, der EIN- Strom ungefähr 1 pA und der AUS-Strom ungefähr 100 fA, wenn eine anorganische Dickschicht-SOG-Schicht nicht aufgebracht wurde. Im Gegensatz dazu wurde ein EIN-Strom von ungefähr 10 pA und ein AUS-Strom von ungefähr 10 fA durch Aufbringen einer anorganischen Dickschicht-SOG-Schicht erhalten, so daß die Charakteristika je­ weils um eine Größenordnung verbessert wurden.
Die vorliegende Erfindung ist nicht auf ein SRAM beschränkt und kann auf ein DRAM (dynamischer Direktzugriffsspeicher) angewendet werden. Durch Sättigen der freien Bindungen können die Auffrisch- Charakteristika, wie zum Beispiel die Verzögerung des Intervalls des Auffrischbetriebes zum Reproduzieren des Speichersignales, verbessert werden. Weiterhin kann der Übergangsleckstrom des Transistors reduziert werden. Somit kann eine Halbleitereinrich­ tung mit guten Betriebseigenschaften und großer Zuverlässigkeit erhalten werden.
Obwohl ein Prozeß des Zurücklassens der anorganischen Dick­ schicht-SOG-Schicht, d. h. ein Nicht-Zurückätzprozeß, für die obi­ gen Ausführungsformen beschrieben wurde, kann ein Zurückätzprozeß verwendet werden, um die Planarisierung der Einrichtung zu ver­ bessern.
Achte Ausführungsform
Im folgenden wird eine achte Ausführungsform der Erfindung be­ schrieben.
Wie in Fig. 22 gezeigt ist, wird eine Oxidschicht 10 so abge­ schieden, daß sie eine Trennisolationsschicht 8, eine Gateelek­ trode 9 und ähnliches, das auf dem Halbleitersubstrat 1 gebildet ist, füllt bzw. bedeckt. Dann wird eine anorganische Dickschicht- SOG-Schicht auf die Oxidschicht 10 aufgebracht und eine thermi­ sche Behandlung wird so durchgeführt, daß der abgestufte Ab­ schnitt der Oxidschicht gefüllt wird. Als Ergebnis wird eine im wesentlichen planarisierte SOG-Schicht gebildet. Dann werden die gesamte Oberfläche der SOG-Schicht und die Oxidschicht anisotrop derart zurückgeätzt, daß die SOG-Schicht entfernt wird. Entspre­ chend diesem Prozeß kann eine im Niveauunterschied reduzierte Unterschicht, wie in Fig. 23 gezeigt ist, erhalten werden.
Der Ätzprozeß ist nicht auf Trockenätzen beschränkt und jedes Ätzniveau bzw. jeder Ätzprozeß kann verwendet werden, solange die Ätzrate für die SOG-Schicht und die Oxidschicht im wesentlichen gleich sind.
Da der Unterschied im Unterschichtniveau reduziert werden kann, kann ein vorbestimmtes Muster mit hoher Zuverlässigkeit in einem nachfolgenden Photolithographieschritt gebildet werden. Somit kann eine Halbleitereinrichtung mit hoher Zuverlässigkeit erhal­ ten werden.

Claims (19)

1. Herstellungsverfahren einer Halbleitereinrichtung mit den Schritten:
Abscheiden einer anorganischen Schicht (5) durch ein Schleuderbe­ schichtungsverfahren auf einem Halbleitersubstrat (1)
und dann Anwenden einer thermischen Behandlung bei einer Tempera­ tur von 300-550°C in einer Umgebung von Stickstoff, Luft oder Wasserdampf derart, daß eine Zwischenschicht-Schicht gebildet wird.
2. Herstellungsverfahren einer Halbleitereinrichtung nach An­ spruch 1, gekennzeichnet durch den Schritt des Anpassens der anorganischen Schicht (5) für eine Passivierungsschicht.
3. Herstellungsverfahren einer Halbleitereinrichtung nach An­ spruch 1 oder 2, gekennzeichnet durch den Schritt des gesamten Zurückätzens einer unterliegenden Ober­ fläche einschließlich der anorganischen Schicht (5), nachdem die anorganische Schicht (5) auf die unterliegende Oberfläche auf dem Halbleitersubstrat (1) aufgebracht ist.
4. Herstellungsverfahren einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die anorganische Schicht (5) eine anorganische Schicht, die mit einem ersten Siliziumpolymer mit der Formel SiHx(OR)ywobei
x = 1-3, y = 3-1 und R ein Wasserstoffatom oder eine nied­ rige Alkylgruppe ist, oder mit einem zweiten Siliziumpolymer mit der Formel l = 1-3, m = 0-1
n = 20-2500gebildet ist, aufweist.
5. Herstellungsverfahren einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch die Schritte Abscheidens einer Zwischenschicht-Schicht, die die anorganische Schicht (5) enthält, auf dem Halbleitersubstrat (1), Bilden einer Öffnung (24) in der Zwischenschicht-Schicht, Freilegen der anorganischen Schicht (5) an einer Seitenwandober­ fläche der Öffnung (24), und dann Durchführen einer Wärmebehand­ lung bei einer Temperatur von 150-550°C und einem Vakuum von nicht mehr als 10-3 Torr.
6. Herstellungsverfahren einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch den Schritt des Durchführens der thermischen Behandlung in einer Sinterkam­ mer.
7. Herstellungsverfahren einer Halbleitereinrichtung nach An­ spruch 6, dadurch gekennzeichnet, daß die Rate des Einführens oder des Herausnehmens des Halbleiter­ substrates (1) in oder aus der Sinterkammer nicht größer als 10 cm/min ist.
8. Herstellungsverfahren einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 7, gekennzeichnet durch den Schritt des Richtens eines Stickstoffplasmas auf die anorganische Schicht (5) nach dem Abscheiden der anorganischen Schicht (5) auf dem Halb­ leitersubstrat (1).
9. Herstellungsverfahren einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 8, gekennzeichnet durch den Schritt des Richtens eines ultravioletten Strahls auf die anorganische Schicht (5) nach dem Abscheiden der anorganischen Schicht (5) auf dem Halbleitersubstrat (1).
10. Herstellungsverfahren einer Halbleitereinrichtung mit den Schritten:
Abscheiden einer Zwischenschicht-Schicht, die eine anorganische Schicht (5) enthält, durch ein Schleuderbeschichtungsverfahren auf ein Halbleitersubstrat (1),
Bilden einer Öffnung (24) in der Zwischenschicht-Schicht, Freilegen der anorganischen Schicht (5) an einer Seitenwandober­ fläche der Öffnung (24) und
dann Durchführen einer Wärmebehandlung bei einer Temperatur von 150-550°C und in einem Vakuum von nicht mehr als 10-3 Torr.
11. Herstellungsverfahren einer Halbleitereinrichtung nach An­ spruch 10, gekennzeichnet durch den Schritt des Durchführens der Wärmebehandlung mit einer Sinterkammer.
12. Herstellungsverfahren einer Halbleitereinrichtung nach An­ spruch 11, dadurch gekennzeichnet, daß eine Rate des Einführens oder des Herausnehmens des Halbleiter­ substrates (1) in oder aus der Sinterkammer nicht mehr als 10 cm/min ist.
13. Herstellungsverfahren einer Halbleitereinrichtung mit den Schritten:
Abscheiden einer anorganischen Schicht (5) durch ein Schleuderbe­ schichtungsverfahren auf ein Halbleitersubstrat (1) und
dann Richten eines Stickstoffplasmas auf die anorganische Schicht (5).
14. Herstellungsverfahren einer Halbleitereinrichtung mit den Schritten:
Abscheiden einer anorganischen Schicht (5) durch ein Schleuderbe­ schichtungsverfahren auf ein Halbleitersubstrat (1) und
dann Richten eines ultravioletten Strahls auf die anorganische Schicht (5).
15. Herstellungsverfahren einer Halbleitereinrichtung mit den Schritten:
Beschichten eines Halbleitersubstrates (1) mit einem ersten Sili­ ziumpolymer mit der Formel: SiHx(OR)ywobei
x = 1-3, y = 3-1 und R ein Wasserstoffatom oder eine nied­ rige Alkylgruppe ist,
oder mit einem zweiten Polymer mit der Formel l = 1-3, m = 0-1
n = 20-2500und dann Durchführen einer Wärmebehandlung derart, daß eine Zwi­ schenschicht-Schicht gebildet wird.
16. Herstellungsverfahren einer Halbleitereinrichtung nach An­ spruch 15, gekennzeichnet durch den Schritt des Anpassens der Zwischenschicht-Schicht für eine Passivierungsschicht.
17. Herstellungsverfahren einer Halbleitereinrichtung nach An­ spruch 15 oder 16, gekennzeichnet durch den Schritt des gesamten Zurückätzens einer unterliegenden Oberfläche einschließlich der Zwischenschicht-Schicht, nach dem Bilden der Zwischenschicht- Schicht auf der unterliegenden Oberfläche auf dem Halbleiter­ substrat (1).
18. Halbleitereinrichtung mit einer auf einem Halbleitersubstrat (1) unter Verwendung eines ersten Siliziumpolymers mit der Formel SiHx(OR)ywobei
x = 1-3, y = 3-1 und R ein Wasserstoffatom oder eine nied­ rige Alkylgruppe ist,
oder eines zweiten Siliziumpolymers mit der Formel l = 1-3, m = 0-1
n = 20-2500gebildeten anorganischen Schicht,
wobei Desorptionsgas entsprechend der Massenzahl von 18, 28 und 44 nicht wesentlich in der anorganischen Schicht durch thermische Desorptionsspektroskopie beobachtet wird.
19. Halbleitereinrichtung mit einer auf einem Halbleitersubstrat (1) unter Verwendung eines ersten Siliziumpolymers mit der Formel SiHx(OR)ywobei
x = 1-3, y = 3-1 und R ein Wasserstoffatom oder eine nied­ rige Alkylgruppe ist, oder eines zweiten Siliziumpolymers mit der Formel l = 1-3, m = 0-1
n = 20-2500gebildeten anorganischen Schicht,
wobei eine Infrarotabsorption entsprechend einer Bindung eines Siliziumatoms mit einem Wasserstoffatom bei der Wellenzahl 2000-2400 cm-1 und eine Infrarotabsorption entsprechend einer Bindung eines Stickstoffatoms und eines Wasserstoffatoms bei einer Wel­ lenzahl von 3200-3600 cm-1 nicht wesentlich in der anorganischen Schicht durch Infrarotabsorptionsspektrometrie beobachtet wird.
DE19630342A 1995-08-23 1996-07-26 Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat Expired - Fee Related DE19630342C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7214798A JPH0964037A (ja) 1995-08-23 1995-08-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE19630342A1 true DE19630342A1 (de) 1997-02-27
DE19630342C2 DE19630342C2 (de) 2003-06-18

Family

ID=16661706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19630342A Expired - Fee Related DE19630342C2 (de) 1995-08-23 1996-07-26 Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat

Country Status (6)

Country Link
US (1) US5976626A (de)
JP (1) JPH0964037A (de)
KR (1) KR100266428B1 (de)
DE (1) DE19630342C2 (de)
IT (1) IT1283799B1 (de)
TW (1) TW291598B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333278B1 (en) 1997-06-26 2001-12-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
DE19804375B4 (de) * 1997-06-26 2005-05-19 Mitsubishi Denki K.K. Verfahren zur Herstellung eines Zwischenschichtisolierfilmes

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916284B2 (ja) 1997-02-28 2007-05-16 東京応化工業株式会社 多層配線構造の形成方法
KR100459686B1 (ko) * 1997-06-27 2005-01-17 삼성전자주식회사 반도체장치의콘택홀형성방법
KR100413044B1 (ko) * 1997-06-30 2004-03-09 주식회사 하이닉스반도체 반도체 장치의 비아홀 형성 방법
KR100460803B1 (ko) * 1997-07-15 2005-04-06 삼성전자주식회사 반도체소자제조방법
JP3226021B2 (ja) * 1997-09-02 2001-11-05 日本電気株式会社 半導体装置の製造方法
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
JP2000077410A (ja) 1998-08-27 2000-03-14 Tokyo Ohka Kogyo Co Ltd 多層配線構造の形成方法
JP3329290B2 (ja) 1998-11-27 2002-09-30 日本電気株式会社 半導体装置の製造方法
KR100355864B1 (ko) * 1999-12-31 2002-10-12 아남반도체 주식회사 반도체 소자의 제조 방법
KR100325616B1 (ko) * 1999-12-31 2002-02-25 황인길 반도체 소자의 제조 방법
JP3676185B2 (ja) * 2000-04-14 2005-07-27 シャープ株式会社 半導体装置
US6232217B1 (en) 2000-06-05 2001-05-15 Chartered Semiconductor Manufacturing Ltd. Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening
US6358842B1 (en) 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
JP2006228990A (ja) * 2005-02-17 2006-08-31 Toshiba Corp 半導体装置の製造方法、及び製造装置
JP4899365B2 (ja) * 2005-07-20 2012-03-21 富士電機株式会社 半導体装置の製造方法
KR100694477B1 (ko) * 2005-12-29 2007-03-12 매그나칩 반도체 유한회사 에스램셀 및 그의 제조 방법
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
KR102446537B1 (ko) * 2016-08-29 2022-09-23 닛산 가가쿠 가부시키가이샤 아세탈 보호된 실라놀기를 포함하는 폴리실록산 조성물

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60235711A (ja) * 1984-05-07 1985-11-22 Fujitsu Ltd SiO2膜の形成方法
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
US4983546A (en) * 1988-12-20 1991-01-08 Hyundai Electronics Industries, Co., Ltd. Method for curing spin-on-glass film by utilizing ultraviolet irradiation
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5189502A (en) * 1990-05-08 1993-02-23 Nec Corporation Semiconductor device having ventilative insulating films
JPH05121572A (ja) * 1991-10-25 1993-05-18 Fujitsu Ltd 半導体装置の製造方法
EP0559394A2 (de) * 1992-02-28 1993-09-08 Fujitsu Limited Verfahren zur Planarisierung einer integrierten Schaltung
JPH0616410A (ja) * 1991-12-13 1994-01-25 Alps Electric Co Ltd 絶縁膜およびその製造方法
JPH06112191A (ja) * 1992-09-28 1994-04-22 Fujitsu Ltd 半導体装置
US5457073A (en) * 1990-10-01 1995-10-10 Mitel Corporation Multi-level interconnection CMOS devices with SOG
US5459086A (en) * 1994-11-07 1995-10-17 United Microelectronics Corporation Metal via sidewall tilt angle implant for SOG

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809018B2 (ja) * 1992-11-26 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
JP3217528B2 (ja) * 1993-03-12 2001-10-09 沖電気工業株式会社 ケイ酸ガラス薄膜の形成方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60235711A (ja) * 1984-05-07 1985-11-22 Fujitsu Ltd SiO2膜の形成方法
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
US4983546A (en) * 1988-12-20 1991-01-08 Hyundai Electronics Industries, Co., Ltd. Method for curing spin-on-glass film by utilizing ultraviolet irradiation
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5189502A (en) * 1990-05-08 1993-02-23 Nec Corporation Semiconductor device having ventilative insulating films
US5457073A (en) * 1990-10-01 1995-10-10 Mitel Corporation Multi-level interconnection CMOS devices with SOG
JPH05121572A (ja) * 1991-10-25 1993-05-18 Fujitsu Ltd 半導体装置の製造方法
JPH0616410A (ja) * 1991-12-13 1994-01-25 Alps Electric Co Ltd 絶縁膜およびその製造方法
EP0559394A2 (de) * 1992-02-28 1993-09-08 Fujitsu Limited Verfahren zur Planarisierung einer integrierten Schaltung
JPH06112191A (ja) * 1992-09-28 1994-04-22 Fujitsu Ltd 半導体装置
US5459086A (en) * 1994-11-07 1995-10-17 United Microelectronics Corporation Metal via sidewall tilt angle implant for SOG

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
NAM, Chul Woo et.al.: Characterization of spin- coated silicate... In: Thin Solid Films, 237 (1994), pp. 314-9 *
NAMATSU, H. et.al.: The Effect of Plasma Cure Temperature on Spin-On Glass. In: J.Electro- chem.Soc., Vol. 140, No. 4, April 1993, pp.1121-5 *
NIWANO, M. et.al.: Ultraviolet-Induced Deposi- tion... In: J.Electrochem.Soc., Vol. 141, No. 6, June 1994, pp. 1556-61 *
RAWASWAMI, S. et.al.: Etchback Plasmarization Employing a Sacrificial Glass Layer. In: Motorola Technical Developments, Vol. 12, April 1991,p.172 *
TOMPKINS, H.G. et.al.: Desorption from Spin-On Glass. In: J.Electrochem.Soc., Vol. 136, No. 8, Aug. 1989, pp. 2331-5 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333278B1 (en) 1997-06-26 2001-12-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
DE19804375B4 (de) * 1997-06-26 2005-05-19 Mitsubishi Denki K.K. Verfahren zur Herstellung eines Zwischenschichtisolierfilmes

Also Published As

Publication number Publication date
KR970013070A (ko) 1997-03-29
JPH0964037A (ja) 1997-03-07
ITMI961748A0 (de) 1996-08-12
IT1283799B1 (it) 1998-04-30
US5976626A (en) 1999-11-02
DE19630342C2 (de) 2003-06-18
ITMI961748A1 (it) 1998-02-12
KR100266428B1 (ko) 2000-09-15
TW291598B (en) 1996-11-21

Similar Documents

Publication Publication Date Title
DE19630342A1 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE4118165C2 (de) Herstellungsverfahren für eine Halbleitereinrichtung mit Schutzisolierschicht
DE2916843C2 (de)
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
DE10053201A1 (de) Aufschleuder-Glaszusammensetzung und Verfahren zur Herstellung einer Siliziumoxidschicht bei einem Halbleiterherstellungsprozeß unter Verwendung derselben
DE2615754C2 (de)
DE19749345A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4337889A1 (de) Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung
DE102004054818B4 (de) Verfahren zum reversiblen Oxidationsschutz von Mikro-Bauelementen
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE10011642A1 (de) Verfahren zur Erzeugung einer Flachgrabenisolation in der Halbleiterherstellung
DE69931656T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiON/SiO2 DIELEKTRISCHEN ZWISCHENSCHICHT MIT EINER NACHBEHANDLUNG DER CVD SILIZIUM OXYNITRIDSCHICHT
DE10211898A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE10350354B4 (de) Orientierungs-unabhängige Oxidation von nitriertem Silizium
DE69833829T2 (de) Verfahren zur Herstellung eines Halbleiter-Speicherbauteils
DE19812212A1 (de) MOS-Transistor in einer Ein-Transistor-Speicherzelle mit einem lokal verdickten Gateoxid und Herstellverfahren
EP1181723A1 (de) Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung
EP0964455A1 (de) SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben
DE19834420A1 (de) Halbleitervorrichtung mit isoliertem Gate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee