DE2916843C2 - - Google Patents

Info

Publication number
DE2916843C2
DE2916843C2 DE2916843A DE2916843A DE2916843C2 DE 2916843 C2 DE2916843 C2 DE 2916843C2 DE 2916843 A DE2916843 A DE 2916843A DE 2916843 A DE2916843 A DE 2916843A DE 2916843 C2 DE2916843 C2 DE 2916843C2
Authority
DE
Germany
Prior art keywords
passivation layer
photoresist film
mos
over
narrow opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2916843A
Other languages
English (en)
Other versions
DE2916843A1 (de
Inventor
Paul St. James N.Y. Us Richman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Standard Microsystems LLC
Original Assignee
Standard Microsystems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Microsystems LLC filed Critical Standard Microsystems LLC
Publication of DE2916843A1 publication Critical patent/DE2916843A1/de
Application granted granted Critical
Publication of DE2916843C2 publication Critical patent/DE2916843C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/387—Source region or drain region doping programmed
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/091—Laser beam processing of fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1, bei dem in einem relativ späten Verfahrensschritt energiereiche Ionen in die Kanalbereiche ausgewählter MOS-Bauelemente implantiert werden, um die elektrische Kennlinie der MOS-Bauelemente zu ändern, wie es aus der US-PS 40 80 718 bekannt ist.
In der US-PS 40 80 718 ist ein Verfahren angegeben zum selektiven Ändern von MOS-Bauelementen, z. B. zum Programmieren eines MOS- Festwertspeichers, durch Ionen-Einpflanzung durch selektiv abgetragene Teile einer z. B. aus Siliciumnitrid bestehenden Passivierungsschicht in das darunterliegende Substrat an den Stellen der Gate-Kanal-Zonen der zu ändernden MOS-Bauelemente. Dadurch wird die Bildung von Einpflanzungs-Bereichen an diesen Kanal- Zonen bewirkt, die die Schwellenspannung der Kanal-Zonen ändern, so daß z. B. die logische Speicherkapazität dieser MOS-Bauelemente von einer logischen "1" in eine logische "0" geändert wird.
Durch dieses Verfahren können unprogrammierte oder uncodierte MOS-Speicher nahezu fertiggestellt und bis zu dem Zeitpunkt auf Lager gehalten werden, an dem sie codiert oder programmiert werden sollen. Zu diesem Zeitpunkt wird ein weiterer fotolithografischer Schritt durchgeführt zur Bildung von Öffnungen oder Löchern in der Passivierungsschicht an ausgewählten MOS-Bauelementen, und die Ionen-Einpflanzung erfolgt, um die MOS-Bauelemente an den Stellen dieser Öffnungen zu ändern. Während desselben fotolithografischen Schritts werden die Stellen der Kontaktierflächen geöffnet oder freigelegt, so daß Zuleitungen an der fertigen Schaltung befestigbar sind.
Integrierte Schaltungen, die mit diesem Verfahren programmiert oder codiert wurden, arbeiten sehr zuverlässig, und zwar insbesondere dann, wenn der fertig programmierte Schaltungs-Monolith in einen hermetisch dichten, feuchtigkeitsfreien Baustein, der typischerweise aus Keramik besteht, eingebaut wurde. Es wurde jedoch gefunden, daß dann, wenn die mit diesem Verfahren hergestellte fertige integrierte Schaltung in einen nicht feuchtigkeitsfreien, kostengünstigeren Baustein eingebaut wird, sie später durch das Eindringen von Feuchtigkeit in den Baustein nachteilig beeinflußt werden kann. Beim Abätzen der oben liegenden Passivierungsschicht an den ausgewählten geänderten Bitstellen wird die Integrität der Siliciumnitrid-Schichten beeinträchtigt, da ein Weg gebildet wird, auf dem die Feuchtigkeit direkt in den Monolithen eindringen kann. Somit können die Passivierungsschicht an bestimmten Bitstellen nicht nur über der auf den Kanal-Zonen dieser Bitstellen liegenden Polysiliciumschicht, sondern auch auf einem Teil des umgebenden Phosphorsilikatglases abgeätzt werden. Durch diese Öffnung eindringende Feuchtigkeit könnte sich mit dem Phosphorsilikatglas verbinden und Phosphorsäure bilden, die wiederum die Aluminium-Metallisierung der integrierten Schaltung angreifen könnte, wodurch die Zuverlässigkeit der Vorrichtung stark beeinträchtigt werden würde.
Um also bei dem bekannten Verfahren das programmierte MOS- Bauelement in einen kostengünstigen, nicht hermetisch dichten Baustein einbauen zu können, wären mehrere zusätzliche fotolithografische Schritte unter Anwendung eines geeignet ausgebildeten Fotoresist-Films als Einpflanzungs-Sperrschicht, Abtragung des übrigen Fotoresist-Films vor dem Niederschlagen der Nitridschicht und dann Öffnen von Löchern in der Nitridschicht nur an den Stellen der Kontaktierflächen erforderlich, um so die erwünschte Integrität der Siliciumnitridschichten aufrechtzuerhalten. Solche zusätzlichen Verfahrensschritte bei der Herstellung der MOS- Schaltung würden die Kosten der Schaltung erhöhen und die durch die Unterbringung des Bauelements in einem billigen Baustein erzielten kostenmäßigen Vorteile wieder zunichte machen.
Aufgabe der Erfindung ist die Schaffung eines Verfahrens zum Herstellen einer MOS-Schaltungsanordnung der eingangs genannten Art, wobei die Codierung oder Programmierung der Schaltung, z. B. eines Festwertspeichers, erst in oder kurz vor der Endphase der Fertigung erfolgt. Dabei soll die so hergestellte MOS-Schaltungsanordnung in einem konstengünstigen, nicht hermetisch dichten Baustein unterbringbar sein, ohne daß zusätzliche fotolithografische Verfahrensschritte erforderlich sind, die eine Beschädigung des Bauelements durch eindringende Feuchtigkeit und andere Verunreinigungen verhindern.
Die Erfindung ist im Patentanspruch 1 gekennzeichnet und in Unteransprüchen sind besonders vorteilhafte Ausbildungen beansprucht.
Das Merkmal des Patentanspruchs 1 ist im wesentlichen an sich bereits aus der US-PS 37 75 191 bekannt. Bei der vorliegenden Erfindung wird jedoch durch besondere Auswahl verschiedener Verfahrensschritte für die Lösung der oben genannten Aufgabe gesorgt.
Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigen:
Fig. 1a-h Teil-Querschnitte, die einige der Verfahrensschritte verdeutlichen; und
Fig. 1i das fertige Bauelement.
Bei dem Verfahren wird der logische Speicherzustand einer einzelnen Zelle oder eines MOS-Bauelements eines Festwertspeichers selektiv dadurch geändert, daß die Schwellenspannung des MOS- Bauelements geändert wird. Das Verfahren beginnt mit einem P- Siliciumsubstrat 10. Eine dielektrische Sandwichplatte 12 aus einer dünnen Siliciumoxidschicht (ca. 20-120 nm) und einer darauf befindlichen Siliciumnitridschicht 14 wird auf dem Substrat 10 ausgebildet. Die Schichten 12 und 14 werden in einem ersten fotolithografischen Schritt so abgetragen, daß (vgl. Fig. 1a) die Oxid-Nitrid-Sandwichplatte über Bereichen des Substrats verbleibt, die schließlich die Drain-, die Source-, die Kanal-Zone oder diffundierte Verbindungszonen von MOS-Bauelementen werden.
Dann kann die Fotoresist-Schablone, die zur Durchführung des ersten fotolithografischen Verfahrensschritts benutzt wurde, vor dem Entfernen der ungeschützten Teile der Schichten 12 und 14 als Sperrschicht in bezug auf die Einpflanzung von Boratomen in die Oberfläche des Siliciumsubstrats benutzt werden, wodurch selektiv P-Zonen 16 in der Substratoberfläche ausgebildet werden (vgl. Fig. 1b). Nach dem Entfernen der ungeschützten Abschnitte der Schichten 12 und 14 wird der übrige Fotoresist-Film entfernt.
Die Halbleiter-Scheibe wird dann einer lokalisierten Wärmeoxidation in Naßsauerstoff bei einer Temperatur von ca. 975°C unterworfen, so daß die ungeschützte Oberfläche des Substrats in eine dicke Siliciumoxidschicht 18 (mit einer Dicke von z. B. 1 µm) umgeformt wird, die sich unter die ursprüngliche Substratoberfläche erstreckt (vgl. Fig. 1c), so daß die P-Schicht 16 nach unten in das Substrat gepflanzt wird. Durch die Wärmeoxidation wird ein Teil des Siliciumnitridfilms 14 in Siliciumoxid umgewandelt, und das umgewandelte Oxid, das verbleibende Siliciumnitrid und die darunterliegende Dünnschicht Siliciumoxid werden entfernt, und anschließend wird durch Aufwachsen eine Siliciumoxid-Dünnschicht 19 auf allen freiliegenden Teilen der Siliciumoberläche gebildet (vgl. Fig. 1c).
Dann wird pyrolitisch eine Schicht polykristallines Silicium 20 auf die Gesamtoberfläche der Scheibe niedergeschlagen. Nach Fig. 1d wird dann ein zweiter fotolithografischer Schritt durchgeführt, in dem selektiv Teile der polykristallinen Schicht 20 z. B. durch Verwendung eines Gemisches aus Fluorwasserstoff-, Essig- und Salpetersäure entfernt werden, so daß ein polykristalliner Siliciumbereich 22 verbleibt, der später als Gate-Elektrode des MOS-Bauelements dient.
Eine Siliciumdioxidschicht 24, die mit einem Fremdatom vom N-Leitfähigkeitstyp, wie Phosphor, dotiert ist, wird auf die Gesamtoberfläche der Scheibe niedergeschlagen und in einer trockenen Stickstoffatmosphäre für 10-15 min auf ca. 1050°C erwärmt. Diese phosphor-dotierte Oxidschicht dient als Diffusionsquelle zur Bildung der n⁺-Source- und Drain-Zone 26 bzw. 28 (vgl. Fig. 1e) und dotiert ferner die polykristalline Gate-Zone 22 mit Fremdatomen vom N-Leitfähigkeitstyp. Alternativ kann eine n⁺-Diffusion auch vor der Aufbringung des phosphor-dotierten Siliciumoxids erfolgen.
Dann wird ein dritter fotolithografischer Schritt durchgeführt (vgl. Fig. 1f), um selektiv Kontaktlöcher (nicht gezeigt) in der phosphor-dotierten Siliciumoxidschicht 24 herzustellen und gleichzeitig Öffnungen in der Schicht 24 auszubilden, die über den Stellen des polykristallinen Silicium-Gates 22 derjenigen MOS-Bauelemente liegen, an denen die elektrischen Eigenschaften, z. B. die Schwellenspannungen, später zu ändern sind. Metallische Verbindungen und Kontaktierflächen, z. B. bei 30, werden an erwünschten Stellen mittels eines vierten fotolithografischen Schritts auf der Oberfläche der Schicht 24 gebildet. Dann wird die Gesamtoberfläche der Scheibe mit einer Passivierungsschicht 32 überzogen, die eine Siliciumnitridschicht mit einer typischen Dicke im Bereich von 100-500 nm sein kann.
Anschließend wird auf der Scheibenoberfläche und über der Nitrid- Passivierungsschicht 32 ein Fotoresist-Film 34 (vgl. Fig. 1g) vorgesehen, und es wird ein fünfter fotolithografischer Schritt durchgeführt, um schmale Öffnungen 36 (mit einer typischen Weite von 2-20 µm) an den Stellen zu bilden, die über den Kanal-Zonen der MOS-Bauelemente liegen, an denen eine Änderung der elektrischen Eigenschaften erfolgen soll; die schmalen Öffnungen 36 sind wenigstens teilweise mit der vorher in der Schicht 24 über diesen Kanal-Zonen ausgebildeten Öffnungen ausgerichtet. Gleichzeitig wird in dem über den Kontaktierflächen 30 liegenden Fotoresist- Film 34 eine wesentlich weitere Öffnung 38 (mit einer Weite von z. B. 0,254 mm) ausgebildet, die in diesem Verfahrensstadium von der Passivierungsschicht 32 bedeckt ist. Die Bedeutung der unterschiedlichen Weiten der Öffnungen 36 und 38 im Fotoresist- Film 34 wird später erläutert.
Wie weiter aus Fig. 1g ersichtlich ist, werden energiereiche Ionen 40 (mit z. B. 150 keV oder mehr) eines P-Fremdatoms, z. B. Bor, auf die Scheibenoberfläche im wesentlichen senkrecht aufgeschossen. Die Borionen dringen durch die Öffnungen im Fotoresist- Film und haben eine hinreichend hohe Energie, um auch die freiliegende Passivierungsschicht 32 und die darunterliegende dotierte polykristalline Silicium-Gate-Schicht 22 und die darunterliegende Oxid-Dünnschicht zu durchdringen und in die Substratoberfläche einzudringen, so daß ein eingepflanzter P-Bereich 42 gebildet wird. In der übrigen Scheibe wirken der verbliebene Fotoresist-Film 34 und die Kontaktierfläche 30 als Einpflanzungs- Sperrschichten. Die Bildung des Einpflanzungs-Bereichs 42 bewirkt, wie in der eingangs genannten US-PS 40 80 715 gesagt ist, eine Änderung der Schwellenspannungen in der Kanal-Zone zwischen Source- und Drain-Zone 26 und 28, so daß z. B. das MOS-Bauelement, das durch diese Zonen zusammen mit dem polykristallinen Silicium-Gate 22 gebildet ist, in einem Festwertspeicher von einer logischen "0" in eine logische "1" geändert wird.
Es ist jedoch zu beachten, daß in dieser Phase (Fig. 1g) ein Teil der Passivierungsschicht 32 über der Kontaktierfläche 30 verbleibt und die Herstellung eines elektrischen Anschlusses mit dieser Kontaktierfläche, der zur Vervollständigung der Schaltung erforderlich ist, verhindert; auch über dem Polysilicium- Gate des geänderten MOS-Bauelments verbleibt ein Teil der Passivierungsschicht, was erwünscht ist, um die Integrität des MOS-Bauelements auch dann zu erhalten, wenn die Scheibe anschließend in einen relativ kostengünstigen, nicht hermetisch dichten Baustein eingebracht wird.
Gemäß dem hier angegebenen Verfahren wird die Passivierungsschicht aus Siliciumnitrid, die über der Kontaktierfläche 30 liegt, durch einen Schritt entfernt, bei dem die über dem zu änderndern MOS- Bauelement liegende und frei zugängliche Passivierungsschicht nicht abgtragen wird. Dies wird durch Anwendung eines Winkel-Ionen-Fräs-Schritts erreicht.
Das Ionen-Fräsen oder -Abtragen (ion milling) ist in "Solid State Technology", Nov. 1977, Seiten 66-70, von L. D. Bollinger in einem Artikel "Ion Milling for Semiconductor Production Processes" beschrieben. Die Anwendung eines "Winkel"-Ionen-Fräsverfahrens zum Abtragen ausgewählter Bereiche innerhalb einer integrierten Halbleiterschaltung ist in einer Abhandlung von Shibata, Iwasaki, Oku und Tarui mit dem Titel "A New Fabrication Method of Short Channel MOSFET - Multiple Walls Self-Aligned MOSFET" erläutert, die bei dem International Electron Device Meeting 1977, Seiten 395-398, vorgelegt wurde.
Allgemein gesagt, umfaßt ein Ionen-Fräsverfahren (vgl. Fig. 1h) den Beschuß der Oberfläche einer Halbleiterscheibe mit z. B. Argonionen mit relativ geringer Energie im Bereich von 500-1000 eV. Wenn diese Ionen auf die Scheibenoberfläche treffen, zerstäuben sie die Oberflächenatome und tragen damit das Oberflächenmaterial mit einer kontrollierten Geschwindigkeit in Abhängigkeit vom Energieniveau der Ionen und dem abzutragenden Oberflächenwerkstoff ab. Wie in der Shibata-Veröffentlichung angegeben ist, ermöglicht die Anwendung beabstandeter Fotoresist- Wandungen mit vorbestimmter Höhe und die Abstrahlung des Ionenstrahls unter einem bestimmten Einfalls- oder Auftreffwinkel die Abtragung ausgewählter Oberflächenbereiche, während andere Oberflächenbereiche nicht getroffen und somit von den Ionen nicht beeinflußt werden. Es ist zu beachten, daß die Höhe des Maskenmaterials, also in diesem Fall des Fotoresist-Films, durch das Ionen-Fräsen ebenfalls vermindert wird.
Bei dem Verfahren nach der Erfindung treffen die die Abtragung bewirkenden Ionen mit niedrigem Energieniveau auf die Scheibe unter einem Winkel auf, der eine Funktion der Höhe des Fotoresist- Films 34 und der Weite der Öffnungen 36 und 38 in diesem Film ist, so daß die Ionen nur die Passivierungsschicht über den Kontaktierflächen abtragen. Wenn also die Weite der Öffnung 36 im Fotoresist-Film 34 w₁ und die Höhe der Fotoresist-Wandungen nach durchgeführtem Ionen-Fräsen an der Öffnung 36 h ist, wirkt die Fotoresist-Wandung als Abschirmung, so daß die Ionen die Passivierungsschicht am Grund der Öffnung 36 nicht treffen, wenn die Ionen auf die Scheibe unter einem Winkel auftreffen, der kleiner als ein kritischer Winkel R c₁ ist. Für die Öffnung 36 gilt die folgende Beziehung für den Winkel R c₁:
R c₁ = tan-1
Auf die Scheibe unter einem Winkel R, der kleiner als R c₁ ist, auftreffende Ionen treffen nicht auf die Oberfläche der Passivierungsschicht 32 an den selektiv geänderten MOS-Bauelementen auf, sondern werden statt dessen durch die Wandungen des Fotoresist- Films an diesen Öffnungen abgehalten, so daß dieser Teil der Passivierungsschicht nicht von den Ionen abgetragen wird. An den Stellen der Kontaktierflächen ist der kritische Winkel R c₂ für das Ionen-Fräsen
R c₂ = tan-1
mit
w₂= Weite der Öffnung 38 an den Stellen der Kontaktierflächen und h= Höhe der Fotoresist-Wandung an der Öffnung 38.
Da jedoch w₂ beträchtlich größer als w₁ ist, und zwar fünfmal so groß oder größer, und da die Höhe h der Fotoresist-Wandung an beiden Öffnungen 36 und 38 im wesentlichen die gleiche ist, ist der kritische Winkel R c₂ für die Kontaktierflächen bedeutend kleiner als der kritische Winkel R c₁ für das geänderte MOS- Bauelement. Damit also die Abtrags-Ionen auf einen Hauptteil der Oberfläche der auf den Kontaktierflächen liegenden Nitrid- Passivierungsschicht auftreffen und diese abtragen, jedoch nicht auf die selektiv geänderten MOS-Bauelemente treffen, muß der Auftreffwinkel der Ionen wie folgt sein:
R c₁ < R < R c₂ .
Wenn das Ionen-Fräsen mit einem Auftreffwinkel R durchgeführt wird, der die obige Beziehung erfüllt, wird ein Hauptteil der über der Kontaktierfläche 30 liegenden Nitridschicht 32 abgetragen, ohne daß ein weiterer fotolithografischer Schritt erforderlich ist, aber der über dem selektiv geänderten MOS-Bauelement liegende Teil der Passivierungsschicht wird in erwünschter Weise nicht dadurch beeinträchtigt bzw. nicht abgetragen (vgl. Fig. 1h).
Anschließend wird (vgl. Fig. 1i) der übrige Fotoresist-Film 34 chemisch entfernt, und die Scheibe wird legiert.
Es ist also ersichtlich, daß mit dem angegebenen Verfahren eine selektive Änderung der elektrischen Eigenschaften (z. B. der Schwellenspannung) eines MOS-Bauelements in oder unmittelbar vor der letzten Fertigungsstufe des Bauelements möglich ist, ohne daß die Integrität des Passivierungsschicht-Aufbaus an den selektiv geänderten MOS-Bauelementen beeinträchtigt wird.
Ferner ist ersichtlich, daß der Bereich von Auftreffwinkeln für die beim Ionen-Fräsen benutzten Ionen eine Funktion der Größe der Öffnungen über den geänderten MOS-Bauelementen, durch die die Ionen (in diesem Fall Borionen) senkrecht eingepflanzt sind, im Verhältnis zur Größe der Öffnungen an der Kontaktierfläche ist. Kürzlich erzielte Fortschritte in der MOS-Technologie haben eine erhöhte Bauelement-Dichte und kleinere Abmessungen der MOS-Bauelemente zur Folge, während die Größen der Kontaktierflächen im wesentlichen unverändert geblieben sind. Wenn sich dieser Trend fortsetzt und das Größenverhältnis zwischen den Einpflanzungsöffnungen und den Kontaktierflächen weiter abnimmt, vergrößert sich der Bereich von Auftreffwinkeln für die schräg auftreffenden Fräs-Ionen, die zur Durchführung des Verfahrens benutzt werden, so daß dadurch die Anpassungsfähigkeit der den Herstellern von MOS-Bauelementen und -Schaltungen zur Verfügung stehenden Aufbautechniken vergrößert wird.
Das Verfahren wurde zwar unter besonderer Bezugnahme auf die Herstellung eines N-Kanal-Bauelements erläutert, es kann jedoch ebenso vorteilhaft bei der Fertigung von P-Kanal-Bauelementen angewandt werden. Auch kann es zur Herstellung anderer Schaltungen als nur Festwertspeicher benutzt werden. Bei dem Ausführungsbeispiel wurde zwar die Ionen-Einpflanzung vor dem Winkel-Ionen-Fräsen durchgeführt, die Reihenfolge dieser Verfahrensschritte ist jedoch umkehrbar, so daß das Winkel-Ionen-Fräsen vor der Ionen-Einpflanzung durchgeführt werden kann.

Claims (4)

1. Verfahren zum Herstellen einer MOS-Schaltungsanordnung mit den Verfahrensschritten
  • a) Bilden einer Mehrzahl von jeweils Sourcezonen, Drainzonen, Kanalzonen und Gateelektroden aufweisenden MOS-Bauelementen in einem Substrat,
  • b) Ausbilden einer Kontaktierfläche auf einem Isolierstoff über einem Teil des Substrats im Abstand von den MOS-Bauelementen,
  • c) Ausbilden einer Passivierungsschicht über den MOS-Bauelementen und der Kontaktierfläche, so daß eine fertige Halbleiter- Vorrichtung gebildet ist, deren Schutzfilm die Passivierungsschicht ist,
gekennzeichnet durch die Verfahrensschritte
  • d) Ausbilden eines Fotoresist-Films (34) über der Passivierungsschicht (32),
  • e) selektives Bilden einer schmalen Öffnung (36) im Fotoresist- Film (34) über der Kanalzone wenigstens eines ausgewählten MOS-Bauelements und einer weiten Öffnung (38) im Fotoresist- Film (34) über der Kontaktierfläche (30),
  • f) Implantieren von energiereichen Ionen durch die schmale Öffnung (36) im Fotoresist-Film (34) und den freiliegenden Teil der Passivierungsschicht (32) des ausgewählten MOS- Bauelements, so daß in der Kanalzone des ausgewählten MOS- Bauelements eine Einpflanzungs-Zone entsteht, die die elektrische Kennlinie des ausgewählten MOS-Bauelements ändert,
  • g) Abtragen der Passivierungsschicht (32) über der Kontaktierfläche (30) durch Schießen von schräg auftreffenden Ionen mit niedrigen Energieniveau durch die weite Öffnung (38) und auf einen großen Teil der über der Kontaktierfläche (30) befindlichen Passivierungsschicht (32), während die in der schmalen Öffnung (36) freiliegende Passivierungsschicht (32) nicht abgetragen wird, indem das Verhältnis der Weite der schmalen Öffnung (36) zu der Höhe des Fotoresist-Films (34) an der schmalen Öffnung (36) so gewählt wurde, daß die schräg auftreffenden Ionen wirksam am Auftreffen auf den durch die schmale Öffnung (36) im Fotoresist-Film (34) freiliegenden Teil der Passivierungsschicht (32) gehindert werden, und
  • h) Entfernen des verbleibenden Teils des Fotoresist-Films (34).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Implantation die energiereichen Ionen senkrecht durch die schmale Öffnung (36) gerichtet werden, bevor die Passivierungsschicht (32) über der Kontaktierfläche (30) entfernt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Implantation die energiereichen Ionen senkrecht durch die schmale Öffnung (36) gerichtet werden, nachdem die Passivierungsschicht (32) über der Kontaktierfläche (30) entfernt wurde.
DE19792916843 1978-08-03 1979-04-26 Verfahren zum herstellen von mos- schaltungen Granted DE2916843A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/930,739 US4208780A (en) 1978-08-03 1978-08-03 Last-stage programming of semiconductor integrated circuits including selective removal of passivation layer

Publications (2)

Publication Number Publication Date
DE2916843A1 DE2916843A1 (de) 1980-02-21
DE2916843C2 true DE2916843C2 (de) 1988-09-29

Family

ID=25459689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792916843 Granted DE2916843A1 (de) 1978-08-03 1979-04-26 Verfahren zum herstellen von mos- schaltungen

Country Status (6)

Country Link
US (1) US4208780A (de)
JP (1) JPS5522890A (de)
DE (1) DE2916843A1 (de)
FR (1) FR2432767A1 (de)
GB (1) GB2028581B (de)
NL (1) NL7905381A (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4294001A (en) * 1979-01-08 1981-10-13 Texas Instruments Incorporated Method of making implant programmable metal gate MOS read only memory
US4342100A (en) * 1979-01-08 1982-07-27 Texas Instruments Incorporated Implant programmable metal gate MOS read only memory
US4294002A (en) * 1979-05-21 1981-10-13 International Business Machines Corp. Making a short-channel FET
US4282646A (en) * 1979-08-20 1981-08-11 International Business Machines Corporation Method of making a transistor array
US4514897A (en) * 1979-09-04 1985-05-07 Texas Instruments Incorporated Electrically programmable floating gate semiconductor memory device
US4364167A (en) * 1979-11-28 1982-12-21 General Motors Corporation Programming an IGFET read-only-memory
US4336647A (en) * 1979-12-21 1982-06-29 Texas Instruments Incorporated Method of making implant programmable N-channel read only memory
US4356042A (en) * 1980-11-07 1982-10-26 Mostek Corporation Method for fabricating a semiconductor read only memory
US4698899A (en) * 1983-10-19 1987-10-13 Gould Inc. Field effect transistor
GB2165693A (en) * 1984-09-07 1986-04-16 Pa Consulting Services Method and apparatus for loading information into an integrated circuit semiconductor device
JPS62501597A (ja) * 1985-08-27 1987-06-25 ロツキイ−ド　ミサイルズ　アンド　スペ−ス　カンパニ−，インコ−ポレ−テツド 半導体装置製造のさいのゲ−ト整合法
IT1186430B (it) * 1985-12-12 1987-11-26 Sgs Microelettrica Spa Rpocedimento per la realizzazione di memorie a sola lettura in tecnologia nmos programmate mediante impiantazione ionica e memoria a sola lettura ottenuta mediante tale procedimento
JPS62120127U (de) * 1986-01-22 1987-07-30
DE58904295D1 (de) * 1988-12-23 1993-06-09 Fraunhofer Ges Forschung Hochspannungstransistor-anordnung in cmos-technologie.
IT1239707B (it) * 1990-03-15 1993-11-15 St Microelectrics Srl Processo per la realizzazione di una cella di memoria rom a bassa capacita' di drain
JP2835216B2 (ja) * 1991-09-12 1998-12-14 株式会社東芝 半導体装置の製造方法
JP2771057B2 (ja) * 1991-10-21 1998-07-02 シャープ株式会社 半導体装置の製造方法
EP0575688B1 (de) * 1992-06-26 1998-05-27 STMicroelectronics S.r.l. Programmierung von LDD-ROM-Zellen
US5306657A (en) * 1993-03-22 1994-04-26 United Microelectronics Corporation Process for forming an FET read only memory device
US5633202A (en) * 1994-09-30 1997-05-27 Intel Corporation High tensile nitride layer
US5459086A (en) * 1994-11-07 1995-10-17 United Microelectronics Corporation Metal via sidewall tilt angle implant for SOG
DE19505293A1 (de) * 1995-02-16 1996-08-22 Siemens Ag Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand
TW335537B (en) * 1996-11-25 1998-07-01 United Microelectronics Corp The ROM unit and manufacture method
US6027978A (en) * 1997-01-28 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a non-uniform lateral doping profile in the channel region
US6093951A (en) * 1997-06-30 2000-07-25 Sun Microsystems, Inc. MOS devices with retrograde pocket regions
US6249027B1 (en) 1998-06-08 2001-06-19 Sun Microsystems, Inc. Partially depleted SOI device having a dedicated single body bias means
JP3137077B2 (ja) * 1998-06-16 2001-02-19 日本電気株式会社 半導体装置及びその製造方法
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6228777B1 (en) 1999-06-08 2001-05-08 Intel Corporation Integrated circuit with borderless contacts
US6960510B2 (en) * 2002-07-01 2005-11-01 International Business Machines Corporation Method of making sub-lithographic features

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1047390A (de) * 1963-05-20 1900-01-01
BE759057A (de) * 1969-11-19 1971-05-17 Philips Nv
US3775191A (en) * 1971-06-28 1973-11-27 Bell Canada Northern Electric Modification of channel regions in insulated gate field effect transistors
GB1534896A (en) * 1975-05-19 1978-12-06 Itt Direct metal contact to buried layer
US4080718A (en) * 1976-12-14 1978-03-28 Smc Standard Microsystems Corporation Method of modifying electrical characteristics of MOS devices using ion implantation

Also Published As

Publication number Publication date
FR2432767A1 (fr) 1980-02-29
GB2028581A (en) 1980-03-05
JPS6260817B2 (de) 1987-12-18
GB2028581B (en) 1983-01-12
JPS5522890A (en) 1980-02-18
NL7905381A (nl) 1980-02-05
FR2432767B3 (de) 1982-01-22
US4208780A (en) 1980-06-24
DE2916843A1 (de) 1980-02-21

Similar Documents

Publication Publication Date Title
DE2916843C2 (de)
DE4115185C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit nichtflüchtigem Speicher
DE2750209C2 (de) Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE3933965C2 (de)
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE3224287C2 (de)
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE3927176C2 (de)
DE4008883C2 (de) Nur-Lese-Speicher vom Maskentyp und Verfahren zu dessen Herstellung
DE19909815B4 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen
EP0945902A1 (de) MOS-Transistor für DRAM-Speicherzelle und Herstellverfahren dafür
DE69630864T2 (de) Verfahren zur Herstellung nichtflüchtiger Speicheranordnungen mit Tunneloxid

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: MUELLER, H., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee