DE2916843A1 - Verfahren zum herstellen von mos- schaltungen - Google Patents

Verfahren zum herstellen von mos- schaltungen

Info

Publication number
DE2916843A1
DE2916843A1 DE19792916843 DE2916843A DE2916843A1 DE 2916843 A1 DE2916843 A1 DE 2916843A1 DE 19792916843 DE19792916843 DE 19792916843 DE 2916843 A DE2916843 A DE 2916843A DE 2916843 A1 DE2916843 A1 DE 2916843A1
Authority
DE
Germany
Prior art keywords
photoresist film
passivation layer
ions
narrow opening
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792916843
Other languages
English (en)
Other versions
DE2916843C2 (de
Inventor
Paul Richman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Standard Microsystems LLC
Original Assignee
Standard Microsystems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Microsystems LLC filed Critical Standard Microsystems LLC
Publication of DE2916843A1 publication Critical patent/DE2916843A1/de
Application granted granted Critical
Publication of DE2916843C2 publication Critical patent/DE2916843C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/387—Source region or drain region doping programmed
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/091—Laser beam processing of fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Description

Dipl. Ing. Hans-Jürgen Müller Dr! rer. nat. Thomas Berendt
Dr -Ing. Hans Leyh
lucll.-Grahn-StraB.38 D 8 München 80
F, 8160 HJM
Standard Microsystems Corporation 35 Marcus Boulevard, Hauppage, L.I.
New York -11787, USA
Verfahren zum Herstellen von MOS-Schaltungen
030008/0584
Verfahren zum Herstellen von MOS-Schaltungen
Die Erfindung bezieht sich generell auf MOS-Bauelemente, insbesondere ein Verfahren zum selektiven Indern der elektrischen Eigenschaften von MOS-Bauelementen in einer integrierten Schaltung in oder kurz vor dem letzten Herstellungsschritt.
In der TJS-PS 4 080 718 ist ein Yerfahren angegeben zum selektiven Indern von MOS-Bauelementen, z. B. zum Programmieren eines MOS-3?e stwert Speichers, durch Ionen-Einpflanzung durch selektiv abgetragene !eile einer z. B. aus Siliciumnitrid bestehenden Passivierungsschicht in das darunterliegende Substrat an den Stellen der Gate-Kanal-Zonen der zu ändernden MOS-Bauelemente. Dadurch wird die Bildung von Einpflanzungs-Bereiehen an diesen Kanal-Zonen bewirkt, die die Schwellenspannung der Kanal-Zonen ändern, so daß z. B. die logische Speicherkapazität dieser MOS-Bauelemente von einer logischen 11I" in eine logische "O" geändert wird.
030008/0584
Durch, dieses Verfahren können unprogrammierte oder uncodierte MOS-Speicher nahezu fertiggestellt und "bis zu dem Zeitpunkt auf Lager gehalten werden, an dem sie codiert oder programmiert werden, sollen. Zu diesem Zeitpunkt wird ein weiterer fotolithografischer Schritt durchgeführt zur Bildung von Öffnungen oder löchern in der Passivierungsschicht an ausgewählten MOS-Bauelementen, und die Ionen-Einpflanzung erfolgt, um die MOS-Bauelemente an den Stellen dieser Öffnungen zu ändern. Während desselben fotolithografischen Schritts werden die Stellen der Kontakt ie rf lachen geöffnet oder freigelegt, so daß Zuleitungen an der fertigen Schaltung befestigbar sind.
Integrierte Schaltungen, die mit diesem Verfahren programmiert oder codiert wurden, arbeiten sehr zuverlässig, und zwar insbesondere daiuij wenn der fertig programmierte Schaltungs-Monolith in einen hermetisch dichten, feuchtigkeitsfreien Baustein, der typischerweise aus Keramik besteht, eingebaut wurde. Es wurde jedoch gefunden, daß dann, wenn die mit diesem Verfahren hergestellte fertige integrierte Schaltung in einen nicht feuchtigkeitsfreien, kostengünstigeren Baustein eingebaut wird, sie später durch das Eindringen von Feuchtigkeit in den Baustein nachteilig beeinflußt werden kann. Beim Abätzen der oben liegenden Passivierungsschicht an den ausgewählten geänderten Bitstellen wird die Integrität der Siliciumnitrid-Schicht beeinträchtigt, da ein Weg gebildet wird, auf dem die Feuchtigkeit direkt in den Monolithen eindringen kann. Somit könnte die Passivierungsschicht an bestimmten Bitstellen nicht nur über der auf den Kanal-Zonen dieser Bitstellen liegenden Polysiliciumschicht, sondern auch auf einem Teil des umgebenden Phosphorsilikatglases abgeätzt werden. Durch diese Öffnung eindringende Feuchtigkeit könnte sich mit dem Phosphorsilikatglas verbinden und Phosphorsäure bilden, die wiederum die Aluminium-Metallisierung der integrierten Schaltung angreifen könnte, wodurch die Zuverlässigkeit der Vorrichtung stark beeinträchtigt werden würde.
030008/0584
Um also bei dem bekannten Verfahren das programmierte MOS-Bauelement in einen kostengünstigen, nicht hermetisch dichten Baustein einbauen zu können, wären mehrere zusätzliche fotolithografische Schritte unter Anwendung eines geeignet ausgebildeten Fotoresist-Films als Einpflanzungs-Sperrschicht, Abtragung des übrigen Fotoresist-Films vor dem Niederschlagen der Nitridschicht und dann Öffnen von Löchern in der Nitridschicht nur an den Stellen der Eontaktierflächen erforderlich, um so die erwünschte Integrität der Siliciumnitridschichten aufrechtzuerhalten. Solche zusätzlichen Verfahrensschritte bei der Herstellung der MOS-Schaltung würden die Kosten der Schaltung erhöhen und die durch die Unterbringung des Bauelements in einem billigen Baustein erzielten kostenmäßigen Vorteile wieder zunichtemachen.
Aufgabe der Erfindung ist die Schaffung eines Verfahrens zum Herstellen einer MOS-Schaltung, wobei die Codierung oder Programmierung der Schaltung, z. B, eines Festwertspeichers, erst in oder kurz vor der Endphase der Fertigung erfolgt. Dabei soll das so hergestellte MOS-Bauelement in einem kostengünstigen, nicht hermetisch dichten Baustein unterbringbar sein, ohne daß zusätzliche fotolithografische Verfahrensschritte erforderlich sind, die eine Beschädigung des Bauelements durch eindringende Feuchtigkeit und andere Verunreinigungen verhindern.
Bei dem Verfahren nach der Erfindung wird über den MOS-Bauelementen und Kontaktierflächen eine Passivierungsschicht gebildet. Die elektrischen Eigenschaften ausgewählter MOS-Bauelemente werden durch ein Ionen-Einpflanzungsverfahren geändert, und die Passivierungsschicht über den Kontaktierflächen wird abgetragen, verbleibt jedoch über den MOS-Bauelementen, und zwar auch über den selektiv geänderten Bauelementen.
Nach einem Ausführungsbeispiel wird vor der Ionen-Einpflanzung und dem selektiven Abtragen der Passivierungsschicht über den Kontaktierflächen auf die Passivierungsschicht ein Fotoresist-
030008/0584
Film aufgebracht. In dem Fotoresist-Film werden über den Stellen, an denen später die elektrischen Eigenschaften der MOS-Bauelemente geändert werden sollen, schmale Öffnungen oder Löcher gebildet. Energiereiche Ionen werden senkrecht auf die integrierte Schaltung gerichtet und dringen durch die schmalen Öffnungen im Fotoresist-Film, die durch diese Öffnungen freiliegenden Teile der Passivierungsschicht und die darunterliegenden Gates in das darunter befindliche Substrat ein, so daß in den Kanal-Zonen dieser MOS-Bauelemente Einpflanzungs-Bereiche gebildet werden. Die Einpflanzungs-Bereiche bewirken die erwünschten Änderungen der elektrischen Eigenschaften derjenigen MOS-Bauelemente, in denen sie gebildet sind. Der verbleibende Fotoresist-Film wirkt während der Ionen-Einpflanzung als Einpflanzungs-Sperrschicht .
Ferner werden in dem Fotoresist-Film relativ weite Öffnungen ausgebildet, die über den Kontaktierflachen liegen. Um die Passivierungsschicht über den Kontaktierflächen zu entfernen, wird ein Winkel-Ionenfräsverfahren durchgeführt, wobei Ionen mit relativ niedrigem Energieniveau auf die Oberfläche der integrierten Schaltung unter einem vorbestimmten Winkel auftreffen. Diese Ionen treffen auf die Passivierungsschicht über den Kontaktierflächen auf und tragen sie ab, treffen jedoch nicht auf die freiliegenden Abschnitte der über den durch Ionen-Einpflanzung geänderten MOS-Bauelementen liegenden Passivierungsschicht auf und tragen sie infolgedessen auch nicht ab, und zwar aufgrund des Auftreffwinkels der Ionen, der relativen Weiten der Öffnungen im Fotoresist-Film, die diese Abschnitte der Passivierungsschicht freilegen, und der Höhe der Fotoresist-Wandungen an diesen Öffnungen. Nach Beendigung der Einpflanzung und des Ionenfräsens wird der Fotoresist-Film entfernt.
Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigen:
030008/0584
ΛΛ ■ .
Fig. la-h Teil-Querschnitte, die einige der Yerföhrens-
schritte verdeutlichen; und Pig. Ii das fertige Bauelement.
Bei dem Verfahren wird der logische Speicherzustand einer einzelnen Zelle oder eines MOS-Bauelements eines Festwertspeichers selektiv dadurch geändert, daß die Schwellenspannung des MOS-Bauelements geändert wird. Das Verfahren beginnt mit einem P-Siliciumsubstrat 10 mit einer Orientierung zwischen 2 und 50 Ohm-cm (100). Eine dielektrische Sandwichplatte 12 aus einer dünnen Silieiumoxidschicht (ca. 200-1200 S) und einer darauf befindlichen Siliciumnitridschicht 14 wird auf dem Substrat 10 ausgebildet. Die Schichten 12 und 14- werden in einem ersten fotolithografischen Schritt so abgetragen, daß (vgl. Pig. la) die Oxid-Nitrid-Sandwichplatte über Bereichen des Substrats verbleibt, die schließlich die Drain-, die Source-, die Kanal-Zone oder diffundierte Verbindungszonen von MOS-Bauelement en werden.
Dann kann die Fotoresist-Schablone, die zur Durchführung des ersten fotolithografischen Verfahrensschritts benutzt wurde, vor dem Entfernen der ungeschützten Teile der Schichten 12 und 14 als Sperrschicht in bezug auf die Einpflanzung von Boratomen in die Oberfläche des Siliciumsubstrats benutzt werden, wodurch selektiv P-Zonen 16 in der Substratoberfläche ausgebildet werden (vgl. Pig. Ib). Nach dem Entfernen der ungeschützten Abschnitte der Schichten 12 und 14 wird der übrige Fotoresist-Film entfernt.
Die Halbleiter-Scheibe wird dann einer lokalisierten Wärmeoxidation in Naßsauerstoff bei einer Temperatur von ca. 975 0C unterworfen, so daß die ungeschützte Oberfläche des Substrats in eine dicke Siliciumoxidschicht 18 (mit einer Dicke von z. B. 10 000 umgeformt wird, die sieh unter die ursprüngliche Substratoberfläche erstreckt (vgl. Fig. Ic), so daß die P-Schicht 16 nach unten in das Substrat gepflanzt wird. Durch die Wärmeoxidation wird ein Teil des Siliciumnitridfilms 14 in Siliciumoxid umge-
030008/C584
wandelt, und das umgewandelte Oxid, das verbleibende Siliciumnitrid und die darunterliegende Dünnschicht Siliciumoxid werden werden entfernt, und anschließend wird durch Aufwachsen eine Siliciumoxid-Dünnschicht 19 auf allen freiliegenden Teilen der Siliciumoberfläche gebildet (vgl. Pig. lc).
Dann wird pyrolitisch eine Schicht polykristallines Silicium 20 auf die Gesamtoberfläche der Scheibe niedergeschlagen. Nach Fig. Id wird dann ein zweiter fotolithografischer Schritt durchgeführt, in dem selektiv Teile der polykristallinen Schicht 20 z. B. durch Verwendung eines Gemische aus Fluorwasserstoff-, Essig- und Salpetersäure entfernt werden, so daß ein polykristalliner Siliciumbereich 22 verbleibt, der später als Gate-Elektrode des MOS-Bauelements dient.
Eine Siliciumoxidschicht 24, die mit einem Fremdatom vom N-Leitfähigkeitstyp wie Phosphor dotiert ist, wird auf die Gesamtoberfläche der Scheibe niedergeschlagen und in einer trockenen Stickstoffatmofphäre für 10-15 min auf ca. 1050 0C erwärmt. Diese phosphor-dotierte Oxidschicht dient als Diffusionsquelle zur Bildung der n+-Source- und Drain-Zone 26 bzw. 28 (vgl. Fig. Ie) und dotiert ferner die polykristalline Gate-Zone 22 mit Fremdatomen vom N-Leitfähigkeitstyp. Alternativ kann eine η -Diffusion auch vor der Aufbringung des phosphor-dotierten Siliciumoxids erfolgen.
Dann wird ein dritter fotolithografischer Schritt durchgeführt (vgl. Fig. If), um selektiv Kontaktlöcher (nicht gezeigt) in der phosphor-dotierten Siliciumoxidschicht 24 herzustellen und gleichzeitig Öffnungen in der Schicht 24 auszubilden, die über den Stellen des polykristallinen Silicium-Gates 22 derjenigen MOS-Bauelemente liegen, an denen die elektrischen Eigenschaften, z. B. die Schwellenspannungen, später zu ändern sind. Metallische Verbindungen und Kontaktierflächen, z. B. bei 50, werden an
030008/0584
erwünschten Stellen mittels eines vierten fotolithografischen Schritts auf der Oberfläche der Schicht 24 gebildet. Dann wird die Gesamtoberfläche der Scheibe mit einer- Passivierungsschicht 32 überzogen, die eine Siliciumnitridschicht mit einer typischen Dicke im Bereich von 1000-5000 ä sein kann.
Anschließend wird auf der Scheibenoberfläche und über der ÜTitrid-Passivierungsschicht 32 ein Fotoresist-Film 34 (vgl. Fig. Ig) vorgesehen, und es wird ein fünfter fotolithografischer Schritt durchgeführt, um schmale Öffnungen 36 (mit einer typischen Weite von 2-20 um) an den Stellen zu bilden, die über den Kanal-Zonen der MOS-Bauelemente liegen, an denen eine Änderung der elektrischen Eigenschaften erfolgen soll; die schmalen Öffnungen 36 sind wenigstens teilweise mit der vorher in der Schicht 24 über diesen Kanal-Zonen ausgebildeten Öffnungen ausgerichtet. Gleichzeitig wird in dem über den Kontaktierflächen 30 liegenden Fotoresist-Film 34 eine wesentlich weitere Öffnung 38 (mit einer Weite von z. B, 0,254 mm) ausgebildet, die in diesem Verfahrensstadium von der Passivierungsschicht 32 bedeckt ist. Die Bedeutung der unterschiedlichen Weiten der Öffnungen 36 und 38 im Fotoresist-Film 34 wird später erläutert.
Wie weiter aus Fig. Ig ersichtlich ist, werden energiereiche Ionen 40 (mit z. B, 150 keV oder mehr) eines P-Fremdatoms, z. Bor, auf die Scheibenoberfläche im wesentlichen senkrecht aufgeschossen. Die Borionen dringen durch die Öffnungen im Fotoresist-Film und haben eine hinreichend hohe Energie, um auch die freiliegende Passivierungsschicht 32 und die darunterliegende dotierte polykristalline Silicium-Gate-Schicht 22 und die darunterliegende Oxid-Dünnschicht zu durchdringen und in die Substratoberfläche einzudringen, so daß ein eingepflanzter P-Bereich gebildet wird. In der übrigen Scheibe wirken der verbliebene Fotoresist-Film 34 und die Kontaktierfläche 30 als Einpflanzungs-Sperrschichten. Die Bildung des Einpflanzungs-Bereichs 42 be-
030008/0584
wirkt, wie in der eingangs genannten US-PS gesagt ist, eine Änderung der Schwellenspannung in der Kanal-Zone zwischen Source- und Drain-Zone 26 und 28, so daß ζ. B. das MOS-Bauelement, das durch diese Zonen zusammen mit dem polykristallinen Silicium-Gate 22 gebildet ist, in einem Pestwertspeicher von einer logischen "0" in eine logische 11I" geändert wird.
Es ist jedoch zu beachten, daß in dieser Phase (Fig. Ig) ein Teil der Passivierungsschicht 32 über der Kontaktierfläche 30 verbleiht und die Herstellung eines elektrischen Anschlusses mit dieser Kontaktierfläche, der zur Vervollständigung der Schaltung erforderlich ist, verhindert; auch über dem Polysilicium- -Gate des geänderten MOS-Bauelements verbleibt ein Teil der Passivierungsschicht, was erwünscht ist, um die Integrität des MOS-Bauelements auch dann zu erhalten, wenn die Scheibe anschließend in einen relativ kostengünstigen, nicht hermetisch dichten Baustein eingebracht wird.
Gemäß dem hier angegebenen Verfahren wird die Passivierungsschicht aus Siliciumnitrid, die über der Kontaktierfläche 30 liegt, durch einen Schritt entfernt, bei dem die über dem zu ändernden MOS-Bauelement liegende und frei zugängliche Passivierungsschicht nicht abgetragen wird. Dies wird durch Anwendung eines Ionen-Fräs-Schritts, insbesondere eines Winkel-Ionen-Fräs-Schritts, erreicht.
Das Tonen-Fräsen oder -Abtragen (ion milling technique) ist in "Solid State Technology», Nov. 1977, von L.D. Bollinger in einem Artikel "Ion Milling for Semiconductor Production Processes" beschrieben. Die Anwendung eines "Winkel"-Ionen-Fräsverfahrens zum Abtragen ausgewählter Bereiche innerhalb einer integrierten Halbleiterschaltung ist in einer Abhandlung von Shibata, Iwasaki, Oku und Tarui mit dem Titel "A New Fabrication Method of Short Channel MOSFET - Multiple Walls Self-Aligned MOSFET" erläutert, die bei dem International Electron Device Meeting 1977 vorgelegt wurde.
030008/0584
Allgemein gesagt, umfaßt ein Ionen-Fräsverfahren (vgl« Pig· lh) den Beschüß der Oberfläche einer Halbleiterscheibe mit z. B. Argonionen mit relativ geringer Energie im Bereich von 500-1000 eT. Wenn diese Ionen auf die Scheibenoberfläche treffen, zerstäuben sie die Oberflächenatome und tragen damit das Oberflächenmaterial mit einer kontrollierten Geschwindigkeit in Abhängigkeit vom Energieniveau der Ionen und dem abzutragenden Oberflächenwerkstoff ab* Wie in der Shibata-Veröffentlichung angegeben ist, ermöglicht die Anwendung beabstandeter Fotoresist-Wandungen mit vorbestimmter Höhe und die Abstrahlung des Ionenstrahls unter einem bestimmten Einfalls- oder Auftreffwinkel die Abtragung ausgewählter Oberflächenbereiche, während andere Oberflächenbereiche nicht getroffen und somit von den Ionen nicht beeinflußt werden. Es ist zu beachten, daß die Höhe des Maskenmaterials, also in diesem Fall des Fotoresist-Films, durch das Ionen-Fräsen ebenfalls vermindert wird.
Bei dem Verfahren nach der Erfindung treffen die die Abtragung bewirkenden Ionen mit niedrigem Energieniveau auf die Scheibe unter einem Winkel auf, der eine Funktion der Höhe des Fotoresist-Films 34 und der Weite der Öffnungen 36 und 38 in diesem Film ist, so daß die Ionen nur die Passivierungsschicht über den Kontaktierflächen abtragen. Wenn also die Weite der Öffnung 36 im Fotoresist-Film 34 w-, und die Höhe der Fotoresist-Wandungen nach durchgeführtem Ionen-Fräsen an der Öffnung 36 h ist, wirkt die Fotoresist-Wandung als Abschirmung, so daß die Ionen die Passivierungsschicht am G-rund der Öffnung 36 nicht treffen, wenn die Ionen auf die Scheibe unter einem Winkel auftreffen, der kleiner als ein kritischer Winkel ©c^ ist. Für die Öffnung 36 gilt die folgende Beziehung für den Winkel Gc-,:
Qc1 = tan"1 ~ .
030008/0584
Auf die Scheibe unter einem Winkel Θ, der kleiner als Öc-, ist, auftreffende Ionen treffen nicht auf die Oberfläche der Passi-Tierungsschicht 32 an den selektiv geänderten MOS-Bauelementen auf, sondern werden stattdessen durch die Wandungen des Fotoresist-Films an diesen Öffnungen abgehalten, so daß dieser Teil der Passivierungsschicht nicht von den Ionen abgetragen wird. An den Stellen der Kontaktierflächen ist der kritische Winkel ©Cp für das Ionen-Fräsen
Oc2 = tan"1 §-
mig Wp = Weite der Öffnung 38 an den Stellen der Kontaktierflächen, und
h = Höhe der Fotoresist-Wandung an der Öffnung 38.
Da jedoch W2 betrachtlxch größer als W1 ist, und zwar fünfmal so groß oder größer, und da die Höhe h der Fotoresist-Wandung an beiden Öffnungen 36 und 38 im wesentlichen die gleiche ist, ist der kritische Winkel Gc2 für die Kontaktierflächen bedeutend kleiner als der kritische Winkel Gc1 für das geänderte MOS-Bauelement. Damit also die Abtrags-Ionen auf einen Hauptteil der Oberfläche der auf den Kontaktierfläehen liegenden Nitrid-Passivierungsschicht auftreffen und diese abtragen, jedoch nicht auf die selektiv geänderten MOS-Bauelemente treffen, muß der Auftreffwinkel der Ionen wie folgt sein:
Gc1> θ > Qc2.
Wenn das Ionen-Fräsen mit einem Auftreffwinkel θ durchgeführt wird, der die obige Beziehung erfüllt, wird ein Hauptteil der über der Kontaktierfläche 30 liegenden Nitridschicht 32 abgetragen, ohne daß ein weiterer fotolithografischer Schritt erforderlich ist, aber der über dem selektiv geänderten MOS-Bauelement liegende Teil der Passivierungsschicht wird in erwünschter Weise nicht dadurch beeinträchtigt bzw. nicht abgetragen (vgl. Fig. lh).
030008/0584
Anschließend wird (vgl. Fig. Ii) der übrige Fotoresist-Film 34 chemisch entfernt, und die Scheibe wird legiert.
Es ist also ersichtlich, daß mit dem angegebenen Verfahren eine selektive Änderung der elektrischen Eigenschaften (z. B. der Schwellenspannung) eines MOS-Bauelements in oder unmittelbar vor der letzten Fertigungsstufe des Bauelements möglich ist, ohne daß die Integrität des Passivierungssehicht-Aufbaus an den selektiv geänderten MOS-Bauelementen beeinträchtigt wird.
Ferner ist ersichtlich, daß der Bereich von Auftreffwinkeln für die beim Ionen-Fräsen benutzten Ionen eine Funktion der Größe der Öffnungen über den geänderten MOS-Bauelementen, durch die die Ionen (in diesem Fall Borionen) senkrecht eingepflanzt sind, im Verhältnis zur Größe der Öffnungen an der Kontaktierfläche ist. Kürzlich erzielte Fortschritte in der MOS-Technologie haben eine erhöhte Bauelement-Dichte und kleinere Abmessungen der MOS-Bauelemente zur Folge, während die Größen der Kontaktierflächen im wesentlichen unverändert geblieben sind. Wenn sich dieser Trend fortsetzt und das Größenverhältnis zwischen den Einpflanzungs-Öffnungen und den Kontaktierflächen weiter abnimmt, vergrößert sich der Bereich von Auftreffwinkeln für die schräg auftreffenden Fräs-Ionen, die zur Durchführung des Verfahrens benutzt werden, so daß dadurch die Anpassungsfähigkeit der den Herstellern von MOS-Bauelementen und -Schaltungen zur Verfügung stehenden Aufbautechniken vergrößert wird.
Das Verfahren wurde zwar unter besonderer Bezugnahme auf die Herstellung eines N-Kanal-Bauelements erläutert, es kann jedoch ebenso vorteilhaft bei der Fertigung von P-Kanal-Bauelementen angewandt werden. Auch kann es zur Herstellung anderer Schaltungen als nur Festwertspeicher benutzt werden. Bei dem Ausführungsbeispiel wurde zwar die Ionen-Einpflanzung vor dem Winkel-Ionen-Fräsen durchgeführt, die Reihenfolge dieser Verfahrensschritte ist jedoch umkehrbar, so daß das Winkel-Ionen-Fräsen vor der Ionen-Einpflanzung durchgeführt werden kann.
030008/0584

Claims (13)

  1. Pat entansprüche
    ß). Verfahren zum Herstellen einer MOS-Schaltung,
    gekennzeichnet durch
    Vorsehen eines Substrats eines ersten Leitfähigkeitstyps;
    Bilden "beanstandeter Zonen vom entgegengesetzten Leitfähigkeitstyp in einer Substratoberfläche, wobei zwischen benachbarten Paaren dieser Zonen, die die Source- und Drain-Zonen mehrerer Feldeffekt-Transistoren bilden, Kanal-Zonen gebildet sind;
    Ausbilden eines Gates an den Kanal-Zonen;
    Ausbilden einer Kontaktierfläche auf einem Isolierstoff über einem Teil des Substrats im Abstand von den Feldeffekt-Transistoren;
    Bilden einer Passivierungsschicht über den Feldeffekt-Transistoren und über der Kontaktierflache, so daß eine fertige Halbleiter-Vorrichtung gebildet ist, wobei die Passivierungsschicht eine Schutzschicht bildet und die Transistoren in diesem Stadium eine erste elektrische Kennlinie haben;
    Bilden eines Fotoresist-Films über der Passivierungsschicht;
    selektives Ausbilden wenigstens einer relativ schmalen Öffnung bzw. wenigstens einer relativ weiten Öffnung im Fotoresist-Film an der Stelle der Kanal-Zone von wenigstens einem ausgewählten Transistor bzw. an der Stelle der Kontaktierfläche;
    Nutzen des verbleibenden Fotoresist-Films als Einpflanzungs-Sperrschicht und Einpflanzen von hinreichend energiereichen Ionen durch die schmale Öffnung im Fotoresist-Film, den freiliegenden Teil der Passivierungsschicht und das darunterliegende Gate des ausge-
    030008/0584
    wählten Transistors in die darunterliegende Kanal-Zone zur Bildung einer Einpflanzungs-Zone in dieser, wobei die so gebildete Einpflanzungs-Zone die elektrische Kennlinie des ausgewählten Transistors in eine zweite, von der ersten verschiedene elektrische Kennlinie ändert;
    Abtragen der Passivierungsschicht über wenigstens einem Teil der Kontaktierfläche, wobei der durch die schmale Öffnung in dem Fotoresist-Film zugängliche Teil der Passivierungsschicht erhalten bleibt; und
    Entfernen des verbleibenden Teils des Fotoresist-Films.
  2. 2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    daß bei der Abtragung der Passivierungsschicht Ionen mit relativ niedrigem Energieniveau unter einem Winkel auf den Fotoresist-Film und auf wenigstens einen Teil des freiliegenden Teils der über der Kontaktierfläche befindlichen Passivierungsschicht zum Auftreffen gebracht werden.
  3. 3. Verfahren nach Anspruch 2,
    dadurch gekennzeichnet,
    daß das Verhältnis der Weite der schmalen Öffnung zu der Höhe des Fotoresist-Films an der schmalen Öffnung derart gewählt wird, daß die Ionen mit niedrigem Energieniveau nicht auf den durch die schmale Öffnung im Fotoresist-Film freiliegenden Teil der Passivierungsschicht auftreffen.
  4. 4. Verfahren nach Anspruch 2,
    dadurch gekennzeichnet,
    daß der Auftreffwinkel der Ionen mit niedrigem Energieniveau
    -1 hl
    kleiner als tan —- ist,
    wl
    mit h-, a Höhe des Fotoresist-Films an der schmalen Öffnung nach
    Auf treffen der Ionen unter einem Winkel auf den Fotoresist-Film, und
    W1 » Weite der schmalen Öffnung.
    030008/0584
  5. 5« Verfahren nach Anspruch 4,
    dadurch gekennzeichnet,
    daß der Auftreffwinkel der Ionen mit niedrigem Energieniveau
    -1 h2
    größer als tan -—■ ist,
    mit ho = Höhe des Fotoresist-Films an der weiten Öffnung nach Auftreffen der Ionen unter einem Winkel auf den Fotoresist-Film, und
    Wp = Weite der weiten Öffnung.
  6. 6. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    daß "bei der Ionen-Einpflanzung energiereiche Ionen senkrecht durch die schmale Öffnung gerichtet werden, bevor die Passivierungsschicht von der Kontaktierfläche entfernt wird.
  7. 7. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    daß bei der Ionen-Einpflanzung energiereiche Ionen senkrecht durch die schmale Öffnung gerichtet werden, nachdem die Passivierungsschicht von der Kontaktierfläche entfernt wurde.
  8. 8. Verfahren zum Herstellen einer MOS-Schaltung, gekennzeichnet durch Vorsehen eines Substrats?
    Bilden einer Mehrzahl MOS-Bauelemente im Substrat;
    Ausbilden einer Kontaktierfläche auf einem Isolierstoff über einem Teil des Substrats im Abstand von den MOS-Bauelementen;
    Ausbilden einer Passivierungsschicht über den MOS-Bauelementen und der Kontaktierflache, so daß eine fertige Halbleiter-Vorrichtung gebildet ist, deren Schutzfilm die Passivierungsschicht ist;
    030008/0584
    Ausbilden eines Fotoresist-Films über der Passivierungsschicht;
    selektives Bilden wenigstens einer relativ schmalen Öffnung bzw. einer relativ weiten Öffnung im Fotoresist-Film an der Stelle wenigstens eines ausgewählten MOS-Bauelements bzw. an der Stelle der Kontaktierfläche;
    Nutzen des übrigen Fotoresist-Films als Einpflanzungs-Sperrschicht und Einpflanzen von hinreichend energiereichen Ionen durch die schmale Öffnung im Fotoresist-Film und den freiliegenden Teil der Passivierungsschicht des ausgewählten MOS-Bauelements, wodurch darin eine Einpflanzungs-Zone entsteht, die die elektrische Kennlinie des ausgewählten MOS-Bauelements ändert;
    Nutzen des Teils des verbleibenden Fotoresist-Films, der die schmale Öffnung umgibt, als Abschirmung gegen schräg auftreffende Ionen mit niedrigem Energieniveau;
    Abtragen der Passivierungsschicht über der Kontaktierfläche durch Schießen von Ionen durch die weite Öffnung und auf einen großen Teil der über der Kontaktierfläche befindlichen Passivierungsschicht, während die durch die schmale Öffnung freiliegende Passivierungsschicht nicht abgetragen wird; und
    Entfernen des verbleibenden Teils des Fotoresist-Films.
  9. 9. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet,
    daß das Verhältnis der Weite der schmalen Öffnung zu der Höhe des Fotoresist-Films an der schmalen öffnung so gewählt wird, daß die schräg auftreffenden Ionen wirksam am Auftreffen auf den durch die schmale Öffnung im Fotoresist-Film freiliegenden Teil der Passivierungsschicht gehindert werden.
  10. 10. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet,
    daß der Auftreffwinkel der Ionen mit niedrigem Energieniveau
    030008/0584
    -1 l
    kleiner als tan ^= ist,
    mit h-, = Höhe des Fotoresist-Films an der schmalen Öffnung nach Auftreffen der Ionen unter einem Winkel auf den Fotoresist-Film, und
    W-, = Weite der schmalen Öffnung.
  11. 11. Verfahren nach Anspruch 10,
    dadurch gekennzeichnet,
    daß der Auftreffwinkel der Ionen mit niedrigem Energieniveau
    -1 h2
    größer als tan -— ist,
    mit hp = Höhe des Fotoresist-Films an der weiten Öffnung nach Auftreffen der Ionen unter einem Winkel auf den Fotoresist-Film, und
    w„ = Weite der weiten Öffnung.
  12. 12. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet,
    daß bei der Ionen-Einpflanzung die energiereichen Ionen senkrecht durch die schmale Öffnung gerichtet werden, bevor die Passivierungsschicht über der Kontaktierfläche entfernt wird.
  13. 13. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet,
    daß bei der Ionen-Einpflanzung die energiereichen Ionen senkrecht durch die schmale Öffnung gerichtet werden, nachdem die Passivierungsschicht über der Kontaktierfläche entfernt wurde.
    030008/0584
DE19792916843 1978-08-03 1979-04-26 Verfahren zum herstellen von mos- schaltungen Granted DE2916843A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/930,739 US4208780A (en) 1978-08-03 1978-08-03 Last-stage programming of semiconductor integrated circuits including selective removal of passivation layer

Publications (2)

Publication Number Publication Date
DE2916843A1 true DE2916843A1 (de) 1980-02-21
DE2916843C2 DE2916843C2 (de) 1988-09-29

Family

ID=25459689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792916843 Granted DE2916843A1 (de) 1978-08-03 1979-04-26 Verfahren zum herstellen von mos- schaltungen

Country Status (6)

Country Link
US (1) US4208780A (de)
JP (1) JPS5522890A (de)
DE (1) DE2916843A1 (de)
FR (1) FR2432767A1 (de)
GB (1) GB2028581B (de)
NL (1) NL7905381A (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4294001A (en) * 1979-01-08 1981-10-13 Texas Instruments Incorporated Method of making implant programmable metal gate MOS read only memory
US4342100A (en) * 1979-01-08 1982-07-27 Texas Instruments Incorporated Implant programmable metal gate MOS read only memory
US4294002A (en) * 1979-05-21 1981-10-13 International Business Machines Corp. Making a short-channel FET
US4282646A (en) * 1979-08-20 1981-08-11 International Business Machines Corporation Method of making a transistor array
US4514897A (en) * 1979-09-04 1985-05-07 Texas Instruments Incorporated Electrically programmable floating gate semiconductor memory device
US4364167A (en) * 1979-11-28 1982-12-21 General Motors Corporation Programming an IGFET read-only-memory
US4336647A (en) * 1979-12-21 1982-06-29 Texas Instruments Incorporated Method of making implant programmable N-channel read only memory
US4356042A (en) * 1980-11-07 1982-10-26 Mostek Corporation Method for fabricating a semiconductor read only memory
US4698899A (en) * 1983-10-19 1987-10-13 Gould Inc. Field effect transistor
WO1986001931A1 (en) * 1984-09-07 1986-03-27 Pa Consulting Services Limited Method and apparatus for loading information into an integrated circuit semiconductor device
EP0233862A1 (de) * 1985-08-27 1987-09-02 LOCKHEED MISSILES & SPACE COMPANY, INC. Verfahren zum ausrichten der gate bei der herstellung von halbleiteranordnungen
IT1186430B (it) * 1985-12-12 1987-11-26 Sgs Microelettrica Spa Rpocedimento per la realizzazione di memorie a sola lettura in tecnologia nmos programmate mediante impiantazione ionica e memoria a sola lettura ottenuta mediante tale procedimento
JPS62120127U (de) * 1986-01-22 1987-07-30
WO1990007794A1 (de) * 1988-12-23 1990-07-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hochspannungstransistor-anordnung in cmos-technologie
IT1239707B (it) * 1990-03-15 1993-11-15 St Microelectrics Srl Processo per la realizzazione di una cella di memoria rom a bassa capacita' di drain
JP2835216B2 (ja) * 1991-09-12 1998-12-14 株式会社東芝 半導体装置の製造方法
JP2771057B2 (ja) * 1991-10-21 1998-07-02 シャープ株式会社 半導体装置の製造方法
EP0575688B1 (de) * 1992-06-26 1998-05-27 STMicroelectronics S.r.l. Programmierung von LDD-ROM-Zellen
US5306657A (en) * 1993-03-22 1994-04-26 United Microelectronics Corporation Process for forming an FET read only memory device
US5633202A (en) * 1994-09-30 1997-05-27 Intel Corporation High tensile nitride layer
US5459086A (en) * 1994-11-07 1995-10-17 United Microelectronics Corporation Metal via sidewall tilt angle implant for SOG
DE19505293A1 (de) * 1995-02-16 1996-08-22 Siemens Ag Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand
TW335537B (en) * 1996-11-25 1998-07-01 United Microelectronics Corp The ROM unit and manufacture method
US6027978A (en) * 1997-01-28 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a non-uniform lateral doping profile in the channel region
US6093951A (en) * 1997-06-30 2000-07-25 Sun Microsystems, Inc. MOS devices with retrograde pocket regions
US6249027B1 (en) 1998-06-08 2001-06-19 Sun Microsystems, Inc. Partially depleted SOI device having a dedicated single body bias means
JP3137077B2 (ja) * 1998-06-16 2001-02-19 日本電気株式会社 半導体装置及びその製造方法
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6228777B1 (en) 1999-06-08 2001-05-08 Intel Corporation Integrated circuit with borderless contacts
US6960510B2 (en) * 2002-07-01 2005-11-01 International Business Machines Corporation Method of making sub-lithographic features

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775191A (en) * 1971-06-28 1973-11-27 Bell Canada Northern Electric Modification of channel regions in insulated gate field effect transistors
US4080718A (en) * 1976-12-14 1978-03-28 Smc Standard Microsystems Corporation Method of modifying electrical characteristics of MOS devices using ion implantation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1047390A (de) * 1963-05-20 1900-01-01
BE759057A (de) * 1969-11-19 1971-05-17 Philips Nv
GB1534896A (en) * 1975-05-19 1978-12-06 Itt Direct metal contact to buried layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775191A (en) * 1971-06-28 1973-11-27 Bell Canada Northern Electric Modification of channel regions in insulated gate field effect transistors
US4080718A (en) * 1976-12-14 1978-03-28 Smc Standard Microsystems Corporation Method of modifying electrical characteristics of MOS devices using ion implantation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"International Electron Device Meeting 1977", S. 395-398 *
"Solid State Technology", Nov. 1977, S. 66-70 *

Also Published As

Publication number Publication date
JPS5522890A (en) 1980-02-18
US4208780A (en) 1980-06-24
GB2028581A (en) 1980-03-05
JPS6260817B2 (de) 1987-12-18
DE2916843C2 (de) 1988-09-29
FR2432767B3 (de) 1982-01-22
NL7905381A (nl) 1980-02-05
FR2432767A1 (fr) 1980-02-29
GB2028581B (en) 1983-01-12

Similar Documents

Publication Publication Date Title
DE2916843C2 (de)
DE2750209C2 (de) Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren
DE112004000248B4 (de) SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung
DE19612948B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE4115185C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit nichtflüchtigem Speicher
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE10146013B4 (de) Halbleitervorrichtungsherstellungsverfahren
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE4113325A1 (de) Verfahren zum herstellen einer kontaktlosen speichermatrix mit schwimmenden gates
DE2707652A1 (de) Verfahren zur bildung von kanalsperren entgegengesetzter leitungstypen im zwischenbereich zwischen zwei mos-bauelementen zugeordneten zonen eines siliziumsubstrats
DE69825296T2 (de) Reduzierung von ladungsverlusten in nichtflüchtigen speicherzellen durch phosphorimplantation in pecvd-nitrid/oxynitrid-filmen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE19620032C2 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
DE19909815B4 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE4340592C2 (de) Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher
EP0945902A1 (de) MOS-Transistor für DRAM-Speicherzelle und Herstellverfahren dafür
WO2000074143A1 (de) Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung
DE4111519C2 (de) Halbleitereinrichtung und Herstellungsverfahren hierfür
DE4311705C2 (de) Masken-ROM-Halbleitervorrichtungen mit Fremdatombereichen zur Steuerung einer Transistor-Schwellspannung und Verfahren zu deren Herstellung
DE4007895C2 (de) Verfahren zum Reduzieren der Hot-Electron-Degradation in Halbleiterbauelementen

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: MUELLER, H., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee