DE19834420A1 - Halbleitervorrichtung mit isoliertem Gate - Google Patents

Halbleitervorrichtung mit isoliertem Gate

Info

Publication number
DE19834420A1
DE19834420A1 DE19834420A DE19834420A DE19834420A1 DE 19834420 A1 DE19834420 A1 DE 19834420A1 DE 19834420 A DE19834420 A DE 19834420A DE 19834420 A DE19834420 A DE 19834420A DE 19834420 A1 DE19834420 A1 DE 19834420A1
Authority
DE
Germany
Prior art keywords
gate electrode
gate
insulating layer
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19834420A
Other languages
English (en)
Inventor
Akira Mase
Tomoyoshi Kushida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE19834420A1 publication Critical patent/DE19834420A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft eine Halbleitervorrichtung mit isoliertem Gate, die Strom durch Anlegen einer Spannung an eine von einem Halbleitersubstrat isolierten Gate- Elektrode steuert, sowie ein Verfahren zur Herstellung einer derartigen Vorrichtung. Genauer betrifft die Erfin­ dung eine Halbleitervorrichtung mit isoliertem Gate, die einen großen Strom mit einer hohen Spannungsfestigkeit zwischen einem Endabschnitt der Gate-Elektrode und dem Halbleitersubstrat steuern kann. Die Erfindung betrifft ebenfalls ein Verfahren zur Herstellung einer derartigen Vorrichtung, wobei das Herstellungsverfahren eine hohe Ausbeute bietet und einfacher als bekannte Herstellungs­ verfahren ist.
Eine Halbleitervorrichtung (ein Leistungs-IC oder der­ gleichen), das in einem Leistungssystem zur Steuerung ei­ nes großen Stroms durch Anlegen einer Spannung an einer digitalen Schaltung verwendet wird, ist hauptsächlich durch einen IGBT (bipolarer Transistor mit isoliertem Ga­ te) aufgebaut. Diese Art von Halbleitervorrichtung weist allgemein einen Aufbau wie in Fig. 10 gezeigt auf. Das heißt, daß eine Gate-Elektrode 84 auf einem Halbleiter­ substrat 80 ausgebildet ist, das sich in Kontakt mit ei­ ner Source-Elektrode 86 befindet. Das Halbleitersubstrat 80 ist mit einem bekannten Wannenaufbau wie einem Source- Diffusionsabschnitt 88 oder dergleichen versehen. Der pn- Übergang des Wannenaufbaus verhindert, daß Strom in Rich­ tung der Dicke der Gate-Elektrode 84 fließt, falls keine Spannung daran angelegt ist. Die Gate-Elektrode 84 ist mittels einer Gate-Isolierschicht 85 von dem Halbleiter­ substrat 80 isoliert. Die Gate-Elektrode 84 ist ebenfalls von der Source-Elektrode 86 mittels einer Zwischen­ schicht-Isolierschicht 87 isoliert. Die Halbleitervor­ richtung mit einem derartigen Aufbau wird als Halbleiter­ vorrichtung mit isoliertem Gate bezeichnet. Bei dieser Art von Halbleitervorrichtung wird allgemein eine Anord­ nung verwendet, bei der zwei Elemente symmetrisch zuein­ ander auf der linken und der rechten Seite wie in Fig. 10 gezeigt angeordnet sind.
Falls eine vorbestimmte Gate-Spannung an die Gate- Elektrode 84 angelegt wird, während eine bestimmte Span­ nung an das Halbleitersubstrat 80 in Richtung von dessen Dicke angelegt ist, wird in dem Halbleitersubstrat 80 ein Kanal ausgebildet, wodurch ein Strom in Richtung von des­ sen Dicke fließt. Falls das Anlegen der Gate-Spannung ausgesetzt wird, stoppt ebenso das Fließen des Stroms. Auf diese Weise ist eine Steuerung des Stroms durch Ein­ stellung der Gate-Spannung möglich. Dieser Vorgang erfor­ dert im wesentlichen eine Spannungsfestigkeit von mehr als 30 Volt zwischen der Gate-Elektrode 84 und dem Halb­ leitersubstrat 80:
Eine Verarbeitung zur Herstellung dieser Art von Halblei­ tervorrichtung weist im allgemeinen die Schritte (a) auf­ einanderfolgendes Ausbilden der Gate-Isolierschicht 85 und von polykristallinem Silizium auf der gesamten Ober­ fläche des Halbleitersubstrats 80, (b) Unterziehen des polykristallinen Siliziums einer Strukturierungsverarbei­ tung (Musterungsverarbeitung) zur Ausbildung der Gate- Elektrode 84, (c) Entfernen eines Abschnitts der Gate- Isolierschicht 85, der nicht mit der Gate-Elektrode 84 bedeckt ist, (d) Ausbilden eines Wannenaufbaus wie des Source-Diffussionsabschnitts 88 und dergleichen mittels Ionenimplantation und einer Glühverarbeitung sowie (e) aufeinanderfolgendes Ausbilden der Zwischenschicht- Isolierschicht 87 und der Source-Elektrode 86 auf. Auf diese Weise wird die Halbleitervorrichtung wie in Fig. 10 gezeigt erhalten.
Jedoch weist diese Halbleitervorrichtung Nachteile auf, die nachstehend beschrieben sind. Vor allem kann die Halbleitervorrichtung keine ausreichenden Spannungsfe­ stigkeit zwischen der Gate-Elektrode 84 und dem Halblei­ tersubstrat 80 gewährleisten. Dies liegt daran, daß die Gate-Isolierschicht 85 einen Fehler an einem Endabschnitt der Gate-Elektrode 84 aufweist. Das heißt, daß bei der Entfernung der Gate-Isolierschicht 85 (üblicherweise mit­ tels eines chemischen Naßätzens) bei dem vorstehend be­ schriebenen Schritt (c) eine Beschädigung an dem Ab­ schnitt der Gate-Isolierschicht 85 verursacht wird, der unter dem Ende der Gate-Elektrode 84 angeordnet ist, so daß eine Unterätzung (ein Unterschnitt) 90 wie in der vergrößerten Ansicht in Fig. 11 gezeigt erzeugt wird. Da­ nach wird der Wannenaufbau bei dem vorstehend beschriebe­ nen Schritt (c) und die Zwischenschicht-Isolierschicht 87 (üblicherweise durch ein chemisches Verdampfungsabschei­ dungsverfahren, CVD-Verfahren) bei dem vorstehend be­ schriebenen Schritt (e) ausgebildet. Jedoch verbleibt die Unterätzung 90 als ein Hohlraum, anstelle daß diese voll­ ständig gefüllt ist. Dies liegt zum Teil daran, daß auf­ grund einer unzureichenden Sauerstoffzufuhr bei einem Zwischenschritt mit einer thermischen Oxidation keine ausreichende Oxidschichtdicke in der Unterätzung 90 aus­ gebildet werden kann, und teilweise daran, daß bei Aus­ bildung der Zwischenschicht-Isolierschicht 87 durch das CVD-Verfahren ein Zugang zu der Unterätzung 90 geschlos­ sen wird.
Somit weist die die Isolierung der Gate-Elektrode 84 von dem Halbleitersubstrat 80 bewirkende Oxidschicht keine ausreichende Dicke an dem Endabschnitt der Gate-Elektrode 84 auf, was zu einer geringen Spannungsfestigkeit führt. Außerdem kann leitender Staub (leitende Partikel) in den Hohlraum gelangen und darin aufgrund einer der Zwischen­ schritte verbleiben, was ebenfalls eine Verringerung der Spannungsfestigkeit bewirkt. Der leitende Staub weist ein Photoresist, ein während des Ätzens von Silizium erzeug­ tes Nebenprodukt, während eines Waschvorgangs verwendeter Wassergehalt und dergleichen auf. Wenn eine Gate-Spannung angelegt wird, wird ein vergleichsweise starkes elektri­ sches Feld in der Nähe des Endes der Gate-Elektrode 84 erzeugt. Auf diese Weise kann, wenn eine Vorrichtung mit einer niedrigen Betriebsspannung wie ein Speicher oder eine logische Schaltung nicht in Betracht gezogen wird, ein dielektrischer Durchbruch zwischen dem Endabschnitt der Gate-Elektrode 84 und dem Halbleitersubstrat 80 auf­ treten, falls die Halbleitervorrichtung bei einem Lei­ stungssystem verwendet wird.
Zur Lösung des Problems der Spannungsfestigkeitsverringe­ rung wurde in Betracht gezogen, eine bestimmte Breite 91 der Gate-Isolierschicht 85 freizulassen, die von dem En­ dabschnitt der Gate-Elektrode 84 vorspringt (vergl. Fig. 12). Jedoch erfordert dies die Verwendung einer Photomas­ ke, damit die Gate-Isolierschicht 85 in der Breite 91 freigelassen wird, sowie zusätzliche Schritte zur Entfer­ nung der Photomaske nach dem Ätzen, was ein Problem hin­ sichtlich des Anstiegs der Kosten und der zur Herstellung der Halbleitervorrichtung erforderlichen Zeitdauer verur­ sacht.
Weiterhin durchdringen die Ionen die Oxidschicht nicht ausreichend, falls der vorstehend beschriebene Schritt (d) der Ionenimplantation unter Verwendung von Ionen mit relativ großem Atomdurchmesser wie Arsen ausgeführt wird. Somit kann der Abschnitt des Halbleitersubstrats 80 mit der Breite 91 nicht mit einer ausreichenden Ionenmenge implantiert werden. Zur Ausbildung eines derartigen Wan­ nenaufbaus, damit die Elemente mit geeigneten Eigenschaf­ ten versehen werden, ist es notwendig, die Breite 91 (etwa 0,5 µm) und die darauf bezogene Ausrichtung mit ab­ soluter Präzision zu steuern. Jedoch stellen herkömmliche Photolithographievorrichtungen eine unzureichende Aus­ richtungsgenauigkeit von etwa 0,2 µm zur Verfügung. Daher wird zwischen den linken und rechten Elementen gemäß Fig. 10 ein Unterschied in der Breite 91 erzeugt, wobei die Eigenschaften der Elemente nicht gleichmäßig gehalten werden, wodurch eine Verringerung der Ausbeute verursacht wird.
Ein anderer Ansatz im Hinblick auf das Problem der Span­ nungsfestigkeitsverringerung ist in der japanischen Of­ fenlegungsschrift Nr. HEI 7-335874 offenbart. Neben der Gate-Elektrode wird durch das CVD-Verfahren eine Seiten­ wand (ein Distanzstück) ausgebildet, wobei zur Ausbildung eines Wannenaufbaus eine Ionenimplantation unter Verwen­ dung der Seitenwand als Maske ausgeführt wird. Jedoch va­ riiert in diesem Fall die Dicke der durch das CVD-Ver­ fahren abgeschiedenen Seitenwand unter verschiedenen Wafern bzw. innerhalb eines Wafers. Somit ist es schwie­ rig, die Eigenschaften der Elemente gleichförmig zu hal­ ten, was zu einer Verringerung der Ausbeute führt. Die dielektrische Festigkeit der durch das CVD-Verfahren oder dergleichen ausgebildeten Abscheidungsschicht ist nicht notwendigerweise hoch, da die Schicht einen Hohlraum an einer Grenzschicht zwischen der Abscheideschicht und der Gate-Elektrode aufweist, oder da die abgeschiedene Sub­ stanz (Material) selbst Staub oder kleine Klumpen auf­ weist.
Daher liegt der Erfindung die Aufgabe zugrunde, die vor­ stehend beschriebenen Nachteile des Stand der Technik zu lösen.
Diese Aufgabe wie durch die in den beigefügten Patentan­ sprüchen angegebenen Maßnahmen gelöst.
Gemäß einer Ausgestaltung der Erfindung wird eine Halb­ leitervorrichtung mit isoliertem Gate bereitgestellt, die eine auf einem Halbleitersubstrat ausgebildete Gate- Elektrode und eine zwischen der Gate-Elektrode und dem Halbleitersubstrat angeordnete Gate-Isolierschicht auf­ weist, und die dadurch gekennzeichnet ist, daß die Halb­ leitervorrichtung eine durch Umwandeln der Substanz (des Materials) eines Seitenwandabschnitts der Gate-Elektrode in eine isolierende Substanz ausgebildete seitliche Iso­ lierschicht aufweist und die Gate-Elektrode von dem Halb­ leitersubstrat durch die Gate-Isolierschicht und die seitliche Isolierschicht isoliert ist.
Falls bei dieser Halbleitervorrichtung mit isoliertem Ga­ te eine Spannung (Gate-Spannung), die höher als eine vor­ bestimmte Schwellwertspannung ist, an die Gate-Elektrode angelegt wird, verursacht ein auf die Gate-Spannung beru­ hendes elektrisches Feld einen elektrischen Feldeffekt bei dem Halbleitersubstrat, wodurch das Fließen eines Stroms (Drain-Stroms) zugelassen wird. Falls das Anlegen der Gate-Spannung ausgesetzt wird, verschwindet der elek­ trische Feldeffekt, was den Drain-Strom am Fließen hin­ dert. Falls eine Spannung zur Verursachung eines Fließens des Drain-Stroms an das Halbleitersubstrat angelegt wird, ist somit eine Steuerung des Drain-Stroms durch wahlwei­ ses Aussetzen des Anlegens der Gate-Spannung möglich. Da die Gate-Elektrode von dem Halbleitersubstrat über die Gate-Isolierschicht und die seitliche Isolierschicht iso­ liert ist, fließen keine in die Gate-Elektrode injizier­ ten elektrischen Ladungen in das Halbleitersubstrat.
Wenn an die Gate-Elektrode eine Gate-Spannung angelegt wird, sammeln sich elektrische Ladungen um einen Endab­ schnitt der Gate-Elektrode an, so daß ein vergleichswei­ ses starkes elektrisches Feld zwischen dem Endabschnitt der Gate-Elektrode und dem Halbleitersubstrat erzeugt wird. Dieser Abschnitt ist mit der Gate-Isolierschicht und der seitlichen Isolierschicht isoliert. Wie vorstehend beschrieben, wird die seitliche Isolierschicht der Halb­ leitervorrichtung mit isoliertem Gate durch Umwandeln der Substanz (des Materials) des Seitenwandabschnitts der Ga­ te-Elektrode in eine isolierende Substanz ausgebildet, so daß keine Lücke zwischen der seitlichen Isolierschicht und der Gate-Elektrode auftritt, sowie daß kein leitender Staub innerhalb der seitlichen Isolierschicht verbleibt. Das heißt, daß diese einem starken elektrischen Feld aus­ gesetzten Abschnittes dicht mit einer isolierenden Sub­ stanz ausgefüllt sind. Somit ist das Auftreten eines die­ lektrischen Durchbruchs unwahrscheinlich, wobei zwischen der Gate-Elektrode und dem Halbleitersubstrat eine hohe Spannungsfestigkeit erhalten wird. Daher kann die Halb­ leitervorrichtung mit isoliertem Gate gemäß der Erfindung ebenfalls bei einem Leistungssystem verwendet werden, das eine Spannungsfestigkeit von mehr als 30 Volt zwischen der Gate-Elektrode und dem Halbleitersubstrat erfordert.
Ein Oxid oder ein Nitrid der Substanz der Gate-Elektrode kann für die seitliche Isolierschicht verwendet werden, die ebenfalls über eine Naßverarbeitung wie eine anodi­ sche Oxidierungsverarbeitung oder eine Oxidierungs- oder Nitrierungsverarbeitung in einem Oxidationsdiffusions­ ofen ausgebildet werden kann.
Gemäß einer zweiten Ausgestaltung der Erfindung wird eine Halbleitervorrichtung mit isoliertem Gate bereitgestellt, die eine auf einem Halbleitersubstrat ausgebildete Gate- Elektrode und eine die Gate-Elektrode von dem Halbleiter­ substrat isolierende Isolierschicht aufweist, und die da­ durch gekennzeichnet, daß die Isolierschicht an einem En­ dabschnitt der Gate-Elektrode dicker als an einem mittle­ ren Abschnitt der Gate-Elektrode ist und eine Lücke zwi­ schen dem Endabschnitt der Gate-Elektrode und dem Halb­ leitersubstrat im wesentlichen dicht mit einer isolieren­ den Substanz gefüllt ist.
Die Halbleitervorrichtung mit isoliertem Gate gemäß die­ ser zweiten Ausgestaltung ist dahingehend zu der Vorrich­ tung gemäß der ersten Ausgestaltung identisch, daß der Drain-Strom durch wahlweises Aussetzen des Anlegens der Gatespannung gesteuert wird, und daß ein vergleichsweise starkes elektrisches Feld zwischen dem Endabschnitt der Gate-Elektrode und dem Halbleitersubstrat erzeugt wird, wenn die Gatespannung an die Gate-Elektrode angelegt wird. Wie vorstehend beschrieben, ist diese Halbleiter­ vorrichtung mit isoliertem Gate derart ausgelegt, daß die die Gate-Elektrode von der Halbleitersubstrat isolierende Isolierschicht an dem Endabschnitt der Gate-Elektrode, an dem ein starkes elektrisches Feld erzeugt wird, dicker als an einem mittleren Abschnitt der Gate-Elektrode ist, und daß eine Lücke zwischen dem Endabschnitt der Gate- Elektrode und dem Halbleitersubstrat dicht mit einer iso­ lierenden Substanz gefüllt ist. Somit ist das Auftreten eines dielektrischen Durchbruchs unwahrscheinlich, wobei zwischen der Gatelektrode und dem Halbleitersubstrat eine hohe Spannungsfestigkeit erhalten wird. Daher kann die Halbleitervorrichtung mit isoliertem Gate gemäß der Er­ findung ebenfalls bei einem Leistungssystem verwendet, das eine Spannungsfestigkeit von mehr als 30 Volt zwi­ schen der Gate-Elektrode und dem Halbleitersubstrat er­ fordert. Dabei ist die "Isolierschicht" dieser Halblei­ tervorrichtung mit isoliertem Gate entweder eine soge­ nannte Gate-Isolierschicht oder eine seitliche Isolier­ schicht wie vorstehend bei der Beschreibung der ersten Ausgestaltung der Erfindung. Das heißt, daß es egal ist, ob der Abschnitt der Isolierschicht, der unter dem Endab­ schnitt der Gate-Elektrode angeordnet ist und dicker als der mittlere Abschnitt ist, die Gate-Isolierschicht oder die seitliche Isolierschicht ist.
Erfindungsgemäß wird ebenfalls ein Verfahren zur Herstel­ lung der Halbleitervorrichtung mit isoliertem Gate be­ reitgestellt. Das Verfahren weist die Schritte Ausbilden einer Gate-Isolierschicht auf einem Halbleitersubstrat, Ausbilden einer Gate-Elektrode auf der Gate-Isolier­ schicht und Umwandeln eines Seitenwandabschnitts der Ga­ te-Elektrode in eine isolierende Substanz auf.
Die Gate-Isolierschicht wird zunächst auf dem Halbleiter­ substrat ausgebildet, wobei dann die von dem Halbleiter­ substrat isolierte Gate-Elektrode auf der Gate-Isolier­ schicht ausgebildet wird. Dann wird der Seitenwandab­ schnitt der Gate-Elektrode in eine isolierende Substanz umgewandelt. Wie es gemäß der ersten Ausgestaltung der Erfindung der Fall ist, wird die auf diese Weise herge­ stellte Halbleitervorrichtung mit isoliertem Gate derart ausgebildet, daß der Drain-Strom durch wahlweises Ausset­ zen des Anlegens der Gatespannung gesteuert wird, und daß ein vergleichsweise starkes elektrisches Feld zwischen dem Endabschnitt der Gate-Elektrode und dem Halbleiter­ substrat erzeugt wird, wenn eine Gatespannung an die Ga­ te-Elektrode angelegt wird. In diesem Fall wird die Gate- Elektrode von dem Halbleitersubstrat mittels der Gate- Isolierschicht (seitlichen Isolierschicht) isoliert, die bei dem vorstehend beschriebenen Schritt des Umwandelns der Substanz der Gate-Elektrode in eine isolierende Sub­ stanz ausgebildet worden ist.
Wie vorstehend beschrieben, wird bei dem vorhergehend er­ wähntem Schritt der Seitenwandabschnitt der Gate-Elek­ trode in eine isolierende Substanz umgewandelt. Daher wird zwischen der Isolierschicht und der Gate-Elektrode keine Lücke ausgebildet, und gibt es keinen leitenden Staub, der innerhalb der Isolierschicht verbleibt, im Ge­ gensatz zu dem Fall, bei dem eine isolierende Substanz (durch ein CVD-Verfahren oder dergleichen) abgeschieden wird. Das heißt, daß diese Abschnitte, bei denen ein starkes elektrisches Feld erzeugt wird, dicht mit einer isolierenden Substanz gefüllt sind. Somit ist das Auftre­ ten eines dielektrischen Durchbruchs unwahrscheinlich, wobei zwischen der Gate-Elektrode und dem Halbleiter­ substrat eine hohe Spannungsfestigkeit erhalten wird. Auf diese Weise wird eine Halbleitervorrichtung mit isolier­ tem Gate hergestellt, die ebenfalls bei einem Leistungs­ system angewandt werden kann, das eine Spannungsfestig­ keit von mehr als 30 Volt zwischen der Gate-Elektrode und dem Halbleitersubstrat erfordert. Die durch Umwandeln der Substanz des Seitenwandabschnitts der Gatelektrode in ei­ ne isolierende Substanz ausgebildete Isolierschicht, die eine größere Homogenität als die durch Abscheidung ausge­ bildete Isolierschicht zeigt, trägt dazu bei, die Eigen­ schaften der Elemente gleichförmig zu halten.
Bei dem vorstehend beschriebenen Schritt des Umwandelns der Substanz der Gatelektrode in eine isolierende Sub­ stanz ist es außerdem vorteilhaft, den Seitenwandab­ schnitt der Gate-Elektrode zu oxidieren. Bei der Oxidie­ rung bei diesem Schritt handelt es sich beispielsweise um einen in einem Oxidationsdiffusionsofen ausgeführte ther­ mischen Oxidierungsvorgang.
Bei dem vorstehend beschriebenen Schritt des Umwandelns der Substanz der Gate-Elektrode in eine isolierende Sub­ stanz ist es ebenfalls vorteilhaft, den Seitenwandab­ schnitt der Gatelektrode zu nitrieren. Bei der Nitrierung bei diesem Schritt handelt es sich beispielsweise um ei­ nen in einem Oxidationsisolierungsofen ausgeführten ther­ mischen Nitrierungsvorgang.
Die Erfindung wird unter Bezugnahme auf die beiliegende Zeichnung anhand von Ausführungsbeispielen näher be­ schrieben. Es zeigen:
Fig. 1 eine Ansicht des Aufbaus einer Halbleitervorrich­ tung mit isoliertem Gate gemäß einem ersten Ausführungs­ beispiel,
Fig. 2 eine vergrößerte Ansicht des wesentlichen Teils der in Fig. 1 gezeigten Halbleitervorrichtung,
Fig. 3 bis 6 erläuternde Ansichten eines Verfahrens zur Herstellung der in Fig. 1 gezeigten Halbleitervorrich­ tung,
Fig. 7 eine Ansicht des Aufbaus einer Halbleitervorrich­ tung mit isoliertem Gate gemäß einem zweiten Ausführungs­ beispiel,
Fig. 8 und 9 erläuternde Ansichten eines Verfahrens zur Herstellung der in Fig. 7 gezeigten Halbleitervorrich­ tung,
Fig. 10 eine Ansicht des Aufbaus einer allgemein ange­ wandten Halbleitervorrichtung mit isoliertem Gate gemäß dem Stand der Technik,
Fig. 11 eine vergrößerte Ansicht des wesentlichen Teils der in Fig. 10 gezeigten Halbleitervorrichtung und
Fig. 12 ein Teil eines Verfahrens zur Herstellung der Halbleitervorrichtung mit isoliertem Gate gemäß dem Stand der Technik.
Nachstehend sind bevorzugte Ausführungsbeispiele be­ schrieben. Bei diesen Ausführungsbeispielen werden die Prinzipien zur Herstellung einer Halbleitervorrichtung mit isoliertem Gate zur Verwendung bei einem Leistungssy­ stem wie einem IGBT oder dergleichen verwendet. Jedoch kann die Erfindung ebenfalls auf eine große Vielzahl von Halbleitervorrichtungen mit isoliertem Gate wie CMOS oder dergleichen angewandt werden.
Fig. 1 veranschaulicht schematisch eine Halbleitervor­ richtung mit isoliertem Gate 1 gemäß einem ersten Ausfüh­ rungsbeispiel. Die Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiels weist ein aus Silizium hergestelltes n-dotiertes Epitaxial-Halbleitersubstrat 80, auf das eine aus polykristallinem Silizium hergestellte Gate-Elektrode 14 und eine aus einem Metall wie Aluminium oder derglei­ chen hergestellte Source-Elektrode 16 angeordnet sind. Obwohl die Source-Elektrode 16 sich mit dem Halbleiter­ substrat 80 in Kontakt befindet, ist die Gatelektrode 14 von dem Halbleitersubstrat 80 (und der Source-Elektrode 16) isoliert.
Zur Isolierung der Gatelektrode 14 von anderen Abschnit­ ten (dem Halbleitersubstrat 80 und der Source-Elektrode 16) ist die Gate-Elektrode 14 von einer Vielzahl isolie­ render Schichten umgeben. Das heißt, daß zwischen der Ga­ te-Elektrode 14 und dem Halbleitersubstrat 80 eine Gate- Isolierschicht 15 angeordnet ist, damit diese Komponenten voneinander isoliert sind. Die Gate-Isolierschicht 15 wird durch thermische Oxidierung des Halbleitersubstrats 80 ausgebildet. Obwohl die Dicke der Gate-Isolierschicht 15 in einem Bereich von etwa 50 nm bis 100 nm liegen kann, weist sie gemäß diesem Ausführungsbeispiel eine Dicke von 75 nm auf. Eine obere Oberfläche und seitliche Oberflächen der Gate-Elektrode 14 sind mit einer Zwi­ schenschicht-Isolierschicht 17 bedeckt, die die Gate- Elektrode 14 von der Source-Elektrode 16 isoliert. Die Zwischenschicht-Isolierschicht 17 wird durch Abschalten eines Oxids durch ein CVD-Verfahren nach Ausbildung oder Verarbeitung der Gate-Elektrode 14 ausgebildet. Eine seitliche Isolierschicht 11 steht mit einer Seitenwand 14a der Gate-Elektrode 14 in Kontakt. Die durch Oxidation der Substanz (des Materials) der Gate-Elektrode 14 (d. h. polykristallines Silizium) ausgebildete seitliche Iso­ lierschicht 11 verstärkt die Isolation zwischen dem Halb­ leitersubstrat 80 und der Gate-Elektrode 14 insbesondere an einem Abschnitt in der Nähe der Seitenwand 14a.
Das Halbleitersubstrat 80 ist mit einem aus einem Source- Diffusionsabschnitt 88, einem Kanalbereich 89 und der­ gleichen zusammengesetzten bekannten Wannenaufbau verse­ hen. Der Wannenaufbau kann einen in Richtung der Dicke des Halbleitersubstrats 80 fließenden Strom durch Ein­ stellen einer an der Gate-Elektrode 14 angelegten Span­ nung (Gate-Spannung) steuern. Die Source-Elektrode 16 steht in Kontakt mit dem Source-Diffusionsabschnitt 88 des Halbleitersubstrats 80. Wie aus der Darstellung gemäß Fig. 1 hervorgeht, wird gemäß dem ersten Ausführungsbei­ spiel eine Anordnung mit zwei symmetrisch angeordneten Elementen angewandt.
Wie aus einer vergrößerten Ansicht gemäß Fig. 2 hervor­ geht, ist die Gate-Isolierschicht 15 um die Seitenwand 14a der Gate-Elektrode 14 herum dicker als um den mittle­ ren Abschnitt der Gate-Elektrode 14 ausgeführt. Selbst in der Nähe der Seitenwand 14a ist die zwischen der Gate- Elektrode 14 und dem Halbleitersubstrat 80 ausgebildete Lücke dicht mit einer isolierenden Substanz (Siliziumoxid) ausgefüllt.
Nachstehend ist der Betrieb der Halbleitervorrichtung mit isoliertem Gate gemäß dem vorstehend beschriebenen Aufbau beschrieben. Die Vorrichtung mit isoliertem Gate wird verwendet, in dem zunächst eine Spannung (Drainspannung) in der Richtung der Dicke des Halbleitersubstrat 80 ange­ legt wird und dann eine Gatespannung eingestellt wird. Falls an die Gate-Elektrode 14 keine Spannung angelegt wird, das heißt, falls die Gatespannung 0 ist, tritt auf­ grund des aus dem Source-Diffusionsabschnitt 88, den Ka­ nalbereich 89 und dergleichen zusammengesetzten Wannen­ aufbaus eine Verarmungsschicht innerhalb des Halbleiter­ substrats 80 auf, damit das Fließen eines Stroms (Drain­ strom) aufgrund der Drainspannung verhindert wird. Somit kann kein Drainstrom fließen. Bei Anlegen einer Gatespan­ nung (unter Annahme eines positiven Werts in Bezug auf das Halbleitersubstrat 80) wird in der Oberfläche des Ka­ nalbereichs 89 aufgrund eines elektrischen Feldeffekts ein n-Kanal ausgebildet. Somit arbeitet der n-Kanal zum Leiten elektrischer Ladungen von der Vorderseite zu der Rückseite des Halbleitersubstrats 80, wenn die Gatespan­ nung einen vorbestimmten Wert erreicht, wodurch der Drainstrom fließt. Zur Verwendung bei einem Leistungssy­ stem wie gemäß diesem Ausführungsbeispiel sinkt die anzu­ legende Gatespannung nicht unter 10 Volt ab. Falls das Anlegen der Gatespannung ausgesetzt wird, stoppt eben­ falls der Fluß des Drainstroms. Auf diese Weise ist die Steuerung des Drainstroms durch Einstellung der Gatespan­ nung möglich.
Wenn die Gatespannung angelegt wird, tritt zwischen der Gate-Elektrode 14 und dem Halbleitersubstrat 80 ein star­ kes elektrisches Feld auf. Genauer ist das elektrische Feld in der Nähe der Seitenwand 14a der Gate-Elektrode 14 vergleichsweise stark. Dies liegt daran, daß sich um die Seitenwand 14a herum elektrische Ladungen ansammeln.
Jedoch ist die Halbleitervorrichtung mit isoliertem Gate gemäß diesem ersten Ausführungsbeispiel derart ausgelegt, daß die Gate-Elektrode 14 um die Seitenwand 14a nicht nur durch die Gate-Isolierschicht 15, sondern ebenfalls durch die seitliche Isolierschicht 11 isoliert ist. Die zur Verstärkung dieser Isolierung dienende seitliche Isolier­ schicht 11 wird durch Oxidieren der Substanz (des Materi- als) der Gate-Elektrode 14 ausgebildet. Die Gate-Isolier­ schicht 15 ist um die Seitenwand 14a der Gate-Elektrode 14 dicker ausgebildet als um die Mitte der Gate-Elektrode 14. In der Nähe der Seitenwand 14a befindet sich die Ga­ te-Elektrode 14 in einem etwas größeren Abstand von dem Halbleitersubstrat 80, was ebenfalls zur Abschwächung des um die Seitenwand 14a erzeugten elektrischen Feldes dient. Somit besteht selbst bei Erzeugung eines starken elektrischen Feldes keine Möglichkeit des Auftritt eines dielektrischen Durchbruchs. Die Halbleitervorrichtung zeigt eine hohe Spannungsfestigkeit und ist daher bei der Verwendung in einem Leistungssystem, an dem eine hohe Ga­ tespannung angelegt wird, sehr zuverlässig.
Ein Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate 1 gemäß dem ersten Ausführungsbei­ spiel ist nachstehend beschrieben. Zunächst wird das n-do­ tierte Epitaxial-Halbleitersubstrat 80 vorbereitet, dessen Oberfläche einer thermischen Oxidation ausgesetzt wird und dann mittels eines CVD-Verfahren mit polykri­ stallinem Silikon beschichtet wird. Auf diese Weise wer­ den die Gate-Isolierschicht 15 und die polykristalline Siliziumschicht auf dem Halbleitersubstrat ausgebildet. Die Dicke der Gate-Isolierschicht 15 schwankt zwischen 50 nm und 100 nm (wobei gemäß diesem Ausführungsbeispiel die Dicke 75 nm beträgt), wobei die Dicke der polykristalli­ nen Siliziumschicht in einem Bereich von 400 nm bis 500 nm schwankt (und gemäß diesem Ausführungsbeispiel 450 nm beträgt). Wie in Fig. 3 gezeigt, wird die polykristalline Siliziumschicht dann einer Strukturierungsverarbeitung (Musterungsverarbeitung) mittels Photolithographie und Ätzen unterzogen, damit die Gate-Elektrode 14 mit einer vorbestimmten Musterung ausgebildet wird und die Gate- Isolierschicht 15 nicht geätzt wird. In diesem Zustand wird der Kanalbereich 89 mittels Ionenimplantation wie in Fig. 4 gezeigt ausgebildet.
Durch Unterziehen des Halbleitersubstrats 80 einer ther­ mischen Oxidierung in einem Oxidationsdiffusionsofen (beispielsweise Halten des Halbleitersubstrats 80 auf ei­ ne hohe Temperatur in einer gemischten Atmosphäre von O2 und H2) werden die obere Oberfläche und die Seitenwand der Gate-Elektrode 14 oxidiert, wobei auf diese Weise ei­ ne die Gate-Elektrode 14 bedeckende Siliziumoxidschicht ausgebildet wird. Der Bereich der auszubildenden Siliziu­ moxidschicht reicht von 50 nm bis 200 nm. Die eine Dicke 150 nm aufweisende Siliziumoxidschicht gemäß diesem Ausführungsbeispiel wurde durch Ausführen der thermischen Oxidierung bei 950°C für 23 Minuten erhalten. Während ei­ ner derartigen thermischen Oxidierung werden nicht nur die obere Oberfläche und die Seitenwand der Gate- Elektrode 14 oxidiert. Die Oxidation schreitet ebenfalls in einem Endabschnitt an der unteren Oberfläche der Gate- Elektrode 14 oder in einem Oberflächenabschnitt des Halb­ leitersubstrats 80, der mit der Gate-Isolierschicht 15, jedoch nicht mit der Gate-Elektrode 14 bedeckt ist, leicht voran. Somit wird wie in Fig. 5 veranschaulicht die Dicke des nicht mit der Gate-Elektrode 14 bedeckten Abschnitts der Gate-Isolierschicht 15 erhöht, wodurch der Abstand des Halbleitersubstrats 80 zu dem Endabschnitt der Gate-Elektrode 14 größer ist als der Abstand des Halbleitersubstrats 80 von dem mittleren Abschnitt der Gate-Elektrode 14 ist. Die Lücke zwischen dem Endab­ schnitt der Gate-Elektrode 14 und dem Halbleitersubstrat 80 ist dicht mit Siliziumoxid gefüllt. Aufgrund der Oxi­ dation ist die Breite und die Dicke der Gate-Elektrode 14 wie in Fig. 5 gezeigt leicht kleiner als die Gatelektrode 14 wie in Fig. 4 gezeigt. Wenn jedoch die Größe der auf der Gate-Elektrode 14 ausgebildete Siliziumoxidschicht 10 mit in Betracht gezogen wird, ist die Breite und die Dicke der Gate-Elektrode 14 leicht größer als bei der in Fig. 4 gezeigten Gate-Elektrode 14.
In diesem Zustand wird die Oberfläche des Halbleiter­ substrats 80 einem reaktivem Ionenätzen ausgesetzt, bei dem es sich um eine Art des Trockenätzens handelt. Das reaktive Ionenätzen wird unter den Bedingungen ausge­ führt, daß Siliziumoxid geätzt werden kann, das Silizium­ kristall jedoch nicht geätzt werden kann, und daß die Ätzverarbeitung von der Oberfläche annähernd senkrecht in Richtung der Tiefe mit einem hohen Grad an Anisotropie voranschreitet. Daher wird das reaktive Ionenätzen bei relativ niedrigen Gasdruck (beispielsweise etwa 3 Pa) um mit einer relativ hohen Hochfrequenzleistung (beispielsweise etwa 400 Watt) unter Verwendung von CHF3 und CF4 als Ätzgas und O2 als unterstützendes Gas ausge­ führt. Dieser Ätzvorgang wird ausgeführt, bis die auf der Gate-Elektrode 14 und der nicht mit der Gate-Elektrode 14 bedeckten Gate-Isolierschicht 15 ausgebildete Siliziu­ moxidschicht 10 verschwindet, so daß neben der Gate- Elektrode 14 eine Siliziumoxidschicht übriggelassen wird. Folglich wird die seitliche Isolierschicht 11 an der Sei­ tenwand 14a der Gate-Elektrode 14 ausgebildet, wie aus der Darstellung gemäß Fig. 6 hervorgeht. Die seitliche Isolierschicht 11 gemäß Fig. 6 weist eine Breite t von etwa 100 nm an der unteren Seite auf.
Dann wird mittels Ionenimplantation der Source- Diffusionsabschnitt 88 ausgebildet, wobei darauffolgend die Zwischenschicht-Isolierschicht 17 sowie die Sour­ ceelektrode 16 ausgebildet werden, wodurch der in Fig. 1 dargestellte Zustand verwirklicht wird. Durch zusätzli­ ches Ausbilden erforderlicher Elektroden, Verdrahtungen und dergleichen sowie Abdichten dieser Komponenten wird die Halbleitervorrichtung mit isoliertem Gate erhalten.
Wie vorstehend ausführlich beschrieben, sind die Halblei­ tervorrichtung mit isoliertem Gate 1 und das Verfahren zur Herstellung der Vorrichtung gemäß dem ersten Ausfüh­ rungsbeispiel derart ausgelegt, daß die Gate-Elektrode 14 nach deren Herstellung oxidiert wird, und daß ein Ab­ schnitt der auf diese Weise erhaltenen Siliziumoxid­ schicht als die seitliche Isolierschicht 11 dient, die zusammen mit der Gate-Isolierschicht 15 die Gate- Elektrode 14 von dem Halbleitersubstrat 80 isoliert. Auf diese Weise wird die Gate-Elektrode 14 von dem Halblei­ tersubstrat 80 durch die seitliche Isolierschicht 11 iso­ liert, die durch Oxidierung der Substanz der Gate- Elektrode 14 ausgebildet worden ist. Somit befindet sich die Gate-Elektrode 14 in engen Kontakt mit der seitlichen Isolierschicht 11, im Gegensatz zu dem Fall, bei dem eine Isolierschicht durch das CVD-Verfahren oder dergleichen abgeschieden wird. Selbst falls sich leitender Staub an den zur oxidierenden Abschnitt der Gatelektrode 14 ange­ haftet hat, wird der Staub durch die Oxidation entfernt. Daher ist die Vorrichtung mit isoliertem Gate gemäß die­ sem Ausführungsbeispiel gegenüber einem dielektrischen Durchbruch widerstandsfähig und weist eine hohe Span­ nungsfestigkeit in einem derartigen Ausmaß auf, daß diese ebenfalls bei einem Leistungssystem angewandt werden kann, bei dem eine Gatespannung von etwa 10 Volt angelegt wird.
Aufgrund der Oxidierungsverarbeitung der Gate-Elektrode 14 ist die Gate-Isolierschicht 15 um die Seitenwand 14a dicker als um die Mitte der Gate-Elektrode 14. Somit ist der Abstand zwischen der Gate-Elektrode 14 und dem Halb­ leitersubstrat 80 in der Umgebung der Seitenwand 14a groß, wodurch das zwischen der Seitenwand 14a und dem Halbleitersubstrat 80 bei Anlegen der Gatespannung er­ zeugte starke elektrische Feld geschwächt wird. Dies ver­ hindert ebenfalls das Auftreten eines dielektrischen Durchbruchs zwischen der Gate-Elektrode 14 und dem Halb­ leitersubstrat 80 und verbessert die Spannungsfestigkeit. Da ein unter der Seitenwand 14a der Gate-Elektrode 14 an­ geordneter Abschnitt der Gate-Isolierschicht 15 nicht dem Ätzen ausgesetzt wird, wird die bei der Beschreibung des Stands der Technik in Bezug auf Fig. 11 erwähnte Unterät­ zung in diesem Abschnitt nicht erzeugt. Somit ist dieser Abschnitt frei von einem Hohlraum oder leitendem Staub, wodurch ein dielektrischer Durchbruch verursacht wird. Auch in dieser Hinsicht wird die Spannungsfestigkeit zwi­ schen der Gate-Elektrode 14 und dem Halbleitersubstrat 80 verbessert.
Gemäß diesem Ausführungsbeispiel hängt die Breite t der seitlichen Isolierschicht 11 an deren Unterseite von der Dicke der Siliziumoxidschicht 10 nach der thermischen Oxidation der Gate-Elektrode 14 sowie den Ätzbedingungen der darauffolgend durchgeführten Ätzverarbeitung ab. Im Vergleich zu dem CVD-Verfahren zeigt die Breite t eine gute Homogenität unter verschiedenen Wafern bzw. inner­ halb eines Wafers. Außerdem ist die Breite t aufgrund der Selbstausrichtung ohne Photolithographie stabil. Dement­ sprechend zeigen die entsprechenden Elemente gleichförmi­ ge Eigenschaften. Insbesondere treten keine Eigenschafts­ unterschiede zwischen den linken und rechten Seiten gemäß Fig. 1 auf, die aufgrund mangelnder Genauigkeit bei der Kombination von Photomasken auftreten. Daher ist die Her­ stellung von Halbleitervorrichtungen mit isoliertem Gate mit hoher Ausbeute möglich. Zusätzlich ist die Anzahl der erforderlichen Verarbeitungen vergleichsweise gering, da die Photolithographieverarbeitung zur Ausbildung der seitlichen Isolierschicht 11 nicht angewandt wird, was einen Anstieg der Kosten oder der zur Herstellung der Halbleitervorrichtung erforderlichen Zeitdauer verhin­ dert.
Dieses Ausführungsbeispiel ist derart ausgelegt, daß der Kanalbereich 89 ausgebildet wird und die Gate-Elektrode 14 oxidiert wird, nach dem die polykristalline Silizium­ schicht der Strukturierungsverarbeitung zur Ausbildung der Gate-Elektrode 14 ausgesetzt worden ist, ohne daß die Gate-Isolierschicht 15 dem Ätzen ausgesetzt wird. Jedoch kann der Kanalbereich 89 und dergleichen ausgebildet wer­ den, nach dem die Gate-Isolierschicht 15 dem Ätzen ausge­ setzt worden ist. Insbesondere in dem Fall, daß der Ka­ nalbereich 89 ausgebildet wird, in dem dieser mit Ionen mit einem relativ großen Atomdurchmesser wie Gallium im­ plantiert wird, ist es wünschenswert, den Kanalbereich 89 nach Entfernung der Gate-Isolierschicht 15 auszubilden. Dies ist darin begründet, daß derartige Ionen nicht aus­ reichend die Isolierschicht durchdringen.
In diesem Fall wird das wie in Fig. 3 gezeigte Halblei­ tersubstrat 80 einem chemischen Naßätzen ausgesetzt und wird der Kanalbereich 89 mittels Ionenimplantation nach Entfernung des nicht mit der Gate-Elektrode 14 bedeckten Abschnitts der Gate-Isolierschicht 15 ausgebildet. Durch darauffolgendes Ausbilden der seitlichen Isolierschicht 11 wird die wie in Fig. 1 gezeigte Halbleitervorrichtung mit isoliertem Gate erhalten.
Bei Ausführung des chemischen Naßätzens in diesem Fall ist es nicht erforderlich, eine bestimmte Breite der Ga­ te-Isolierschicht 15 übrigzulassen, die von dem Endab­ schnitt der Gate-Elektrode 14 vorspringt, wie es beim Stand der Technik erforderlich ist (vergl. Fig. 12). Selbst falls aufgrund des chemischen Naßätzens unter dem Endabschnitt der Gate-Elektrode 14 eine Unterätzung aus­ gebildet wird, wird ein Abschnitt der Gate-Elektrode 14 um die Unterätzung herum zum Zeitpunkt der thermischen Oxidation zur Ausbildung der seitlichen Isolierschicht 11 ausreichend oxidiert, wodurch die Unterätzung dicht mit Siliziumoxid ausgefüllt wird. Somit besteht kein Bedarf zur übermäßigen Vergrößerung der Anzahl der Photolitho­ graphievorgänge, wobei die Eigenschaften der Elemente gleichförmig bleiben. Selbst falls eine kleine Menge von Verarbeitungsflüssigkeit für das chemische Naßätzen in dem vorstehend beschriebenen Abschnitt der Gate-Elektrode 14 verbleibt, wird diese dadurch entfernt, daß sie zum Zeitpunkt der thermischen Oxidierung der Gate-Elektrode 14 sublimiert oder verbrannt wird.
Daher ist die Herstellung einer Halbleitervorrichtung mit isoliertem Gate, die eine hohe Spannungsfestigkeit auf­ weist und zur Verwendung bei einem Leistungssystem geeig­ net ist, mit hoher Ausbeute und einer relativ geringen Anzahl von Verarbeitungsschritten möglich.
Fig. 7 veranschaulicht schematisch den Aufbau einer Halb­ leitervorrichtung mit isoliertem Gate 2 gemäß einem zwei­ ten Ausführungsbeispiel. Die Halbleitervorrichtung mit isoliertem Gate gemäß diesem Ausführungsbeispiel ist im wesentlichen dieselbe wie die gemäß dem ersten Ausfüh­ rungsbeispiel. Daher konzentriert sich die nachfolgende Beschreibung auf die Ausgestaltungen, die sich von denen gemäß dem ersten Ausführungsbeispiel unterscheiden. Gemäß einer ersten Ausgestaltung des zweiten Ausführungsbei­ spiel besteht die an der Seitenwand 14a ausgebildete seitliche Isolierschicht 13 aus Siliziumnitrid anstelle von Siliziumoxid. Jedoch wird wie in dem Fall bei der seitlichen Isolierschicht 11 gemäß dem ersten Ausfüh­ rungsbeispiel die aus Siliziumnitrid bestehende seitliche Isolierschicht 13 ebenfalls aus der Substanz der Gate- Elektrode 14 erhalten, anstelle daß sie durch ein CVD- Verfahren oder dergleichen abgeschieden wird. Das heißt, daß die seitliche Isolierschicht 13 durch Nitrieren der Substanz der Gate-Elektrode 14 ausgebildet wird. Gemäß einer zweiten Ausgestaltung des zweiten Ausführungsbei­ spiels ist der Gate-Isolierfilm 15 um die Seitenwand 14a der Gate-Elektrode 14 nicht besonders dicker als um den mittleren Teil der Gate-Elektrode 14 ausgeführt. Mit Aus­ nahme dieser zwei Ausgestaltungen ist die Halbleitervor­ richtung mit isoliertem Gate gemäß dem zweiten Ausfüh­ rungsbeispiel im wesentlichen identisch zu der gemäß dem ersten Ausführungsbeispiel.
Somit ist die grundsätzliche Leistungsfähigkeit der Halb­ leitervorrichtung mit isoliertem Gate gemäß dem zweiten Ausführungsbeispiel im wesentlichen dieselbe wie die ge­ mäß dem ersten Ausführungsbeispiel. Wie in dem Fall des ersten Ausführungsbeispiel ist das zwischen der Gate- Elektrode 14 und dem Halbleitersubstrat 80 erzeugte elek­ trische Feld insbesondere um die Seitenwand 14a am Ende der Gate-Elektrode 14 besonders stark. Konkret beträgt das elektrische Feld um die Seitenwand 14a annähernd 2 × 108 V/m.
Jedoch ist die Halbleitervorrichtung mit isoliertem Gate gemäß dem zweiten Ausführungsbeispiel derart ausgelegt, daß der Abschnitt in der Nähe der Seitenwand 14a nicht nur durch die Gate-Isolierschicht 15 isoliert ist, son­ dern ebenfalls durch die durch Nitrieren der Substanz der Gate-Elektrode 14 ausgebildeten seitlichen Isolierschicht 13. Folglich besteht keine Möglichkeit des Auftretens ei­ nes dielektrischen Durchbruchs, selbst falls ein starkes elektrisches Feld wie vorstehend beschrieben erzeugt wird. Somit zeigt die Halbleitervorrichtung mit isolier­ tem Gate gemäß dem zweiten Ausführungsbeispiel eine hohe Spannungsfestigkeit und kann daher mit hoher Zuverlässig­ keit bei einem Leistungssystem verwendet werden, an dem eine hohe Gatespannung angelegt wird.
Nachstehend ist ein Verfahren zur Herstellung der Halb­ leitervorrichtung mit isoliertem Gate gemäß dem zweiten Ausführungsbeispiel beschrieben. Zunächst wird das n­ dotierte Epitaxial-Halbleitersubstrat 80 vorbereitet, dessen Oberfläche einer thermischen Oxidation ausgesetzt wird und dann mit polykristallinen Silizium durch das CVD-Verfahren beschichtet wird. Auf diese Weise werden die Gate-Isolierschicht 15 und die polykristalline Sili­ ziumschicht auf dem Halbleitersubstrat 80 ausgebildet.
Die polykristalline Siliziumschicht wird dann mittels Photolithographie und Ätzen einer Strukturierungsverar­ beitung derart ausgesetzt, daß die Gate-Elektrode 14 ei­ ner vorbestimmten Struktur (eines vorbestimmten Musters) ausgebildet werden, wobei die Gate-Isolierschicht 15 nicht geätzt wird. In diesem Zustand wird der Kanalbe­ reich 89 mittels Ionenimplantation ausgebildet. Diese entsprechenden Schritte sind dieselben wie die gemäß dem ersten Ausführungsbeispiel. Das heißt, daß der Zustand, in dem die Gate-Elektrode 14 bearbeitet wurde, identisch zu dem in Fig. 3 gezeigten ist, und der Zustand, in dem der Kanalbereich 89 ausgebildet wurde, identisch zu dem in Fig. 4 gezeigten ist.
Die Gate-Elektrode 14 wird dann einer Nitrierungsverar­ beitung unterzogen. Zu diesem Zweck werden die obere Oberfläche und die Seitenwände der Gate-Elektrode 14 zu­ nächst mit Stickstoffionen implantiert. Die Ionenimplan­ tationsmenge reicht annähernd von 1 × 1017/cm2 bis 1 × 1019/cm2 (gemäß diesem Ausführungsbeispiel 1 × 1018/cm2 ). In diesem Fall wird das Halbleitersubstrat während der Ionenimplantation derart gedreht und rotiert, daß die Seitenwand der Gateelektode 14 ebenfalls ausreichend mit Stickstoffionen implantiert wird. Durch Glühen der Gate- Elektrode 14 in einer Stickstoffatmosphäre unter Verwen­ dung eines Oxidationsdiffusionsofens wird eine Silizium­ nitridschicht auf der oberen Oberfläche und den Seiten­ wänden der Gate-Elektrode 14 ausgebildet. Das heißt, daß wie in Fig. 8 gezeigt die Gate-Elektrode 14 mit der Sili­ ziumnitridschicht bedeckt wird. Die Dicke der auszubil­ denden Siliziumnitridschicht reicht von 50 nm bis 150 nm. Gemäß diesem Ausführungsbeispiel wird eine Nitridschicht 12 mit einer Dicke von 100 nm durch Glühen der Gate- Elektrode 14 bei 1100°C für zwei Stunden erhalten. Auf­ grund der Nitrierung ist die Dicke und die Breite der Ga­ te-Elektrode 14 wie in Fig. 8 gezeigt etwas kleiner als die gemäß Fig. 4. Jedoch ist, falls die Größe der auf der Gate-Elektrode 14 ausgebildeten Nitridschicht 12 mit in Betracht gezogen wird, die Breite und die Dicke der Ga­ teelektode 14 etwas größer als die Gate-Elektrode gemäß Fig. 4.
In diesem Zustand wird die Oberfläche des Halbleiter­ substrats 80 dem reaktiven Ionenätzen ausgesetzt, bei dem es sich um eine Art von Trockenätzen handelt. Das reakti­ ve Ionenätzen wird unter den Bedingungen ausgeführt, daß das Siliziumnitrid geätzt werden kann, das Silizium je­ doch nicht geätzt werden kann, und daß die Ätzverarbei­ tung annähernd senkrecht in Richtung der Tiefe mit einem hohen Grad von Anisotropie voranschreitet. Daher wird das reaktive Ionenätzen bei einem relativ geringem Gasdruck (beispielsweise etwa 3 Pa) um mit einer relativ hohen Hochfrequenzleistung (beispielsweise etwa 400 Watt) unter Verwendung von CHF3 und CF4 als Ätzgas und O2 als Unter­ stützungsgas ausgeführt. Diese Ätzverarbeitung wird aus­ geführt, bis die Siliziumnitridschicht 12 verschwindet, die auf der Gate-Elektrode 14 und auf der nicht mit der Gate-Elektrode 14 bedeckten Gate-Isolierschicht 15 ausge­ bildet ist, wodurch eine Siliziumnitridschicht neben der Gate-Elektrode 14 übriggelassen wird. Folglich wird, wie in Fig. 9 dargestellt ist, die seitliche Isolierschicht 13 an der Seitenwand 14a der Gate-Elektrode 14 ausgebil­ det. Die seitliche Isolierschicht 13 weist wie in Fig. 9 gezeigt eine Breite t von etwa 100 nm an deren Unterseite auf.
Daraufhin wird der Source-Diffusionsabschnitt 88 mittels Ionenimplatation ausgebildet, wobei darauffolgend die Zwischenschicht-Isolierschicht 17 sowie die Sourceelek­ trode 16 ausgebildet werden, wodurch der wie in Fig. 7 gezeigte Zustand erreicht wird. Durch zusätzliches Aus­ bilden erforderlicher Elektroden, Verdrahtungen und der­ gleichen und Abdichten dieser Komponenten wird die Halb­ leitervorrichtung mit isoliertem Gate gemäß dem zweiten Ausführungsbeispiel erhalten.
Wie vorstehend ausführlich beschrieben, werden die Halb­ leitervorrichtung mit isoliertem Gate 2 und das Verfahren zur Herstellung gemäß dem zweiten Ausführungsbeispiel derart ausgelegt, daß die Gate-Elektrode 14 nach deren Verarbeitung nitriert wird, und daß ein Abschnitt der auf diese Weise erhaltenen Siliziumnitridschicht als die seitliche Isolierschicht 13 dient, die zusammen mit der Gate-Isolierschicht 15 die Gate-Elektrode 14 von dem Halbleitersubstrat 80 isoliert. Auf diese Weise wird die Gate-Elektrode 14 von dem Halbleitersubstrat 80 mit der seitlichen Isolierschicht 11 isoliert, die durch Nitrie­ ren der Substanz der Gate-Elektrode 14 ausgebildet wurde. Somit steht die Gate-Elektrode 14 in engen Kontakt der seitlichen Isolierschicht 13 im Gegensatz zu dem Fall, bei dem eine Isolierschicht durch das CVD-Verfahren oder dergleichen abgeschieden wird. Selbst falls sich leiten­ der Staub an einem zu nitrierendem Abschnitt der Gate- Elektrode 14 angehaftet hat, wird der Staub durch die Ni­ trierung entfernt. Daher ist die Halbleitervorrichtung mit isoliertem Gate gemäß diesem Ausführungsbeispiel ge­ genüber einem dielektrischen Durchbruch widerstandsfähig und weist eine hohe Spannungsfestigkeit auf.
Da ein unter der Seitenwand 14a der Gate-Elektrode 14 an­ geordneter Abschnitt der Gate-Isolierschicht 15 nicht dem Ätzen ausgesetzt wird, wird die bei der Beschreibung des Stands der Technik unter Bezug auf Fig. 11 erwähnte Un­ terätzung nicht in diesem Abschnitt erzeugt. Somit ist dieser Abschnitt frei von einem Hohlraum oder leitendem Staub, die einen dielektrischen Durchbruch verursachen. Auch in dieser Hinsicht wird die Spannungsfestigkeit zwi­ schen der Gate-Elektrode 14 und dem Halbleitersubstrat 80 verbessert.
Weiterhin hängt gemäß dem Ausführungsbeispiel der Breite t der seitlichen Isolierschicht 13 an deren Unterseite von der Dicke der Siliziumnitrid 12 nach Nitrierung der Gate-Elektrode 14 und von den Ätzbedingungen der Ätzver­ arbeitung ab, die darauffolgend ausgeführt wird. Im Ver­ gleich zu dem CVD-Verfahren zeigt die Breite t eine gute Homogenität bei unterschiedlichen Wafers oder innerhalb eines Wafers auf. Dabei ist die Breite t aufgrund einer Selbstausrichtung ohne Photolithographie stabil. Dement­ sprechend zeigen die jeweiligen Elemente gleichförmige Eigenschaften. Insbesondere tritt zwischen den linken und rechten Seiten gemäß Fig. 7 kein Eigenschaftsunterschied auf, der aufgrund der mangelnden Genauigkeit bei der Kom­ bination die Photomasken erzeugt wird. Daher ist die Her­ stellung der Halbleitervorrichtung mit isoliertem Gate mit hoher Ausbeute möglich. Zusätzlich ist die Anzahl der erforderlichen Verarbeitungsschritte relativ gering, da zur Ausbildung der seitlichen Isolierschicht 13 keine Photolithographieverarbeitung angewandt wird, was eine Erhöhung der Kosten oder der zur Herstellung der Halblei­ tervorrichtung erforderlichen Zeitdauer verhindert.
Wie in dem Fall des ersten Ausführungsbeispiels kann das zweite Ausführungsbeispiel ebenfalls derart abgeändert werden, daß der Kanalbereich 89 und dergleichen ausgebil­ det werden, nachdem eine Strukturierungsverarbeitung der Gate-Elektrode 14 ausgeführt ist und die Gate- Isolierschicht 15 dem Ätzen unterzogen worden ist.
Obwohl gemäß dem zweiten Ausführungsbeispiel ein Nitrid der Substanz der Gate-Elektrode 14 als die an der Seiten­ wand 14a der Gate-Elektrode 14 ausgebildete seitliche Isolierschicht 13 angewandt wird, können verschiedene Isolierverbindungen auf der Grundlage der Substanz der Gate-Elektrode 14 verwendet werden. Beispielsweise ist es möglich, eine Siliziumverbindung zu verwenden, die durch Unterziehung der Substanz der Gate-Elektrode 14 einer an­ odischen Oxidationsverarbeitung erhalten wird, oder eine andere Siliziumverbindung zu verwenden, die durch Herbei­ führen einer Reaktion von oxidierenden Chemikalien wie Schwefelsäure, Perchlorsäure und dergleichen erhalten wird. In dem Fall der Verwendung einer dieser Verbindun­ gen, wird nach Ausbildung des Kanalbereichs 89 (wie in Fig. 4 gezeigt) eine geeignete Verarbeitung zur Ausbil­ dung einer Verbindungsschicht ausgeführt, die dann dem Trockenätzen ausgesetzt wird. In dem Fall, daß diese iso­ lierenden Verbindungen verwendet werden, kann die Halb­ leitervorrichtung mit isoliertem Gate mit gleichermaßen hoher Spannungsfestigkeit mit hoher Ausbeute und in ver­ einfachten Schritten hergestellt werden.
Obwohl gemäß den vorstehend beschriebenen Ausführungsbei­ spielen aus n-dotierten Substraten zusammengesetzte Ele­ mente angewandt werden, ist die Verwendung von p-do­ tierten Substraten ebenfalls möglich. Der innerhalb des Halbleitersubstrats 80 ausgebildete Wannenaufbau (der Source-Diffusionsabschnitt 88 und der Kanalbereich 89) kann andere Formen annehmen.
Wie vorstehend beschrieben, wird eine seitliche Isolier­ schicht an einer Seitenwand einer Gate-Elektrode durch Oxidieren oder Nitrieren einer Substanz der Gate- Elektrode ausgebildet, so daß die Gate-Elektrode mittels der seitlichen Isolierschicht und einer Gate- Isolierschicht von einem Halbleitersubstrat isoliert wird. Die Lücke zwischen der Gatelektrode und dem Halb­ leitersubstrat ist um die Seitenwand der Gate-Elektrode herum größer als um dem mittleren Abschnitt der Gatelek­ trode herum. Die Lücke zwischen der Seitenwand der Gate- Elektrode und dem Halbleitersubstrat ist dicht mit einer isolierenden Substanz gefüllt.

Claims (9)

1. Halbleitervorrichtung mit isoliertem Gate, die eine auf einem Halbleitersubstrat (80) ausgebildete Gate- Elektrode (14) und eine zwischen der Gate-Elektrode (14) und dem Halbleitersubstrat (80) angeordnete Gate- Isolierschicht (15) aufweist,
dadurch gekennzeichnet, daß
die Halbleitervorrichtung eine durch Umwandeln der Substanz eines Seitenwandabschnitts (14a) der Gate- Elektrode (14) in eine isolierende Substanz ausgebildete seitliche Isolierschicht (11) aufweist und
die Gate-Elektrode von dem Halbleitersubstrat durch die Gate-Isolierschicht und die seitliche Isolierschicht isoliert ist.
2. Halbleitervorrichtung mit isoliertem Gate nach An­ spruch 1, dadurch gekennzeichnet, daß die seitliche Iso­ lierschicht aus einem Oxid der Gate-Elektrode hergestellt ist.
3. Halbleitervorrichtung mit isoliertem Gate nach An­ spruch 1, dadurch gekennzeichnet, daß die seitliche Iso­ lierschicht aus einem Nitrid der Substanz der Gate- Elektrode hergestellt ist.
4. Halbleitervorrichtung mit isoliertem Gate, die eine auf einem Halbleitersubstrat (80) ausgebildete Gate- Elektrode (14) und eine die Gate-Elektrode von dem Halb­ leitersubstrat isolierende Isolierschicht aufweist, dadurch gekennzeichnet, daß
die Isolierschicht an einem Endabschnitt der Gate- Elektrode dicker als an einem mittleren Abschnitt der Ga­ te-Elektrode ist und
eine Lücke zwischen dem Endabschnitt der Gate- Elektrode und dem Halbleitersubstrat im wesentlichen dicht mit einer isolierenden Substanz gefüllt ist.
5. Halbleitervorrichtung mit isoliertem Gate nach An­ spruch 4, dadurch gekennzeichnet, daß die seitliche Iso­ lierschicht aus einem Nitrid der Gate-Elektrode herge­ stellt ist.
6. Verfahren zur Herstellung einer Halbleitervorrich­ tung mit isoliertem Gate, die eine auf einem Halbleiter­ substrat ausgebildete Gate-Elektrode aufweist,
gekennzeichnet durch die Schritte
Ausbilden einer Gate-Isolierschicht auf einem Halb­ leitersubstrat (80),
Ausbilden einer Gate-Elektrode (14) auf der Gate- Isolierschicht und
Umwandeln eines Oberflächenabschnitts der Gate- Elektrode in eine isolierende Substanz.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß bei dem Schritt des Umwandelns des Oberflächenab­ schnitts der Gate-Elektrode in eine isolierenden Substanz ein Seitenwandabschnitt der Gate-Elektrode oxidiert wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Schritt des Umwandelns des Oberflächenabschnitts der Gate-Elektrode in eine isolierende Substanz durch ei­ ne thermische Oxidation ausgeführt wird.
9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei dem Schritt des Umwandelns des Oberflächenab­ schnitts der Gate-Elektrode in eine isolierende Substanz ein Seitenwandabschnitt der Gate-Elektrode nitriert wird.
DE19834420A 1997-07-31 1998-07-30 Halbleitervorrichtung mit isoliertem Gate Ceased DE19834420A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9205915A JPH1154746A (ja) 1997-07-31 1997-07-31 絶縁ゲート型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE19834420A1 true DE19834420A1 (de) 1999-02-18

Family

ID=16514863

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19834420A Ceased DE19834420A1 (de) 1997-07-31 1998-07-30 Halbleitervorrichtung mit isoliertem Gate

Country Status (3)

Country Link
US (1) US6200868B1 (de)
JP (1) JPH1154746A (de)
DE (1) DE19834420A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759315B1 (en) * 1999-01-04 2004-07-06 International Business Machines Corporation Method for selective trimming of gate structures and apparatus formed thereby
JP2002026139A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6559011B1 (en) * 2000-10-19 2003-05-06 Muhammed Ayman Shibib Dual level gate process for hot carrier control in double diffused MOS transistors
US6610571B1 (en) * 2002-02-07 2003-08-26 Taiwan Semiconductor Manufacturing Company Approach to prevent spacer undercut by low temperature nitridation
US20060185099A1 (en) * 2005-02-24 2006-08-24 Chevli Samit N Selected textile medium for transfer printing
JP2010232281A (ja) * 2009-03-26 2010-10-14 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
KR20200073715A (ko) * 2018-12-14 2020-06-24 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1204243B (it) * 1986-03-06 1989-03-01 Sgs Microelettronica Spa Procedimento autoallineato per la fabbricazione di celle dmos di piccole dimensioni e dispositivi mos ottenuti mediante detto procedimento
US5338693A (en) 1987-01-08 1994-08-16 International Rectifier Corporation Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET
US5118638A (en) * 1988-03-18 1992-06-02 Fuji Electric Co., Ltd. Method for manufacturing MOS type semiconductor devices
US4931408A (en) * 1989-10-13 1990-06-05 Siliconix Incorporated Method of fabricating a short-channel low voltage DMOS transistor
JPH03224218A (ja) * 1990-01-30 1991-10-03 Seiko Instr Inc 半導体装置の製造方法
EP0487022B1 (de) 1990-11-23 1997-04-23 Texas Instruments Incorporated Verfahren zum gleichzeitigen Herstellen eines Feldeffekttransistors mit isoliertem Gate und eines Bipolartransistors
KR920013709A (ko) * 1990-12-21 1992-07-29 김광호 불휘발성 반도체 메모리장치 및 그 제조방법
US5404040A (en) 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5358879A (en) 1993-04-30 1994-10-25 Loral Federal Systems Company Method of making gate overlapped lightly doped drain for buried channel devices
EP0658940A1 (de) 1993-11-23 1995-06-21 Siemens Aktiengesellschaft Durch Feldeffekt steuerbares Halbleiterbauelement
US5451806A (en) 1994-03-03 1995-09-19 Motorola, Inc. Method and device for sensing a surface temperature of an insulated gate semiconductor device
EP0693773B1 (de) 1994-07-14 2005-02-09 STMicroelectronics S.r.l. VDMOS-Leistungsbauteil und Verfahren zur Herstellung desselben
DE69523576D1 (de) 1995-06-16 2001-12-06 St Microelectronics Srl Verfahren zur Herstellung einer Halbleiteranordnung mit selbstjustiertem Polycid
GB2303487A (en) 1995-07-21 1997-02-19 Plessey Semiconductors Ltd Semiconductor devices with recessed emitters
US5637514A (en) * 1995-10-18 1997-06-10 Micron Technology, Inc. Method of forming a field effect transistor
JP3440698B2 (ja) * 1996-06-24 2003-08-25 ソニー株式会社 半導体装置の製造方法
JPH10154802A (ja) * 1996-11-22 1998-06-09 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US5998274A (en) * 1997-04-10 1999-12-07 Micron Technology, Inc. Method of forming a multiple implant lightly doped drain (MILDD) field effect transistor

Also Published As

Publication number Publication date
JPH1154746A (ja) 1999-02-26
US6200868B1 (en) 2001-03-13

Similar Documents

Publication Publication Date Title
DE10196527B3 (de) Verfahren zum Herstellen einer dicken Oxidschicht auf dem Boden einer Grabenstruktur in Silicium
DE3334624C2 (de)
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE2615754C2 (de)
EP0005166B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE4300986C2 (de) Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
EP0005165A1 (de) Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE19639035B4 (de) Halbleitervorrichtung
DE2922016A1 (de) Vlsi-schaltungen
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE69934384T2 (de) Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE19834420A1 (de) Halbleitervorrichtung mit isoliertem Gate
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE3625742C2 (de) Integrierte CMOS-Schaltung
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE19507816A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102005037566B4 (de) Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection