JPH07130836A - 素子分離の形成方法 - Google Patents
素子分離の形成方法Info
- Publication number
- JPH07130836A JPH07130836A JP27344393A JP27344393A JPH07130836A JP H07130836 A JPH07130836 A JP H07130836A JP 27344393 A JP27344393 A JP 27344393A JP 27344393 A JP27344393 A JP 27344393A JP H07130836 A JPH07130836 A JP H07130836A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon substrate
- silicon
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 素子分離を形成する際に、素子間分離距離を
延長し、シリコン基板中の結晶欠陥を低減する。 【構成】 シリコン基板１０１を酸化して下敷酸化膜１
２０を形成し、多結晶シリコン膜１０２、シリコン窒化
膜１０３を順次堆積した後、素子分離領域に対応して部
位が開口されたパターン１０４をマスクに多結晶シリコ
ン膜１０２とシリコン窒化膜１０３をエッチングし、Ｃ
ＶＤ酸化膜１０５を全面に堆積し、異方性ドライエッチ
ングにより多結晶シリコン膜１０２とシリコン窒化膜１
０３の側部にＣＶＤ酸化膜のサイドウオール１０８を残
し、開口した素子分離領域のシリコン基板を所定の深さ
までエッチングして、ＣＶＤ酸化膜１０８を除去し、シ
リコン窒化膜１０３をマスクとして素子分離用酸化膜１
１０の形成を行う。
延長し、シリコン基板中の結晶欠陥を低減する。 【構成】 シリコン基板１０１を酸化して下敷酸化膜１
２０を形成し、多結晶シリコン膜１０２、シリコン窒化
膜１０３を順次堆積した後、素子分離領域に対応して部
位が開口されたパターン１０４をマスクに多結晶シリコ
ン膜１０２とシリコン窒化膜１０３をエッチングし、Ｃ
ＶＤ酸化膜１０５を全面に堆積し、異方性ドライエッチ
ングにより多結晶シリコン膜１０２とシリコン窒化膜１
０３の側部にＣＶＤ酸化膜のサイドウオール１０８を残
し、開口した素子分離領域のシリコン基板を所定の深さ
までエッチングして、ＣＶＤ酸化膜１０８を除去し、シ
リコン窒化膜１０３をマスクとして素子分離用酸化膜１
１０の形成を行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子間を分離する
ための素子分離の形成方法に係わり、特に素子分離距離
を延長するためとストレス低減の対策に関する。
ための素子分離の形成方法に係わり、特に素子分離距離
を延長するためとストレス低減の対策に関する。
【０００２】
【従来の技術】近年、半導体素子の微細化が進むにつれ
て、従来問題とされなかった領域の微細化が必要となっ
ている。とりわけ、工程数が少なく安定した特性が得ら
れることから広く用いられているＬＯＣＯＳ分離法によ
る素子分離形成方法を用いた場合、素子分離領域の微細
化にともなって酸素供給量が減少し、素子分離用酸化膜
が減少し、基板深さ方向への酸化膜の侵入距離が短くな
り、素子間分離耐圧が低下するという問題を有してい
る。この基板深さ方向への酸化膜の侵入距離の延長に関
しては、素子分離領域のシリコン基板をエッチングする
リセス分離方法が提案されている。
て、従来問題とされなかった領域の微細化が必要となっ
ている。とりわけ、工程数が少なく安定した特性が得ら
れることから広く用いられているＬＯＣＯＳ分離法によ
る素子分離形成方法を用いた場合、素子分離領域の微細
化にともなって酸素供給量が減少し、素子分離用酸化膜
が減少し、基板深さ方向への酸化膜の侵入距離が短くな
り、素子間分離耐圧が低下するという問題を有してい
る。この基板深さ方向への酸化膜の侵入距離の延長に関
しては、素子分離領域のシリコン基板をエッチングする
リセス分離方法が提案されている。
【０００３】以下図面を参照しながら、上記した従来の
ＬＯＣＯＳ分離法ならびにリセスＬＯＣＯＳ分離法につ
いて説明する。
ＬＯＣＯＳ分離法ならびにリセスＬＯＣＯＳ分離法につ
いて説明する。
【０００４】図３は従来のＬＯＣＯＳ法により分離を形
成した場合の工程断面図である。すなわち、シリコン基
板１０１上に、下敷き酸化膜１２０、シリコン窒化膜１
０３を順次堆積し、さらに、素子分離領域に対応する部
位を開口させたパターンを有するようにフォトレジスト
１０４のマスクを形成し、開口部のシリコン窒化膜１０
３及び下敷き酸化膜１２０をエッチングにより除去す
る。そして、フォトレジスト１０４を除去して後、この
シリコン窒化膜１０３をマスクとして酸化を行うことで
シリコン基板１０１上に選択的に酸化された素子分離用
酸化膜１１０を形成し、基板表面部を活性領域と素子分
離領域とに区画する。素子分離領域が短くなるにつれ、
酸化種である酸素が供給されにくくなり、素子分離用酸
化膜の膜厚減少し、基板深さ方向への酸化膜の侵入距離
の減少が発生する。
成した場合の工程断面図である。すなわち、シリコン基
板１０１上に、下敷き酸化膜１２０、シリコン窒化膜１
０３を順次堆積し、さらに、素子分離領域に対応する部
位を開口させたパターンを有するようにフォトレジスト
１０４のマスクを形成し、開口部のシリコン窒化膜１０
３及び下敷き酸化膜１２０をエッチングにより除去す
る。そして、フォトレジスト１０４を除去して後、この
シリコン窒化膜１０３をマスクとして酸化を行うことで
シリコン基板１０１上に選択的に酸化された素子分離用
酸化膜１１０を形成し、基板表面部を活性領域と素子分
離領域とに区画する。素子分離領域が短くなるにつれ、
酸化種である酸素が供給されにくくなり、素子分離用酸
化膜の膜厚減少し、基板深さ方向への酸化膜の侵入距離
の減少が発生する。
【０００５】一方、図４はリセスＬＯＣＯＳ分離法によ
り分離を形成した場合の工程断面図である。すなわち、
シリコン基板１０１上に、下敷き酸化膜１２０、シリコ
ン窒化膜１０３を順次堆積し、さらに、素子分離領域に
対応する部位を開口させたパターンを有するようにフォ
トレジスト１０４のマスクを形成し、開口部のシリコン
窒化膜１０３、下敷き酸化膜１２０及びシリコン基板１
０１をエッチングにより除去する。そして、フォトレジ
スト１０４を除去した後、このシリコン窒化膜１０３を
マスクとして酸化を行うことで、従来のＬＯＣＯＳ法よ
りもシリコン基板の深さ方向へ深く酸化膜を形成する。
り分離を形成した場合の工程断面図である。すなわち、
シリコン基板１０１上に、下敷き酸化膜１２０、シリコ
ン窒化膜１０３を順次堆積し、さらに、素子分離領域に
対応する部位を開口させたパターンを有するようにフォ
トレジスト１０４のマスクを形成し、開口部のシリコン
窒化膜１０３、下敷き酸化膜１２０及びシリコン基板１
０１をエッチングにより除去する。そして、フォトレジ
スト１０４を除去した後、このシリコン窒化膜１０３を
マスクとして酸化を行うことで、従来のＬＯＣＯＳ法よ
りもシリコン基板の深さ方向へ深く酸化膜を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、エッチングされたシリコン基板のリセス
部を酸化する場合において、リセス端部でストレスによ
る結晶欠陥が発生し、さらにその欠陥が隣接する活性領
域へ侵入するので、電気特性の劣化を引き起こすという
問題点を有していた。
うな構成では、エッチングされたシリコン基板のリセス
部を酸化する場合において、リセス端部でストレスによ
る結晶欠陥が発生し、さらにその欠陥が隣接する活性領
域へ侵入するので、電気特性の劣化を引き起こすという
問題点を有していた。
【０００７】本発明は上記問題点に鑑み、素子分離形成
のための酸化中のストレスによる基板中への結晶欠陥の
発生による電気的特性の劣化を招くことなく、シリコン
基板の深さ方向へ深く酸化膜を形成し素子間分離耐圧の
向上を提供するものである。
のための酸化中のストレスによる基板中への結晶欠陥の
発生による電気的特性の劣化を招くことなく、シリコン
基板の深さ方向へ深く酸化膜を形成し素子間分離耐圧の
向上を提供するものである。
【０００８】
【課題を解決するための手段】請求項１の発明の講じた
手段は、半導体素子間を分離するための素子分離を形成
する方法として、シリコン基板を酸化して酸化膜を形成
する工程と、上記酸化膜上に多結晶シリコン膜を堆積す
る工程と、上記多結晶シリコン膜上にシリコン窒化膜を
堆積する工程と、素子分離領域に対応する部位が開口さ
れたパターンのマスクを用いて上記シリコン窒化膜、多
結晶シリコン膜をエッチングする工程と、その全面にＣ
ＶＤ酸化膜を堆積する工程と少なくとも上記素子分離領
域のＣＶＤ酸化膜を除去し、多結晶シリコン膜ならびに
シリコン窒化膜の側部にＣＶＤ酸化膜サイドウオールを
残すよう異方性エッチングする工程と、上記ＣＶＤ酸化
膜サイドウオールをマスクとして、シリコン基板を所定
の深さまでエッチングし溝を形成する工程と、上記ＣＶ
Ｄ酸化膜を除去する工程と、上記多結晶シリコン膜、シ
リコン窒化膜をマスクとし、シリコン基板及びシリコン
基板の溝を選択的に酸化して素子分離用酸化膜を形成す
る工程とを有する方法としたものである。請求項２の発
明の講じた手段は、前記異方性エッチングする工程後、
所定の素子分離領域幅以上の素子領域幅を有する素子分
離領域をマスクで被膜する工程を行なうものである。
手段は、半導体素子間を分離するための素子分離を形成
する方法として、シリコン基板を酸化して酸化膜を形成
する工程と、上記酸化膜上に多結晶シリコン膜を堆積す
る工程と、上記多結晶シリコン膜上にシリコン窒化膜を
堆積する工程と、素子分離領域に対応する部位が開口さ
れたパターンのマスクを用いて上記シリコン窒化膜、多
結晶シリコン膜をエッチングする工程と、その全面にＣ
ＶＤ酸化膜を堆積する工程と少なくとも上記素子分離領
域のＣＶＤ酸化膜を除去し、多結晶シリコン膜ならびに
シリコン窒化膜の側部にＣＶＤ酸化膜サイドウオールを
残すよう異方性エッチングする工程と、上記ＣＶＤ酸化
膜サイドウオールをマスクとして、シリコン基板を所定
の深さまでエッチングし溝を形成する工程と、上記ＣＶ
Ｄ酸化膜を除去する工程と、上記多結晶シリコン膜、シ
リコン窒化膜をマスクとし、シリコン基板及びシリコン
基板の溝を選択的に酸化して素子分離用酸化膜を形成す
る工程とを有する方法としたものである。請求項２の発
明の講じた手段は、前記異方性エッチングする工程後、
所定の素子分離領域幅以上の素子領域幅を有する素子分
離領域をマスクで被膜する工程を行なうものである。
【０００９】請求項３の発明の講じた手段は、半導体素
子間を分離するための素子分離を形成する方法として、
シリコン基板を酸化して酸化膜を形成する工程と、上記
酸化膜上に多結晶シリコン膜を堆積する工程と、上記多
結晶シリコン膜上にシリコン窒化膜を堆積する工程と、
素子分離領域に対応する部位が開口されたパターンのマ
スクを用いて上記シリコン窒化膜、多結晶シリコン膜を
エッチングする工程と、その全面に第１ＣＶＤ酸化膜を
堆積する工程と、素子分離領域内の所定の位置のシリコ
ン基板をエッチングする領域に対応する部位が開口され
たパターンをマスクとして上記ＣＶＤ酸化膜をエッチン
グする工程と、その全面に第２ＣＶＤ酸化膜を堆積する
工程と、少なくとも上記シリコン基板をエッチングする
領域の上記第２ＣＶＤ酸化膜を除去し、第１ＣＶＤ酸化
膜の側部に第２ＣＶＤ酸化膜からなるＣＶＤ酸化膜サイ
ドウオールを残すよう異方性エッチングする工程と、上
記ＣＶＤ酸化膜をマスクとしてシリコン基板を所定の深
さまでエッチングし溝を形成する工程と、上記第１ＣＶ
Ｄ酸化膜及び第２ＣＶＤ酸化膜を除去する工程と、上記
多結晶シリコン膜と上記シリコン窒化膜をマスクとし、
上記シリコン基板ならびに上記シリコン基板の溝にを選
択的に酸化して素子分離用酸化膜を形成する工程とを有
する方法としたものである。
子間を分離するための素子分離を形成する方法として、
シリコン基板を酸化して酸化膜を形成する工程と、上記
酸化膜上に多結晶シリコン膜を堆積する工程と、上記多
結晶シリコン膜上にシリコン窒化膜を堆積する工程と、
素子分離領域に対応する部位が開口されたパターンのマ
スクを用いて上記シリコン窒化膜、多結晶シリコン膜を
エッチングする工程と、その全面に第１ＣＶＤ酸化膜を
堆積する工程と、素子分離領域内の所定の位置のシリコ
ン基板をエッチングする領域に対応する部位が開口され
たパターンをマスクとして上記ＣＶＤ酸化膜をエッチン
グする工程と、その全面に第２ＣＶＤ酸化膜を堆積する
工程と、少なくとも上記シリコン基板をエッチングする
領域の上記第２ＣＶＤ酸化膜を除去し、第１ＣＶＤ酸化
膜の側部に第２ＣＶＤ酸化膜からなるＣＶＤ酸化膜サイ
ドウオールを残すよう異方性エッチングする工程と、上
記ＣＶＤ酸化膜をマスクとしてシリコン基板を所定の深
さまでエッチングし溝を形成する工程と、上記第１ＣＶ
Ｄ酸化膜及び第２ＣＶＤ酸化膜を除去する工程と、上記
多結晶シリコン膜と上記シリコン窒化膜をマスクとし、
上記シリコン基板ならびに上記シリコン基板の溝にを選
択的に酸化して素子分離用酸化膜を形成する工程とを有
する方法としたものである。
【００１０】請求項４の発明に講じた手段は、上記請求
項１、２、３記載の発明において、シリコン基板の溝の
幅と深さの比が１以上になるようにしたものである。
項１、２、３記載の発明において、シリコン基板の溝の
幅と深さの比が１以上になるようにしたものである。
【００１１】請求項５の発明に講じた手段は、上記請求
項１、２、３記載の発明において、シリコン基板の溝の
幅が０．０５μm以下になるようにしたものである。
項１、２、３記載の発明において、シリコン基板の溝の
幅が０．０５μm以下になるようにしたものである。
【００１２】請求項６の発明に講じた手段は請求項１、
２、３、４、５記載の素子分離の形成方法において、シ
リコン基板の溝を形成する工程の後、あるいは、素子分
離用酸化膜を形成する工程の後に、一導伝型の不純物を
注入する工程を加えるようにしたものである。
２、３、４、５記載の素子分離の形成方法において、シ
リコン基板の溝を形成する工程の後、あるいは、素子分
離用酸化膜を形成する工程の後に、一導伝型の不純物を
注入する工程を加えるようにしたものである。
【００１３】
【作用】以上の方法により、請求項１または２または３
の発明では、素子分離領域内にシリコン基板の溝を形成
することにより、シリコン基板の深さ方向への距離が延
長され、素子間分離距離が延長され、素子間分離耐圧が
向上する。
の発明では、素子分離領域内にシリコン基板の溝を形成
することにより、シリコン基板の深さ方向への距離が延
長され、素子間分離距離が延長され、素子間分離耐圧が
向上する。
【００１４】請求項４の発明では、請求項１または２ま
たは３と同様の作用が生じると共に、シリコン基板の溝
の幅と深さの比が１以上であることで、溝が熱酸化膜で
埋めつくされると、溝内部の酸化レートが落ち熱酸化に
よるストレスを低減することができる。
たは３と同様の作用が生じると共に、シリコン基板の溝
の幅と深さの比が１以上であることで、溝が熱酸化膜で
埋めつくされると、溝内部の酸化レートが落ち熱酸化に
よるストレスを低減することができる。
【００１５】請求項５の発明では、請求項１または２ま
たは３と同様の作用が生じると共に、シリコン基板の溝
の幅が０．０５μm以下であることで、素子分離用酸化
膜の形成が完了するよりも早期に埋めつくされ、埋めつ
くされると、溝内部の酸化レートが落ち熱酸化によるス
トレスを低減することができる。
たは３と同様の作用が生じると共に、シリコン基板の溝
の幅が０．０５μm以下であることで、素子分離用酸化
膜の形成が完了するよりも早期に埋めつくされ、埋めつ
くされると、溝内部の酸化レートが落ち熱酸化によるス
トレスを低減することができる。
【００１６】請求項６の発明では、不純物を注入する工
程を追加することで、請求項１または２または３より
も、更に分離耐圧を向上することができる。
程を追加することで、請求項１または２または３より
も、更に分離耐圧を向上することができる。
【００１７】
【実施例】（実施例１）以下本発明の一実施例の素子分
離の形成方法について、図面を参照しながら説明する。
図１は本発明の第１実施例における素子分離の形成方法
を示す工程断面図である。
離の形成方法について、図面を参照しながら説明する。
図１は本発明の第１実施例における素子分離の形成方法
を示す工程断面図である。
【００１８】まず図１(a)では、シリコン基板１０１を9
00℃乾燥酸素雰囲気にて酸化して下敷酸化膜１２０を形
成し、減圧ＣＶＤ法により多結晶シリコン膜１０２を50
nmを堆積し、多結晶シリコン膜１０２上に減圧ＣＶＤ法
によりシリコン窒化膜１０３を150nm堆積する。
00℃乾燥酸素雰囲気にて酸化して下敷酸化膜１２０を形
成し、減圧ＣＶＤ法により多結晶シリコン膜１０２を50
nmを堆積し、多結晶シリコン膜１０２上に減圧ＣＶＤ法
によりシリコン窒化膜１０３を150nm堆積する。
【００１９】図１(b)では、素子分離領域に対応する部
位が開口されたパターンを有するフォトレジスト１０４
を形成し、図１(c)ではこのフォトレジスト１０４をマ
スクとして、シリコン窒化膜１０３、多結晶シリコン膜
１０２を異方性エッチングして素子分離領域を開口す
る。その後、図１(d)ではフォトレジスト１０４を除去
して、その全面に減圧ＣＶＤ法によって酸化膜１０５を
250nm堆積する。そして、図１(e)ではＣＶＤ酸化膜１０
５を異方性ドライエッチングすることで、素子分離領域
上のＣＶＤ酸化膜１０５を除去し、多結晶シリコン膜１
０２及びシリコン窒化膜１０３の側部にＣＶＤ酸化膜１
０５を残して酸化膜サイドウオール１０８（サイドウオ
ール幅=片側0.25μm)を形成する。
位が開口されたパターンを有するフォトレジスト１０４
を形成し、図１(c)ではこのフォトレジスト１０４をマ
スクとして、シリコン窒化膜１０３、多結晶シリコン膜
１０２を異方性エッチングして素子分離領域を開口す
る。その後、図１(d)ではフォトレジスト１０４を除去
して、その全面に減圧ＣＶＤ法によって酸化膜１０５を
250nm堆積する。そして、図１(e)ではＣＶＤ酸化膜１０
５を異方性ドライエッチングすることで、素子分離領域
上のＣＶＤ酸化膜１０５を除去し、多結晶シリコン膜１
０２及びシリコン窒化膜１０３の側部にＣＶＤ酸化膜１
０５を残して酸化膜サイドウオール１０８（サイドウオ
ール幅=片側0.25μm)を形成する。
【００２０】その後、図１(f)では所定素子分離領域幅
以上(0.55μm以上)を有する素子分離領域をレジストマ
スクで覆い、図１(g)では酸化膜サイドウオール１０８
をマスクとして露出している部位のシリコン基板を異方
性ドライエッチングにより除去して溝１０９(深さ=0.05
μm)を形成する。そして、図１(h)では酸化膜サイドウ
オール１０８を等方性エッチングで除去する。その後、
図１(i)ではシリコン基板１０１上に残された多結晶シ
リコン膜１０２とシリコン窒化膜１０３をマスクにして
シリコン基板１０１を1000℃ウエット雰囲気で350nm酸
化させることで、素子分離用酸化膜１１０を形成する。
その結果、各活性領域間を分離する素子分離領域が形成
される。
以上(0.55μm以上)を有する素子分離領域をレジストマ
スクで覆い、図１(g)では酸化膜サイドウオール１０８
をマスクとして露出している部位のシリコン基板を異方
性ドライエッチングにより除去して溝１０９(深さ=0.05
μm)を形成する。そして、図１(h)では酸化膜サイドウ
オール１０８を等方性エッチングで除去する。その後、
図１(i)ではシリコン基板１０１上に残された多結晶シ
リコン膜１０２とシリコン窒化膜１０３をマスクにして
シリコン基板１０１を1000℃ウエット雰囲気で350nm酸
化させることで、素子分離用酸化膜１１０を形成する。
その結果、各活性領域間を分離する素子分離領域が形成
される。
【００２１】上記第１実施例では、シリコン基板１０１
に溝１０９を設けることで素子分離間の距離が延長でき
る。また、溝１０９が幅0.05μmで深さ0.05μmであるこ
とで、素子分離用酸化膜１１０形成が完了するよりも早
期に溝１０９が熱酸化膜で埋めつくされる。溝１０９が
熱酸化膜で埋めつくされた後は、溝内部の酸化レートは
劣化し、酸化が進まない。そのため、熱酸化によるスト
レスを低減することができる。また、溝は活性領域に隣
接しない位置に設けられるため、ストレスによって生じ
る結晶欠陥が活性領域にまで到達せず、電気特性の劣化
を防止することができる。
に溝１０９を設けることで素子分離間の距離が延長でき
る。また、溝１０９が幅0.05μmで深さ0.05μmであるこ
とで、素子分離用酸化膜１１０形成が完了するよりも早
期に溝１０９が熱酸化膜で埋めつくされる。溝１０９が
熱酸化膜で埋めつくされた後は、溝内部の酸化レートは
劣化し、酸化が進まない。そのため、熱酸化によるスト
レスを低減することができる。また、溝は活性領域に隣
接しない位置に設けられるため、ストレスによって生じ
る結晶欠陥が活性領域にまで到達せず、電気特性の劣化
を防止することができる。
【００２２】また、シリコン基板の溝の幅が異なること
で溝へ形成された素子分離用酸化膜のシリコン基板表面
より上へ突出する膜厚（高さ）が異なり、段差を生じる
が、所定素子分離領域幅以上を有する素子分離領域をレ
ジストマスクにより閉口し、シリコン基板はエッチング
されない手段を講じていることで、段差を低減できる。
で溝へ形成された素子分離用酸化膜のシリコン基板表面
より上へ突出する膜厚（高さ）が異なり、段差を生じる
が、所定素子分離領域幅以上を有する素子分離領域をレ
ジストマスクにより閉口し、シリコン基板はエッチング
されない手段を講じていることで、段差を低減できる。
【００２３】なお、例えば、メモリーセルのように素子
分離幅がほぼ一定の場合には、所定素子分離領域幅以上
(0.55μm以上)を有する素子分離領域をレジストマスク
で覆う工程(図1-i)は省略可能である。
分離幅がほぼ一定の場合には、所定素子分離領域幅以上
(0.55μm以上)を有する素子分離領域をレジストマスク
で覆う工程(図1-i)は省略可能である。
【００２４】なお、シリコン基板をエッチングし、溝を
形成する工程の後に、あるいは、素子分離用酸化膜形成
後に、不純物を注入する工程を追加することで、更に素
子分離耐圧の向上に対して有効である。
形成する工程の後に、あるいは、素子分離用酸化膜形成
後に、不純物を注入する工程を追加することで、更に素
子分離耐圧の向上に対して有効である。
【００２５】（実施例２）次に、図２は本発明の第２実
施例における素子分離の形成方法を示す工程断面図であ
る。
施例における素子分離の形成方法を示す工程断面図であ
る。
【００２６】まず、図２(a)ではシリコン基板１０１を9
00℃乾燥酸素雰囲気にて下敷酸化膜を形成し、減圧ＣＶ
Ｄ法により多結晶シリコン膜１０２とシリコン窒化膜１
０３を各々100nm、150nm堆積し、図２(b)では素子分離
領域を形成する領域に対応する部位を有するフォトレジ
スト１０４を形成し、図２(c)ではこのフォトレジスト
１０４をマスクとして、多結晶シリコン膜１０２とシリ
コン窒化膜１０３を異方性ドライエッチングして素子分
離領域を開口する。
00℃乾燥酸素雰囲気にて下敷酸化膜を形成し、減圧ＣＶ
Ｄ法により多結晶シリコン膜１０２とシリコン窒化膜１
０３を各々100nm、150nm堆積し、図２(b)では素子分離
領域を形成する領域に対応する部位を有するフォトレジ
スト１０４を形成し、図２(c)ではこのフォトレジスト
１０４をマスクとして、多結晶シリコン膜１０２とシリ
コン窒化膜１０３を異方性ドライエッチングして素子分
離領域を開口する。
【００２７】その後、図２(d)ではフォトレジスト１０
４を除去して、全面に、減圧ＣＶＤ法により第１酸化膜
１０５を100nm堆積する。そして、図２(e)でゃシリコン
基板の溝に対応する部位より所定寸法を拡大した部位が
開口されたパターン（開口幅=素子分離領域幅−溝の幅
(0.05μm)−サイドウオール幅(両側で0.5μm)を有する
フォトレジスト１０６をマスクとして、第１酸化膜１０
５を異方性ドライエッチングする。
４を除去して、全面に、減圧ＣＶＤ法により第１酸化膜
１０５を100nm堆積する。そして、図２(e)でゃシリコン
基板の溝に対応する部位より所定寸法を拡大した部位が
開口されたパターン（開口幅=素子分離領域幅−溝の幅
(0.05μm)−サイドウオール幅(両側で0.5μm)を有する
フォトレジスト１０６をマスクとして、第１酸化膜１０
５を異方性ドライエッチングする。
【００２８】図２(f)では、フォトレジスト１０６を除
去後、減圧ＣＶＤ法により第２酸化膜１０７を250nm堆
積する。そして、第２の酸化膜１０７を異方性エッチン
グすることで、素子分離領域上の第２の酸化膜１０７を
除去し、第１酸化膜の１０５の側部に第２酸化膜１０７
を残してなる酸化膜サイドウオール１０８（片側幅=0.2
5μm）を形成してから、図２(h)では酸化膜サイドウオ
ール１０８をマスクとして露出している部分のシリコン
基板を異方性ドライエッチングにより除去して溝１０９
(深さ=0.05μm)を形成する。
去後、減圧ＣＶＤ法により第２酸化膜１０７を250nm堆
積する。そして、第２の酸化膜１０７を異方性エッチン
グすることで、素子分離領域上の第２の酸化膜１０７を
除去し、第１酸化膜の１０５の側部に第２酸化膜１０７
を残してなる酸化膜サイドウオール１０８（片側幅=0.2
5μm）を形成してから、図２(h)では酸化膜サイドウオ
ール１０８をマスクとして露出している部分のシリコン
基板を異方性ドライエッチングにより除去して溝１０９
(深さ=0.05μm)を形成する。
【００２９】そして、図２(i)では第１酸化膜ならびに
第２酸化膜を等方性エッチングで除去する。その後、図
２(j)ではシリコン基板１０１上に残された多結晶シリ
コン膜１０２とシリコン窒化膜１０３をマスクにしてシ
リコン基板１０１を1000℃ウエット雰囲気で350nm酸化
させることで、素子分離用酸化膜１１０を形成する。そ
の結果、各活性領域間を分離する素子分離領域が形成さ
れる。
第２酸化膜を等方性エッチングで除去する。その後、図
２(j)ではシリコン基板１０１上に残された多結晶シリ
コン膜１０２とシリコン窒化膜１０３をマスクにしてシ
リコン基板１０１を1000℃ウエット雰囲気で350nm酸化
させることで、素子分離用酸化膜１１０を形成する。そ
の結果、各活性領域間を分離する素子分離領域が形成さ
れる。
【００３０】上記第２実施例では、上記第１実施例と同
様に、シリコン基板１０１にその幅が0.05μm以下で、
深さが0.05μmの溝１０９を設けることにより、素子分
離間の距離が延長でき、熱酸化によるストレスが低減で
きることに加えて、素子分離幅が一定でない場合におい
ても、ＣＶＤ酸化膜１０５堆積工程とシリコン基板の溝
に対応する部位より所定寸法を拡大した部位が開口され
たパターンを有するフォトレジスト１０６を形成する工
程を追加することで、シリコン基板の溝を形成する際
に、開口している素子分離領域幅を同一にすることが可
能になり、シリコン基板の幅の差異により生じる段差が
低減できる。
様に、シリコン基板１０１にその幅が0.05μm以下で、
深さが0.05μmの溝１０９を設けることにより、素子分
離間の距離が延長でき、熱酸化によるストレスが低減で
きることに加えて、素子分離幅が一定でない場合におい
ても、ＣＶＤ酸化膜１０５堆積工程とシリコン基板の溝
に対応する部位より所定寸法を拡大した部位が開口され
たパターンを有するフォトレジスト１０６を形成する工
程を追加することで、シリコン基板の溝を形成する際
に、開口している素子分離領域幅を同一にすることが可
能になり、シリコン基板の幅の差異により生じる段差が
低減できる。
【００３１】なお、例えば、メモリーセルのように素子
分離幅がほぼ一定の場合には、シリコン基板の溝に対応
する部位が開口したパターンを有するマスクを用いて第
１ＣＶＤ酸化膜を除去する工程と、第２ＣＶＤ酸化膜を
形成する工程(図2-e,f,g)は省略可能である。
分離幅がほぼ一定の場合には、シリコン基板の溝に対応
する部位が開口したパターンを有するマスクを用いて第
１ＣＶＤ酸化膜を除去する工程と、第２ＣＶＤ酸化膜を
形成する工程(図2-e,f,g)は省略可能である。
【００３２】なお、シリコン基板をエッチングし、溝を
形成する工程の後に、あるいは、素子分離用酸化膜形成
後に、不純物を注入する工程を追加することで、更に素
子分離耐圧の向上に対して有効である。
形成する工程の後に、あるいは、素子分離用酸化膜形成
後に、不純物を注入する工程を追加することで、更に素
子分離耐圧の向上に対して有効である。
【００３３】
【発明の効果】以上のように本発明によれば、半導体素
子間を分離するための素子分離を形成する方法として、
シリコン基板を酸化して下敷酸化膜を形成し、下敷酸化
膜上に多結晶シリコン膜、シリコン窒化膜を順次堆積し
た後、素子分離領域に対応して部位が開口されたパター
ンをマスクに多結晶シリコン膜とシリコン窒化膜をエッ
チングし、その後ＣＶＤ酸化膜を全面に堆積し、異方性
ドライエッチングにより多結晶シリコン膜とシリコン窒
化膜の側部にＣＶＤ酸化膜のサイドウオールを残し、開
口した素子分離領域のシリコン基板を所定の深さまでエ
ッチングして、ＣＶＤ酸化膜を除去し、シリコン窒化膜
をマスクとして素子分離用酸化膜の形成を行うようにし
たので、素子間分離距離の延長とシリコン基板中におけ
る結晶欠陥の発生を抑制でき、素子分離耐圧の向上を図
ることができる。
子間を分離するための素子分離を形成する方法として、
シリコン基板を酸化して下敷酸化膜を形成し、下敷酸化
膜上に多結晶シリコン膜、シリコン窒化膜を順次堆積し
た後、素子分離領域に対応して部位が開口されたパター
ンをマスクに多結晶シリコン膜とシリコン窒化膜をエッ
チングし、その後ＣＶＤ酸化膜を全面に堆積し、異方性
ドライエッチングにより多結晶シリコン膜とシリコン窒
化膜の側部にＣＶＤ酸化膜のサイドウオールを残し、開
口した素子分離領域のシリコン基板を所定の深さまでエ
ッチングして、ＣＶＤ酸化膜を除去し、シリコン窒化膜
をマスクとして素子分離用酸化膜の形成を行うようにし
たので、素子間分離距離の延長とシリコン基板中におけ
る結晶欠陥の発生を抑制でき、素子分離耐圧の向上を図
ることができる。
【図１】本発明の第１の実施例における素子分離の形成
方法を示す工程断面図
方法を示す工程断面図
【図２】本発明の第２の実施例における素子分離の形成
方法を示す工程断面図
方法を示す工程断面図
【図３】従来のＬＯＣＯＳ法による素子分離の形成方法
を示す工程断面図
を示す工程断面図
【図４】従来のリセスＬＯＣＯＳ法による素子分離の形
成方法を示す工程断面図
成方法を示す工程断面図
１０１ シリコン基板 １０２ 多結晶シリコン膜 １０３ シリコン窒化膜 １０４ フォトレジスト １０５ 第１ＣＶＤ酸化膜 １０６ フォトレジスト １０７ 第２ＣＶＤ酸化膜 １０８ ＣＶＤ酸化膜サイドウオール １０９ シリコン基板の溝 １１０ 素子分離用酸化膜 １２０ 下敷き酸化膜 １３０ フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 9274−4Ｍ Ｈ０１Ｌ 21/94 Ａ (72)発明者 藤井 稔 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (6)
- 【請求項１】シリコン基板を酸化して酸化膜を形成する
工程と、 上記酸化膜上に多結晶シリコン膜を堆積する工程と、 上記多結晶シリコン膜上にシリコン窒化膜を堆積する工
程と、 素子分離領域に対応する部位が開口されたパターンのマ
スクを用いて上記シリコン窒化膜、多結晶シリコン膜を
エッチングする工程と、 その全面にＣＶＤ酸化膜を堆積する工程と、 上記酸化膜と上記多結晶シリコン膜ならびに上記シリコ
ン窒化膜の側部にＣＶＤ酸化膜サイドウオールを残すよ
う異方性エッチングする工程と、 上記ＣＶＤ酸化膜サイドウオールをマスクとして、シリ
コン基板を所定の深さまでエッチングし溝を形成する工
程と、 上記ＣＶＤ酸化膜を除去する工程と、 上記シリコン窒化膜をマスクとし、シリコン基板ならび
にシリコン基板の溝を選択的に酸化して素子分離用酸化
膜を形成する工程とを備えた素子分離の形成方法。 - 【請求項２】前記異方性エッチングする工程の後、所定
の素子分離領域幅以上の素子領域幅を有する素子分離領
域をマスクで被膜する工程を行なうことを特徴とする請
求項１記載の素子分離の形成方法。 - 【請求項３】シリコン基板を酸化して酸化膜を形成する
工程と、 上記酸化膜上に多結晶シリコン膜を堆積する工程と、 上記多結晶シリコン膜上にシリコン窒化膜を堆積する工
程と、 素子分離領域に対応する部位が開口されたパターンのマ
スクを用いて上記シリコン窒化膜、多結晶シリコン膜を
エッチングする工程と、 その全面に第１ＣＶＤ酸化膜を堆積する工程と、 素子分離領域内の所定の位置のシリコン基板をエッチン
グする領域に対応する部位が開口されたパターンをマス
クとして上記ＣＶＤ酸化膜をエッチングする工程と、 シリコン基板全面に第２ＣＶＤ酸化膜を堆積する工程
と、 上記第１ＣＶＤ酸化膜の側部に上記第２ＣＶＤ酸化膜か
らなるＣＶＤ酸化膜サイドウオールを残すよう異方性エ
ッチングする工程と、 上記ＣＶＤ酸化膜をマスクとしてシリコン基板を所定の
深さまでエッチングし溝を形成する工程と、 上記第１ＣＶＤ酸化膜及び第２ＣＶＤ酸化膜を除去する
工程と、 上記シリコン窒化膜をマスクとし、上記シリコン基板な
らびに上記シリコン基板の溝を選択的に酸化して素子分
離用酸化膜を形成する工程とを備えた素子分離の形成方
法。 - 【請求項４】シリコン基板の溝の幅と深さの比が１以上
であることを特徴とする請求項１、２、３のいずれかに
記載の素子分離の形成方法。 - 【請求項５】シリコン基板の溝の幅が０．０５μm以下
であることを特徴とする請求項１、２、３、４のいずれ
かに記載の素子分離の形成方法。 - 【請求項６】シリコン基板の溝を形成する工程の後、ま
たは、素子分離用酸化膜を形成する工程の後に、一導伝
型の不純物を注入する工程を加えたことを特徴とする請
求項１、２、３、４、５のいずれかに記載の素子分離の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27344393A JPH07130836A (ja) | 1993-11-01 | 1993-11-01 | 素子分離の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27344393A JPH07130836A (ja) | 1993-11-01 | 1993-11-01 | 素子分離の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130836A true JPH07130836A (ja) | 1995-05-19 |
Family
ID=17527986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27344393A Pending JPH07130836A (ja) | 1993-11-01 | 1993-11-01 | 素子分離の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07130836A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135320A (ja) * | 1996-10-24 | 1998-05-22 | Lg Semicon Co Ltd | 半導体素子の分離層形成方法 |
| US5926724A (en) * | 1995-12-02 | 1999-07-20 | Hyundai Electronics Industries Co., Ltd. | Device isolation technology |
| JP2014013932A (ja) * | 2009-05-07 | 2014-01-23 | Qualcomm Inc | 不連続な薄い半導体ウェハ表面のフィーチャ |
-
1993
- 1993-11-01 JP JP27344393A patent/JPH07130836A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926724A (en) * | 1995-12-02 | 1999-07-20 | Hyundai Electronics Industries Co., Ltd. | Device isolation technology |
| JPH10135320A (ja) * | 1996-10-24 | 1998-05-22 | Lg Semicon Co Ltd | 半導体素子の分離層形成方法 |
| JP2014013932A (ja) * | 2009-05-07 | 2014-01-23 | Qualcomm Inc | 不連続な薄い半導体ウェハ表面のフィーチャ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6251764B1 (en) | Method to form an L-shaped silicon nitride sidewall spacer | |
| KR100809841B1 (ko) | 반도체 장치와 그 제조 방법 | |
| KR100669103B1 (ko) | 플래시 메모리 장치의 제조 방법 | |
| JP2000124303A (ja) | トレンチ隔離の製造方法 | |
| KR20090016409A (ko) | 반도체장치 및 그 제조 방법 | |
| US6020622A (en) | Trench isolation for semiconductor device with lateral projections above substrate | |
| JPH0414880A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| US5656533A (en) | Method of preventing polysilicon stringers during formation of a stacked double polysilicon structure by using dielectric sidewall spacers | |
| TW200421525A (en) | Method of forming shallow trench isolation(STI) with chamfered corner | |
| KR20060087875A (ko) | 스텝게이트를 갖는 반도체소자 및 그의 제조 방법 | |
| JPH07130836A (ja) | 素子分離の形成方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| KR100289808B1 (ko) | 모스 트랜지스터 제조방법 | |
| US7112510B2 (en) | Methods for forming a device isolating barrier and methods for forming a gate electrode using the same | |
| JPH11260906A (ja) | 半導体装置及びその製造方法 | |
| JPH0955421A (ja) | 半導体装置の製造方法 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| KR100207531B1 (ko) | 질소가 인-사이튜 도핑된 폴리실리콘 스페이서를 이용한 반도체장치의 소자분리방법 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| KR100239690B1 (ko) | 반도체 메모리 셀의 필드산화막 형성방법 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| JPS63260163A (ja) | 半導体記憶装置の製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPH05326497A (ja) | 半導体装置の製造方法 | |
| KR100253412B1 (ko) | 반도체소자의 분리영역 제조방법 |