JPH11260906A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11260906A JPH11260906A JP10082543A JP8254398A JPH11260906A JP H11260906 A JPH11260906 A JP H11260906A JP 10082543 A JP10082543 A JP 10082543A JP 8254398 A JP8254398 A JP 8254398A JP H11260906 A JPH11260906 A JP H11260906A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide film
- silicon
- silicon oxide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】トレンチを形成した後に、素子領域に接するト
レンチ外周部分のシリコン酸化膜が過度にエッチングさ
れて窪みが生じ、素子領域の肩部が露出することにより
生じる、ＭＯＳトランジスタのスイッチング特性やゲー
ト酸化膜の長期信頼性の劣化や、ゲート電極とシリコン
基板間のリーク電流の増加及びゲート耐圧の劣化を防止
する半導体素子及びその製造方法の提供。 【解決手段】シリコン基板上に形成したシリコン窒化膜
に、フォトエッチング工程により開孔を形成した後、前
記シリコン窒化膜の開孔部側壁にシリコン酸化膜スペー
サーを配設することにより、前記シリコン窒化膜の開孔
径よりも小さい径のトレンチを形成する。
レンチ外周部分のシリコン酸化膜が過度にエッチングさ
れて窪みが生じ、素子領域の肩部が露出することにより
生じる、ＭＯＳトランジスタのスイッチング特性やゲー
ト酸化膜の長期信頼性の劣化や、ゲート電極とシリコン
基板間のリーク電流の増加及びゲート耐圧の劣化を防止
する半導体素子及びその製造方法の提供。 【解決手段】シリコン基板上に形成したシリコン窒化膜
に、フォトエッチング工程により開孔を形成した後、前
記シリコン窒化膜の開孔部側壁にシリコン酸化膜スペー
サーを配設することにより、前記シリコン窒化膜の開孔
径よりも小さい径のトレンチを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上に形
成された能動領域を分離絶縁するための、トレンチ分離
構造を有する半導体素子及びその製造方法に関するもの
である。
成された能動領域を分離絶縁するための、トレンチ分離
構造を有する半導体素子及びその製造方法に関するもの
である。
【従来の技術】ＬＳＩにおける素子分離技術として、半
導体基板表面に形成された素子領域間にトレンチを設
け、その内部を絶縁膜で埋めることによって分離絶縁す
る、トレンチ分離構造が用いられている。このトレンチ
分離構造の製造方法では、デバイスの特性や信頼性を低
下させないことが重要な要素の一つとなっている。
導体基板表面に形成された素子領域間にトレンチを設
け、その内部を絶縁膜で埋めることによって分離絶縁す
る、トレンチ分離構造が用いられている。このトレンチ
分離構造の製造方法では、デバイスの特性や信頼性を低
下させないことが重要な要素の一つとなっている。
【０００２】しかしながら、従来用いられている手法で
形成されたトレンチ分離の形状は、素子領域の肩部に隣
接する、トレンチ上部のシリコン酸化膜が、過度にエッ
チングされて窪みが生じ、素子領域の肩部が露出するよ
うなものとなっている。このようなトレンチ分離では、
その後に形成されるＭＯＳトランジスタのスイッチング
特性が劣化したり、さらにゲート酸化膜の長期信頼性の
劣化を招いたり、ゲート電極とシリコン基板間のリーク
電流の増加やゲート耐圧の劣化を引き起こすという問題
があった。
形成されたトレンチ分離の形状は、素子領域の肩部に隣
接する、トレンチ上部のシリコン酸化膜が、過度にエッ
チングされて窪みが生じ、素子領域の肩部が露出するよ
うなものとなっている。このようなトレンチ分離では、
その後に形成されるＭＯＳトランジスタのスイッチング
特性が劣化したり、さらにゲート酸化膜の長期信頼性の
劣化を招いたり、ゲート電極とシリコン基板間のリーク
電流の増加やゲート耐圧の劣化を引き起こすという問題
があった。
【０００３】なお、この問題に対して、トレンチ肩部の
溝を後工程で埋め込む方法（たとえば、特開平０７−１
９３０８３公報参照）や、素子領域の中央と肩部のキャ
リア濃度を変えて、肩部の電界集中を緩和する方法（た
とえば、特開平０９−３２１１３４公報参照）等が開示
されている。
溝を後工程で埋め込む方法（たとえば、特開平０７−１
９３０８３公報参照）や、素子領域の中央と肩部のキャ
リア濃度を変えて、肩部の電界集中を緩和する方法（た
とえば、特開平０９−３２１１３４公報参照）等が開示
されている。
【０００４】従来用いられている手法を、図５（ａ）乃
至図５（ｄ）及び図６（ｅ）乃至図６（ｇ）を用いて以
下に説明する。図５（ａ）乃至図５（ｄ）及び図６
（ｅ）乃至図６（ｇ）は、従来の半導体装置の製造方法
について工程順に示した断面図である。
至図５（ｄ）及び図６（ｅ）乃至図６（ｇ）を用いて以
下に説明する。図５（ａ）乃至図５（ｄ）及び図６
（ｅ）乃至図６（ｇ）は、従来の半導体装置の製造方法
について工程順に示した断面図である。
【０００５】まず、図５（ａ）に示すように、シリコン
基板２１上に、熱酸化法を用いて、第１のシリコン酸化
膜２２を厚さ５ｎｍから２０ｎｍの範囲で形成し、その
上に、ＣＶＤ（化学気相成長）法を用いて、シリコン窒
化膜２３を厚さ１００ｎｍから３００ｎｍの範囲で成膜
する。次に、リソグラフィ技術を用いて、素子となる所
定の領域に、レジストパターン２４を形成する。その
後、ドライエッチング技術を用いて、シリコン窒化膜２
３および第１のシリコン酸化膜２２を順次異方的にエッ
チング除去する。
基板２１上に、熱酸化法を用いて、第１のシリコン酸化
膜２２を厚さ５ｎｍから２０ｎｍの範囲で形成し、その
上に、ＣＶＤ（化学気相成長）法を用いて、シリコン窒
化膜２３を厚さ１００ｎｍから３００ｎｍの範囲で成膜
する。次に、リソグラフィ技術を用いて、素子となる所
定の領域に、レジストパターン２４を形成する。その
後、ドライエッチング技術を用いて、シリコン窒化膜２
３および第１のシリコン酸化膜２２を順次異方的にエッ
チング除去する。
【０００６】次に、図５（ｂ）に示すように、シリコン
窒化膜２３をエッチングマスクとして、シリコン基板２
１を異方的にエッチングし、トレンチ２５を形成する。
たとえば、ＣＦ4とＨＢｒの混合ガスを用いた異方性ド
ライエッチングを行うと、シリコンとシリコン窒化膜あ
るいはシリコン酸化膜との選択比は１０程度が得られ
る。トレンチ２５の深さが１５０ｎｍから５００ｎｍの
範囲になるようにエッチングを行う。
窒化膜２３をエッチングマスクとして、シリコン基板２
１を異方的にエッチングし、トレンチ２５を形成する。
たとえば、ＣＦ4とＨＢｒの混合ガスを用いた異方性ド
ライエッチングを行うと、シリコンとシリコン窒化膜あ
るいはシリコン酸化膜との選択比は１０程度が得られ
る。トレンチ２５の深さが１５０ｎｍから５００ｎｍの
範囲になるようにエッチングを行う。
【０００７】次に、図５（ｃ）に示すように、熱酸化法
により、トレンチ２５の内壁に第２のシリコン酸化膜２
６を形成する。この熱酸化の目的は、ドライエッチング
でトレンチ２５の内壁表面に生じたダメージを除去する
ものである。このため、酸化膜厚は薄くてもよく、たと
えば、厚さ１０ｎｍから３０ｎｍの範囲が適当である。
その際、シリコン窒化膜２３が酸化防止膜として機能す
るため、シリコン基板２１表面の素子領域は酸化されな
い。
により、トレンチ２５の内壁に第２のシリコン酸化膜２
６を形成する。この熱酸化の目的は、ドライエッチング
でトレンチ２５の内壁表面に生じたダメージを除去する
ものである。このため、酸化膜厚は薄くてもよく、たと
えば、厚さ１０ｎｍから３０ｎｍの範囲が適当である。
その際、シリコン窒化膜２３が酸化防止膜として機能す
るため、シリコン基板２１表面の素子領域は酸化されな
い。
【０００８】次に、図５（ｄ）に示すように、ＣＶＤ法
を用いて、全面に第３のシリコン酸化膜２７を成膜す
る。成膜する膜厚は、トレンチ２５の深さと第１のシリ
コン酸化膜２２の膜厚とシリコン窒化膜２３の膜厚に依
存し、これらの合計程度になるように、第３のシリコン
酸化膜２７の膜厚を設定する。このようにして、トレン
チ２５の内部は第３のシリコン酸化膜２７で完全に埋設
される。
を用いて、全面に第３のシリコン酸化膜２７を成膜す
る。成膜する膜厚は、トレンチ２５の深さと第１のシリ
コン酸化膜２２の膜厚とシリコン窒化膜２３の膜厚に依
存し、これらの合計程度になるように、第３のシリコン
酸化膜２７の膜厚を設定する。このようにして、トレン
チ２５の内部は第３のシリコン酸化膜２７で完全に埋設
される。
【０００９】次に、図６（ｅ）に示すように、化学的機
械的研磨（ＣＭＰ）法を用いて、第３のシリコン酸化膜
２７を研磨する。この研磨は、シリコン窒化膜２３上の
第３のシリコン酸化膜２７が完全に除去され、シリコン
窒化膜２３表面が露出するまで行う。但し、シリコン窒
化膜２３は、完全には除去されないように研磨時間を調
節する。この時点で、シリコン窒化膜２３の開孔幅ｘ３
は、トレンチ６の幅ｙ３よりも狭くなっている。これ
は、シリコン窒化膜２３の開口幅と同等の幅で形成され
たトレンチの内壁に、熱酸化法で、第２のシリコン酸化
膜２６を形成したからである。
械的研磨（ＣＭＰ）法を用いて、第３のシリコン酸化膜
２７を研磨する。この研磨は、シリコン窒化膜２３上の
第３のシリコン酸化膜２７が完全に除去され、シリコン
窒化膜２３表面が露出するまで行う。但し、シリコン窒
化膜２３は、完全には除去されないように研磨時間を調
節する。この時点で、シリコン窒化膜２３の開孔幅ｘ３
は、トレンチ６の幅ｙ３よりも狭くなっている。これ
は、シリコン窒化膜２３の開口幅と同等の幅で形成され
たトレンチの内壁に、熱酸化法で、第２のシリコン酸化
膜２６を形成したからである。
【００１０】シリコン表面を熱酸化すると、酸化膜の約
半分の膜厚だけシリコン表面が後退する。本構成の場
合、たとえば、第２のシリコン酸化膜２６の膜厚が３０
ｎｍであると仮定すると、トレンチの幅は片側で３０ｎ
ｍの半分の１５ｎｍほど広がり、両側合計では、シリコ
ン窒化膜２３の開口幅ｘ３よりも３０ｎｍだけトレンチ
の幅は広がる。
半分の膜厚だけシリコン表面が後退する。本構成の場
合、たとえば、第２のシリコン酸化膜２６の膜厚が３０
ｎｍであると仮定すると、トレンチの幅は片側で３０ｎ
ｍの半分の１５ｎｍほど広がり、両側合計では、シリコ
ン窒化膜２３の開口幅ｘ３よりも３０ｎｍだけトレンチ
の幅は広がる。
【００１１】次に、図６（ｆ）に示すように、１５０℃
程度に加熱した燐酸溶液を用いて、シリコン窒化膜２３
を選択的に除去する。トレンチ２５内部は、第２のシリ
コン酸化膜２６と第３のシリコン酸化膜２７とで充填さ
れ、シリコン基板２１表面上には第３のシリコン酸化膜
２７のみが突出している。素子領域表面には、第１のシ
リコン酸化膜２２が残存している。シリコン基板２１上
に突出している第３のシリコン酸化膜２７は、トレンチ
２５の幅よりも片側でｚ３だけ狭くなっている。
程度に加熱した燐酸溶液を用いて、シリコン窒化膜２３
を選択的に除去する。トレンチ２５内部は、第２のシリ
コン酸化膜２６と第３のシリコン酸化膜２７とで充填さ
れ、シリコン基板２１表面上には第３のシリコン酸化膜
２７のみが突出している。素子領域表面には、第１のシ
リコン酸化膜２２が残存している。シリコン基板２１上
に突出している第３のシリコン酸化膜２７は、トレンチ
２５の幅よりも片側でｚ３だけ狭くなっている。
【００１２】次に、図６（ｇ）に示すように、第１のシ
リコン酸化膜２２を、弗酸溶液を用いてエッチング除去
する。つづいて、シリコン基板２１表面の素子領域上
を、厚さ１０ｎｍから３０ｎｍの範囲で熱酸化し、その
後、この熱酸化膜を弗酸溶液でエッチング除去する。こ
れらのウエットエッチング工程を経る過程で、シリコン
基板２１表面上に突出していた第３のシリコン酸化膜２
７もエッチングされて、ほぼシリコン基板２１表面付近
にまで、その高さは低くなる。
リコン酸化膜２２を、弗酸溶液を用いてエッチング除去
する。つづいて、シリコン基板２１表面の素子領域上
を、厚さ１０ｎｍから３０ｎｍの範囲で熱酸化し、その
後、この熱酸化膜を弗酸溶液でエッチング除去する。こ
れらのウエットエッチング工程を経る過程で、シリコン
基板２１表面上に突出していた第３のシリコン酸化膜２
７もエッチングされて、ほぼシリコン基板２１表面付近
にまで、その高さは低くなる。
【００１３】このウエットエッチング工程で、第３のシ
リコン酸化膜２７の突出部をエッチングする際に、トレ
ンチの側壁からｚ３の距離の間には、突出した部分が存
在しない。このため、この状態でウエットエッチングを
行うと、第１のシリコン酸化膜２２がエッチング除去さ
れた直後から、トレンチ内部に充填されている第２のシ
リコン酸化膜２６の上部がエッチングされ始める。シリ
コン基板２１上に突出した第３のシリコン酸化膜２７
を、所定の高さまでエッチングする間に、トレンチ内部
に充填されている第２のシリコン酸化膜２６の上部のエ
ッチングも進行し、最終的には図６（ｇ）で示すような
窪み２８が生じる。このため、トレンチ２５を挟んで形
成される素子領域には、肩部２９が生じる。
リコン酸化膜２７の突出部をエッチングする際に、トレ
ンチの側壁からｚ３の距離の間には、突出した部分が存
在しない。このため、この状態でウエットエッチングを
行うと、第１のシリコン酸化膜２２がエッチング除去さ
れた直後から、トレンチ内部に充填されている第２のシ
リコン酸化膜２６の上部がエッチングされ始める。シリ
コン基板２１上に突出した第３のシリコン酸化膜２７
を、所定の高さまでエッチングする間に、トレンチ内部
に充填されている第２のシリコン酸化膜２６の上部のエ
ッチングも進行し、最終的には図６（ｇ）で示すような
窪み２８が生じる。このため、トレンチ２５を挟んで形
成される素子領域には、肩部２９が生じる。
【００１４】
【発明が解決しようとする課題】上述した、従来の方法
で形成された半導体素子の肩部２９には、電界が集中し
やすく、トレンチ２５上に窪み２８が生じると、その後
に形成されるＭＯＳトランジスタのスイッチング特性が
劣化するという問題や、ゲート酸化膜の長期信頼性の劣
化が引き起こされるという問題が生じる。また、ゲート
電極とシリコン基板間のリーク電流の増加や、ゲート耐
圧の劣化が引き起こされる。
で形成された半導体素子の肩部２９には、電界が集中し
やすく、トレンチ２５上に窪み２８が生じると、その後
に形成されるＭＯＳトランジスタのスイッチング特性が
劣化するという問題や、ゲート酸化膜の長期信頼性の劣
化が引き起こされるという問題が生じる。また、ゲート
電極とシリコン基板間のリーク電流の増加や、ゲート耐
圧の劣化が引き起こされる。
【００１５】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、トレンチ表面を
埋設したシリコン酸化膜の表面形状に窪みが生じ、素子
領域に肩部が発生することを防止し、その後の工程で形
成されるＭＯＳトランジスタのスイッチング特性の劣化
を防止し、さらに、ゲート酸化膜の長期信頼性の劣化
や、ゲート電極とシリコン基板間のリーク電流の増加や
ゲート耐圧の劣化を防止する、半導体装置及びその製造
方法を提供することにある。
てなされたものであって、その目的は、トレンチ表面を
埋設したシリコン酸化膜の表面形状に窪みが生じ、素子
領域に肩部が発生することを防止し、その後の工程で形
成されるＭＯＳトランジスタのスイッチング特性の劣化
を防止し、さらに、ゲート酸化膜の長期信頼性の劣化
や、ゲート電極とシリコン基板間のリーク電流の増加や
ゲート耐圧の劣化を防止する、半導体装置及びその製造
方法を提供することにある。
【００１６】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る装置は、その概要を述べれば、半導体
基板上に形成された第１の絶縁膜（例えば、シリコン窒
化膜（図１（ｃ）の３））を成膜し、第１の絶縁膜内壁
に第２の絶縁膜（例えば、シリコン酸化膜のスペーサー
（図１（ｃ）の５））を配設した後に、第１の絶縁膜及
び第２の絶縁膜からなる開孔をマスクとしてトレンチを
形成する、または、第１の絶縁膜（例えば、シリコン窒
化膜（図３（ｃ）の１３））の開孔のみをマスクとして
トレンチを形成した後に、トレンチ内壁にエピタキシャ
ル層（例えば、シリコンエピタキシャル層（図３（ｃ）
の１６））を形成することにより、第１の絶縁膜の開孔
よりも小さい径のトレンチを形成するものであり、より
詳細には、下記記載の特徴を有する。
め、本発明に係る装置は、その概要を述べれば、半導体
基板上に形成された第１の絶縁膜（例えば、シリコン窒
化膜（図１（ｃ）の３））を成膜し、第１の絶縁膜内壁
に第２の絶縁膜（例えば、シリコン酸化膜のスペーサー
（図１（ｃ）の５））を配設した後に、第１の絶縁膜及
び第２の絶縁膜からなる開孔をマスクとしてトレンチを
形成する、または、第１の絶縁膜（例えば、シリコン窒
化膜（図３（ｃ）の１３））の開孔のみをマスクとして
トレンチを形成した後に、トレンチ内壁にエピタキシャ
ル層（例えば、シリコンエピタキシャル層（図３（ｃ）
の１６））を形成することにより、第１の絶縁膜の開孔
よりも小さい径のトレンチを形成するものであり、より
詳細には、下記記載の特徴を有する。
【００１７】本発明は第１の視点において、基板内にト
レンチを有する半導体装置の製造方法において、前記基
板上に所定の開孔を有する第１の絶縁膜を成膜し、前記
第１の絶縁膜の前記開孔の内壁に第２の絶縁膜を配設
し、前記第１の絶縁膜と、前記第２の絶縁膜と、からな
る開孔をマスクとしてトレンチを形成するように構成さ
れる。
レンチを有する半導体装置の製造方法において、前記基
板上に所定の開孔を有する第１の絶縁膜を成膜し、前記
第１の絶縁膜の前記開孔の内壁に第２の絶縁膜を配設
し、前記第１の絶縁膜と、前記第２の絶縁膜と、からな
る開孔をマスクとしてトレンチを形成するように構成さ
れる。
【００１８】また、本発明は第２の視点において、基板
内にトレンチを有する半導体装置の製造方法において、
前記基板上に所定の開孔を有する第１の絶縁膜を成膜
し、前記第１の絶縁膜の開孔をマスクとしてトレンチを
形成し、前記トレンチの内壁にエピタキシャル層を堆積
し、前記エピタキシャル層の内壁に第２の絶縁膜を配設
するようにしてもよい。
内にトレンチを有する半導体装置の製造方法において、
前記基板上に所定の開孔を有する第１の絶縁膜を成膜
し、前記第１の絶縁膜の開孔をマスクとしてトレンチを
形成し、前記トレンチの内壁にエピタキシャル層を堆積
し、前記エピタキシャル層の内壁に第２の絶縁膜を配設
するようにしてもよい。
【００１９】また、本発明の製造方法は、(ａ)シリコン
基板上に第１のシリコン酸化膜２とシリコン窒化膜３を
順次成膜する工程と、(ｂ)フォトエッチング工程により
前記第１のシリコン酸化膜２と前記シリコン窒化膜３に
開孔を形成する工程と、(ｃ)前記シリコン窒化膜３の開
孔部の側壁にシリコン酸化膜スペーサー５を配設する工
程と、(ｄ)前記シリコン窒化膜３と前記シリコン酸化膜
スペーサー５をマスクとしてトレンチ６を形成する工程
と、(ｅ)前記トレンチ６内壁に第３のシリコン酸化膜７
を形成する工程と、(ｆ)前記トレンチ６内部を第４のシ
リコン酸化膜８で埋設する工程と、(ｇ)前記シリコン窒
化膜３を除去する工程と、(ｈ)前記基板上に突出した第
３のシリコン酸化膜７及び第４のシリコン酸化膜８を除
去する工程、を含む。
基板上に第１のシリコン酸化膜２とシリコン窒化膜３を
順次成膜する工程と、(ｂ)フォトエッチング工程により
前記第１のシリコン酸化膜２と前記シリコン窒化膜３に
開孔を形成する工程と、(ｃ)前記シリコン窒化膜３の開
孔部の側壁にシリコン酸化膜スペーサー５を配設する工
程と、(ｄ)前記シリコン窒化膜３と前記シリコン酸化膜
スペーサー５をマスクとしてトレンチ６を形成する工程
と、(ｅ)前記トレンチ６内壁に第３のシリコン酸化膜７
を形成する工程と、(ｆ)前記トレンチ６内部を第４のシ
リコン酸化膜８で埋設する工程と、(ｇ)前記シリコン窒
化膜３を除去する工程と、(ｈ)前記基板上に突出した第
３のシリコン酸化膜７及び第４のシリコン酸化膜８を除
去する工程、を含む。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態及びそ
の具体例を例示する実施例に則して詳細に説明する。
の具体例を例示する実施例に則して詳細に説明する。
【００２１】本発明に係る半導体素子の製造方法は、そ
の好ましい一実施の形態において、シリコン基板上に形
成した、所定の開孔を有するシリコン窒化膜（図１
（ｃ）の３）をトレンチ形成のエッチングマスクとして
使用するに際し、シリコン窒化膜の開孔内壁に、シリコ
ン酸化膜スペーサー（図１（ｃ）の５）を配設する。
の好ましい一実施の形態において、シリコン基板上に形
成した、所定の開孔を有するシリコン窒化膜（図１
（ｃ）の３）をトレンチ形成のエッチングマスクとして
使用するに際し、シリコン窒化膜の開孔内壁に、シリコ
ン酸化膜スペーサー（図１（ｃ）の５）を配設する。
【００２２】また、シリコン基板上に形成した、所定の
開孔を有するシリコン窒化膜（図３（ｃ）の１３）をエ
ッチングマスクとして、トレンチ（図３（ｃ）の１５）
を形成した後、トレンチ内壁にシリコンエピタキシャル
層（図３（ｃ）の１６）を形成する。
開孔を有するシリコン窒化膜（図３（ｃ）の１３）をエ
ッチングマスクとして、トレンチ（図３（ｃ）の１５）
を形成した後、トレンチ内壁にシリコンエピタキシャル
層（図３（ｃ）の１６）を形成する。
【００２３】上記した本発明の実施の形態について、更
に詳細に説明すべく、本発明の実施例について、製造工
程順に示した図１から図４を参照して説明する。
に詳細に説明すべく、本発明の実施例について、製造工
程順に示した図１から図４を参照して説明する。
【００２４】〔実施例１〕図１（ａ）乃至図１（ｄ）及
び図２（ｅ）乃至図２（ｈ）は、本発明の第１の実施例
を工程順に示した断面図である。なお、図１及び図２
は、図面作成の都合で分図されたものである。
び図２（ｅ）乃至図２（ｈ）は、本発明の第１の実施例
を工程順に示した断面図である。なお、図１及び図２
は、図面作成の都合で分図されたものである。
【００２５】まず、図１（ａ）に示すように、シリコン
基板１上に、熱酸化法を用いて、第１のシリコン酸化膜
２を厚さ５ｎｍから２０ｎｍの範囲で形成し、その上
に、ＣＶＤ法を用いて、シリコン窒化膜３を厚さ１００
ｎｍから３００ｎｍの範囲で成膜する。つづいて、リソ
グラフィ技術を用いて、素子となる所定の領域にレジス
トパターン４を形成する。その後、ドライエッチング技
術を用いて、シリコン窒化膜３および第１のシリコン酸
化膜２を順次異方的にエッチング除去する。
基板１上に、熱酸化法を用いて、第１のシリコン酸化膜
２を厚さ５ｎｍから２０ｎｍの範囲で形成し、その上
に、ＣＶＤ法を用いて、シリコン窒化膜３を厚さ１００
ｎｍから３００ｎｍの範囲で成膜する。つづいて、リソ
グラフィ技術を用いて、素子となる所定の領域にレジス
トパターン４を形成する。その後、ドライエッチング技
術を用いて、シリコン窒化膜３および第１のシリコン酸
化膜２を順次異方的にエッチング除去する。
【００２６】次に、図１（ｂ）に示すように、レジスト
パターン４を酸素プラズマによってアッシング除去した
後に、全面に第２のシリコン酸化膜を成膜し、引き続
き、異方的なエッチバックを行って、シリコン窒化膜３
の開孔部の側壁にシリコン酸化膜スペーサー５を残留形
成する。
パターン４を酸素プラズマによってアッシング除去した
後に、全面に第２のシリコン酸化膜を成膜し、引き続
き、異方的なエッチバックを行って、シリコン窒化膜３
の開孔部の側壁にシリコン酸化膜スペーサー５を残留形
成する。
【００２７】ここで、成膜する第２のシリコン酸化膜の
膜厚は、シリコン窒化膜３の開孔部を完全に埋設しない
厚さに設定する必要がある。つまり、シリコン窒化膜３
の開孔パターンのうち、最も狭い開孔幅の半分よりも薄
い膜厚である必要がある。たとえば、開孔幅の最も狭い
部分が０.２μｍ、つまり２００ｎｍであったとすれ
ば、全面に成膜される第２のシリコン酸化膜厚は、開孔
幅の半分である１００ｎｍよりも薄い膜厚、たとえば３
０ｎｍから８０ｎｍの範囲が適当である。
膜厚は、シリコン窒化膜３の開孔部を完全に埋設しない
厚さに設定する必要がある。つまり、シリコン窒化膜３
の開孔パターンのうち、最も狭い開孔幅の半分よりも薄
い膜厚である必要がある。たとえば、開孔幅の最も狭い
部分が０.２μｍ、つまり２００ｎｍであったとすれ
ば、全面に成膜される第２のシリコン酸化膜厚は、開孔
幅の半分である１００ｎｍよりも薄い膜厚、たとえば３
０ｎｍから８０ｎｍの範囲が適当である。
【００２８】次に、図１（ｃ）に示すように、シリコン
窒化膜３とシリコン酸化膜スペーサー５をエッチングマ
スクとして、シリコン基板１を異方的にエッチングし、
トレンチ６を形成する。たとえば、ＣＦ4とＨＢｒの混
合ガスを用いた異方性ドライエッチングを行うと、シリ
コンとシリコン窒化膜あるいはシリコン酸化膜との選択
比は１０程度が得られる。この際、トレンチ６の深さが
１５０ｎｍから５００ｎｍの範囲になるようにエッチン
グを行う。
窒化膜３とシリコン酸化膜スペーサー５をエッチングマ
スクとして、シリコン基板１を異方的にエッチングし、
トレンチ６を形成する。たとえば、ＣＦ4とＨＢｒの混
合ガスを用いた異方性ドライエッチングを行うと、シリ
コンとシリコン窒化膜あるいはシリコン酸化膜との選択
比は１０程度が得られる。この際、トレンチ６の深さが
１５０ｎｍから５００ｎｍの範囲になるようにエッチン
グを行う。
【００２９】次に、図１（ｄ）に示すように、熱酸化法
により、トレンチ６の内壁に第３のシリコン酸化膜７を
形成する。この熱酸化の目的は、ドライエッチングでト
レンチ６の内壁表面に生じたダメージを除去するもので
ある。このため、酸化膜厚は薄くてもよく、たとえば、
１０ｎｍから３０ｎｍの範囲が適当である。厚い場合で
も、第２のシリコン酸化膜の成膜膜厚の２倍よりも薄く
なければならない。ここで、シリコン窒化膜３が酸化防
止膜として機能するため、シリコン基板１上の素子領域
は酸化されない。
により、トレンチ６の内壁に第３のシリコン酸化膜７を
形成する。この熱酸化の目的は、ドライエッチングでト
レンチ６の内壁表面に生じたダメージを除去するもので
ある。このため、酸化膜厚は薄くてもよく、たとえば、
１０ｎｍから３０ｎｍの範囲が適当である。厚い場合で
も、第２のシリコン酸化膜の成膜膜厚の２倍よりも薄く
なければならない。ここで、シリコン窒化膜３が酸化防
止膜として機能するため、シリコン基板１上の素子領域
は酸化されない。
【００３０】次に、図２（ｅ）に示すように、ＣＶＤ法
を用いて、全面に第４のシリコン酸化膜８を成膜する。
成膜膜厚は、トレンチ６の深さと第１のシリコン酸化膜
２の膜厚とシリコン窒化膜３の膜厚に依存し、これらの
合計程度になるように、第４のシリコン酸化膜８の膜厚
を設定する。このようにしてトレンチ６の内部は第４の
シリコン酸化膜８で完全に埋設される。
を用いて、全面に第４のシリコン酸化膜８を成膜する。
成膜膜厚は、トレンチ６の深さと第１のシリコン酸化膜
２の膜厚とシリコン窒化膜３の膜厚に依存し、これらの
合計程度になるように、第４のシリコン酸化膜８の膜厚
を設定する。このようにしてトレンチ６の内部は第４の
シリコン酸化膜８で完全に埋設される。
【００３１】次に、図２（ｆ）に示すように、ＣＭＰ法
を用いて、第４のシリコン酸化膜８を研磨する。この研
磨は、シリコン窒化膜３上の第４のシリコン酸化膜８が
完全に除去され、シリコン窒化膜３表面が露出するまで
行う。但し、シリコン窒化膜３は完全には除去されない
ように研磨時間を調節する。
を用いて、第４のシリコン酸化膜８を研磨する。この研
磨は、シリコン窒化膜３上の第４のシリコン酸化膜８が
完全に除去され、シリコン窒化膜３表面が露出するまで
行う。但し、シリコン窒化膜３は完全には除去されない
ように研磨時間を調節する。
【００３２】この時点で、シリコン窒化膜３の開孔幅ｘ
１は、トレンチ６の幅ｙ１よりも広くなっている。これ
は、トレンチ６をドライエッチング技術で形成するとき
に、シリコン窒化膜３の開孔の内側に、シリコン酸化膜
スペーサー５をあらかじめ形成しているからである。
１は、トレンチ６の幅ｙ１よりも広くなっている。これ
は、トレンチ６をドライエッチング技術で形成するとき
に、シリコン窒化膜３の開孔の内側に、シリコン酸化膜
スペーサー５をあらかじめ形成しているからである。
【００３３】次に、図２（ｇ）に示すように、１５０℃
程度に加熱した燐酸溶液を用いて、シリコン窒化膜３を
選択的に除去する。トレンチ６内部は、第３のシリコン
酸化膜７と第４のシリコン酸化膜８とで充填され、シリ
コン基板１表面上には、シリコン酸化膜スペーサー５と
第４のシリコン酸化膜８とが突出している。素子領域表
面には、第１のシリコン酸化膜２が残存している。シリ
コン基板１上に突出しているシリコン酸化膜は、トレン
チ６の幅よりもｚ１だけ素子領域上に張り出している。
程度に加熱した燐酸溶液を用いて、シリコン窒化膜３を
選択的に除去する。トレンチ６内部は、第３のシリコン
酸化膜７と第４のシリコン酸化膜８とで充填され、シリ
コン基板１表面上には、シリコン酸化膜スペーサー５と
第４のシリコン酸化膜８とが突出している。素子領域表
面には、第１のシリコン酸化膜２が残存している。シリ
コン基板１上に突出しているシリコン酸化膜は、トレン
チ６の幅よりもｚ１だけ素子領域上に張り出している。
【００３４】次に、図２（ｈ）に示すように、第１のシ
リコン酸化膜２を弗酸溶液を用いてエッチング除去す
る。つづいて、シリコン基板１表面の素子領域上を厚さ
１０ｎｍから３０ｎｍの範囲で熱酸化し、その後、この
熱酸化膜を弗酸溶液でエッチング除去する。これらのウ
エットエッチング工程を経る過程で、シリコン基板１表
面上に突出していたシリコン酸化膜もエッチングされ
て、ほぼシリコン基板１表面付近にまでその高さは低く
なる。
リコン酸化膜２を弗酸溶液を用いてエッチング除去す
る。つづいて、シリコン基板１表面の素子領域上を厚さ
１０ｎｍから３０ｎｍの範囲で熱酸化し、その後、この
熱酸化膜を弗酸溶液でエッチング除去する。これらのウ
エットエッチング工程を経る過程で、シリコン基板１表
面上に突出していたシリコン酸化膜もエッチングされ
て、ほぼシリコン基板１表面付近にまでその高さは低く
なる。
【００３５】第１の実施例では、図２（ｇ）に示す工程
において、シリコン基板１上に突出している第４のシリ
コン酸化膜８及びシリコン酸化膜スペーサー５が、トレ
ンチ６の幅よりもｚ１だけ素子領域上に張り出している
形状となるため、ウエットエッチング工程で突出部をエ
ッチングする際に、トレンチ６内壁の第３のシリコン酸
化膜７の部分のみが早くエッチングされることはなく、
従来例のごとく、トレンチ上部に窪みが生じることはな
い。
において、シリコン基板１上に突出している第４のシリ
コン酸化膜８及びシリコン酸化膜スペーサー５が、トレ
ンチ６の幅よりもｚ１だけ素子領域上に張り出している
形状となるため、ウエットエッチング工程で突出部をエ
ッチングする際に、トレンチ６内壁の第３のシリコン酸
化膜７の部分のみが早くエッチングされることはなく、
従来例のごとく、トレンチ上部に窪みが生じることはな
い。
【００３６】〔実施例２〕次に、本発明の第２の実施例
について説明する。図３（ａ）乃至図３（ｄ）及び図４
（ｅ）乃至図４（ｈ）は、本発明の第２の実施例を工程
順に示した断面図である。なお、図３及び図４は、図面
作成の都合で分図されたものである。
について説明する。図３（ａ）乃至図３（ｄ）及び図４
（ｅ）乃至図４（ｈ）は、本発明の第２の実施例を工程
順に示した断面図である。なお、図３及び図４は、図面
作成の都合で分図されたものである。
【００３７】シリコン窒化膜の開孔よりも小さい径のト
レンチを形成する方法として、第１の実施例は、トレン
チをエッチングする前に、マスクとなるシリコン窒化膜
の開孔内壁にシリコン酸化膜スペーサーを形成する構造
であったが、第２の実施例では、トレンチ形成後に、ト
レンチ内部にシリコンをエピタキシャル成長する構造に
ついて適応したものである。
レンチを形成する方法として、第１の実施例は、トレン
チをエッチングする前に、マスクとなるシリコン窒化膜
の開孔内壁にシリコン酸化膜スペーサーを形成する構造
であったが、第２の実施例では、トレンチ形成後に、ト
レンチ内部にシリコンをエピタキシャル成長する構造に
ついて適応したものである。
【００３８】図３（ａ）を参照すると、前記第１の実施
例と同様に、シリコン基板１１上に第１のシリコン酸化
膜１２とシリコン窒化膜１３成膜し、公知のリソグラフ
ィ技術及びドライエッチング技術を用いて、シリコン窒
化膜１３および第１のシリコン酸化膜１２に開孔を形成
する。
例と同様に、シリコン基板１１上に第１のシリコン酸化
膜１２とシリコン窒化膜１３成膜し、公知のリソグラフ
ィ技術及びドライエッチング技術を用いて、シリコン窒
化膜１３および第１のシリコン酸化膜１２に開孔を形成
する。
【００３９】次に、図３（ｂ）に示すように、レジスト
パターン１４を酸素プラズマによってアッシング除去し
た後に、シリコン窒化膜１３をエッチングマスクとし
て、シリコン基板１１を異方的にエッチングし、トレン
チ１５を形成する。たとえば、ＣＦ4とＨＢｒの混合ガ
スを用いた異方性ドライエッチングを行うと、シリコン
とシリコン窒化膜あるいはシリコン酸化膜との選択比は
１０程度が得られる。この際、トレンチ１５の深さが１
５０ｎｍから５００ｎｍの範囲になるようにエッチング
を行う。
パターン１４を酸素プラズマによってアッシング除去し
た後に、シリコン窒化膜１３をエッチングマスクとし
て、シリコン基板１１を異方的にエッチングし、トレン
チ１５を形成する。たとえば、ＣＦ4とＨＢｒの混合ガ
スを用いた異方性ドライエッチングを行うと、シリコン
とシリコン窒化膜あるいはシリコン酸化膜との選択比は
１０程度が得られる。この際、トレンチ１５の深さが１
５０ｎｍから５００ｎｍの範囲になるようにエッチング
を行う。
【００４０】次に、図３（ｃ）に示すように、超高真空
ＣＶＤ装置を用いて、トレンチ１５の内壁にシリコンを
選択エピタキシャル成長して、エピタキシャルシリコン
層１６を形成する。本工程では、選択成長法を用いるた
め、エピタキシャルシリコン層は、シリコンが露出して
いる部分、つまりトレンチ内部にしか成長しない。エピ
タキシャル成長するシリコンの膜厚は、トレンチ１５の
開孔幅に依存するが、たとえば開孔幅の最も狭い部分が
０.２μｍ、つまり２００ｎｍであったとすれば、成膜
されるエピタキシャルシリコン層１６の膜厚は開孔幅の
半分である１００ｎｍよりも薄い膜厚、たとえば３０ｎ
ｍから８０ｎｍの範囲が適当である。
ＣＶＤ装置を用いて、トレンチ１５の内壁にシリコンを
選択エピタキシャル成長して、エピタキシャルシリコン
層１６を形成する。本工程では、選択成長法を用いるた
め、エピタキシャルシリコン層は、シリコンが露出して
いる部分、つまりトレンチ内部にしか成長しない。エピ
タキシャル成長するシリコンの膜厚は、トレンチ１５の
開孔幅に依存するが、たとえば開孔幅の最も狭い部分が
０.２μｍ、つまり２００ｎｍであったとすれば、成膜
されるエピタキシャルシリコン層１６の膜厚は開孔幅の
半分である１００ｎｍよりも薄い膜厚、たとえば３０ｎ
ｍから８０ｎｍの範囲が適当である。
【００４１】次に、図３（ｄ）に示すように、トレンチ
１５の内部に形成したエピタキシャルシリコン層１６
に、熱酸化法により、第２のシリコン酸化膜１７を形成
する。酸化膜厚は、１０ｎｍから３０ｎｍの範囲が適当
であり、厚い場合でも、エピタキシャルシリコン層１６
の成膜膜厚の２倍よりも薄くなければならない。シリコ
ン窒化膜１３が酸化防止膜として機能するため、シリコ
ン基板１１上の素子領域は酸化されない。
１５の内部に形成したエピタキシャルシリコン層１６
に、熱酸化法により、第２のシリコン酸化膜１７を形成
する。酸化膜厚は、１０ｎｍから３０ｎｍの範囲が適当
であり、厚い場合でも、エピタキシャルシリコン層１６
の成膜膜厚の２倍よりも薄くなければならない。シリコ
ン窒化膜１３が酸化防止膜として機能するため、シリコ
ン基板１１上の素子領域は酸化されない。
【００４２】次に、図４（ｅ）に示すように、前記第１
の実施例と同様に、ＣＶＤ法を用いて、全面に第３のシ
リコン酸化膜１８を成膜し、トレンチ１５の内部を第３
のシリコン酸化膜１８で完全に埋設する。
の実施例と同様に、ＣＶＤ法を用いて、全面に第３のシ
リコン酸化膜１８を成膜し、トレンチ１５の内部を第３
のシリコン酸化膜１８で完全に埋設する。
【００４３】次に、図４（ｆ）に示すように、前記第１
の実施例と同様に、ＣＭＰ法を用いて、第３のシリコン
酸化膜１８をシリコン窒化膜１３表面が露出する研磨す
る。
の実施例と同様に、ＣＭＰ法を用いて、第３のシリコン
酸化膜１８をシリコン窒化膜１３表面が露出する研磨す
る。
【００４４】この時点で、シリコン窒化膜１３の開口幅
ｘ２は、トレンチ１５の幅ｙ２よりも広くなっている。
これは、トレンチ１５内部に選択エピタキシャルシリコ
ン層１６を成長させることによって、トレンチ１５の幅
を狭くしたためである。
ｘ２は、トレンチ１５の幅ｙ２よりも広くなっている。
これは、トレンチ１５内部に選択エピタキシャルシリコ
ン層１６を成長させることによって、トレンチ１５の幅
を狭くしたためである。
【００４５】次に、図４（ｇ）に示すように、前記第１
の実施例と同様に、１５０℃程度に加熱した燐酸溶液を
用いて、シリコン窒化膜１３を選択的に除去する。トレ
ンチ１５内部は、第２のシリコン酸化膜１７と第３のシ
リコン酸化膜１８とで充填され、シリコン基板１１表面
上にも、第２のシリコン酸化膜１７と第３のシリコン酸
化膜１８とが突出している。素子領域表面には、第１の
シリコン酸化膜１２が残存している。シリコン基板１１
上に突出しているシリコン酸化膜は、トレンチ１５の幅
よりもｚ２だけ素子領域上に張り出している。
の実施例と同様に、１５０℃程度に加熱した燐酸溶液を
用いて、シリコン窒化膜１３を選択的に除去する。トレ
ンチ１５内部は、第２のシリコン酸化膜１７と第３のシ
リコン酸化膜１８とで充填され、シリコン基板１１表面
上にも、第２のシリコン酸化膜１７と第３のシリコン酸
化膜１８とが突出している。素子領域表面には、第１の
シリコン酸化膜１２が残存している。シリコン基板１１
上に突出しているシリコン酸化膜は、トレンチ１５の幅
よりもｚ２だけ素子領域上に張り出している。
【００４６】最後に、図４（ｈ）に示すように、前記第
１の実施例と同様に、第１のシリコン酸化膜１２を弗酸
溶液を用いてエッチング除去する。つづいて、シリコン
基板１１表面の素子領域上を厚さ１０ｎｍから３０ｎｍ
の範囲で熱酸化し、その後、この熱酸化膜を弗酸溶液で
エッチング除去する。これらのウエットエッチング工程
を経る過程で、シリコン基板表面上に突出していたシリ
コン酸化膜もエッチングされて、ほぼシリコン基板表面
付近にまでその高さは低くなる。
１の実施例と同様に、第１のシリコン酸化膜１２を弗酸
溶液を用いてエッチング除去する。つづいて、シリコン
基板１１表面の素子領域上を厚さ１０ｎｍから３０ｎｍ
の範囲で熱酸化し、その後、この熱酸化膜を弗酸溶液で
エッチング除去する。これらのウエットエッチング工程
を経る過程で、シリコン基板表面上に突出していたシリ
コン酸化膜もエッチングされて、ほぼシリコン基板表面
付近にまでその高さは低くなる。
【００４７】第２の実施例においては、第１の実施例と
同様に、図４（ｇ）に示すように、シリコン基板１１上
に突出している第３のシリコン酸化膜１８及び第２のシ
リコン酸化膜１７が、トレンチ１５の幅よりもｚ２だけ
素子領域上に張り出している形状となるため、ウエット
エッチング工程で突出部をエッチングする際、トレンチ
１５内壁の第２のシリコン酸化膜１７の部分のみが早く
エッチングされることはなく、従来例のごとくトレンチ
上部に窪みが生じることはない。
同様に、図４（ｇ）に示すように、シリコン基板１１上
に突出している第３のシリコン酸化膜１８及び第２のシ
リコン酸化膜１７が、トレンチ１５の幅よりもｚ２だけ
素子領域上に張り出している形状となるため、ウエット
エッチング工程で突出部をエッチングする際、トレンチ
１５内壁の第２のシリコン酸化膜１７の部分のみが早く
エッチングされることはなく、従来例のごとくトレンチ
上部に窪みが生じることはない。
【００４８】
【発明の効果】以上説明したように、本発明は、下記記
載の効果を奏する。
載の効果を奏する。
【００４９】本発明の第１の効果は、シリコン基板上に
順次形成した熱酸化膜と窒化膜に、フォトエッチング工
程により開孔を形成した後、前記窒化膜開孔部の側壁
に、酸化膜スペーサーを形成することにより、その後に
行うトレンチ形成、酸化膜充填後の素子の断面が、図２
（ｆ）に示すような形状、すなわちシリコン窒化膜の開
孔幅の方がトレンチの幅よりも広い形状、となることで
ある。
順次形成した熱酸化膜と窒化膜に、フォトエッチング工
程により開孔を形成した後、前記窒化膜開孔部の側壁
に、酸化膜スペーサーを形成することにより、その後に
行うトレンチ形成、酸化膜充填後の素子の断面が、図２
（ｆ）に示すような形状、すなわちシリコン窒化膜の開
孔幅の方がトレンチの幅よりも広い形状、となることで
ある。
【００５０】このように、シリコン窒化膜の開孔幅の方
がトレンチの幅よりも広いということは、トレンチ内か
らシリコン基板上に突出したシリコン酸化膜の幅が、ト
レンチの幅よりも広いというように言い換えることがで
きる。つまり、トレンチ上部のシリコン酸化膜が、素子
領域をオーバーラップする形で覆っている。このこと
は、さらに、その後のウエットエッチング工程で、シリ
コン基板上に突出したシリコン酸化膜を除去する際に、
トレンチ内部を埋設するシリコン酸化膜のうち、外周部
分のみが過度にエッチングされ、窪みが生じることを防
止し、素子領域の肩部が露出することを防止する役目を
果たす。
がトレンチの幅よりも広いということは、トレンチ内か
らシリコン基板上に突出したシリコン酸化膜の幅が、ト
レンチの幅よりも広いというように言い換えることがで
きる。つまり、トレンチ上部のシリコン酸化膜が、素子
領域をオーバーラップする形で覆っている。このこと
は、さらに、その後のウエットエッチング工程で、シリ
コン基板上に突出したシリコン酸化膜を除去する際に、
トレンチ内部を埋設するシリコン酸化膜のうち、外周部
分のみが過度にエッチングされ、窪みが生じることを防
止し、素子領域の肩部が露出することを防止する役目を
果たす。
【００５１】従って、このようなトレンチ分離を行うこ
とによって、その後に形成されるＭＯＳトランジスタの
スイッチング特性が劣化するのを防止でき、さらにゲー
ト酸化膜の長期信頼性の劣化を防止でき、ゲート電極と
シリコン基板間のリーク電流の増加やゲート耐圧の劣化
を防止できるという効果が得られる。
とによって、その後に形成されるＭＯＳトランジスタの
スイッチング特性が劣化するのを防止でき、さらにゲー
ト酸化膜の長期信頼性の劣化を防止でき、ゲート電極と
シリコン基板間のリーク電流の増加やゲート耐圧の劣化
を防止できるという効果が得られる。
【図１】本発明の第１の実施例に係るトレンチ形成方法
を工程順に示した断面図である。
を工程順に示した断面図である。
【図２】本発明の第１の実施例に係るトレンチ形成方法
を工程順に示した断面図である。
を工程順に示した断面図である。
【図３】本発明の第２の実施例に係るトレンチ形成方法
を工程順に示した断面図である。
を工程順に示した断面図である。
【図４】本発明の第２の実施例に係るトレンチ形成方法
を工程順に示した断面図である。
を工程順に示した断面図である。
【図５】従来のトレンチ形成方法を示した図である。
【図６】従来のトレンチ形成方法を示した図である。
１、１１、２１ 基板 ２、１２、２２ 第１の酸化膜 ３、１３，２３ 窒化膜 ４、１４，２４ レジストパターン ５ 酸化膜スペーサー ６、１５、２５ トレンチ ７、１８、２７ 第３の酸化膜 ８ 第４の酸化膜 １６ エピタキシャル層 １７、２６ 第２の酸化膜 ｘ１、ｘ２，ｘ３ 窒化膜の開口径 ｙ１，ｙ２，ｙ３ トレンチの開口径 ｚ１，ｚ２，ｚ３ 窒化膜の開口径とトレンチの開口径
の差分
の差分
Claims (8)
- 【請求項１】基板内にトレンチを有する半導体装置の製
造方法において、 前記基板上に所定の開孔を有する第１の絶縁膜を成膜
し、 前記第１の絶縁膜の前記開孔の内壁に第２の絶縁膜を配
設し、 前記第１の絶縁膜と、前記第２の絶縁膜と、からなる開
孔をマスクとしてトレンチを形成する、ことを特徴とす
る半導体装置の製造方法。 - 【請求項２】基板内にトレンチを有する半導体装置の製
造方法において、 前記基板上に所定の開孔を有する第１の絶縁膜を成膜
し、 前記第１の絶縁膜の開孔をマスクとしてトレンチを形成
し、 前記トレンチの内壁にエピタキシャル層を堆積し、 前記エピタキシャル層の内壁に第２の絶縁膜を配設す
る、ことを特徴とする半導体装置の製造方法。 - 【請求項３】前記第１の絶縁膜がシリコン窒化膜からな
り、 前記第２の絶縁膜がシリコン酸化膜からなる、ことを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項４】前記第１の絶縁膜がシリコン窒化膜からな
り、 前記第２の絶縁膜がシリコン酸化膜からなり、 前記エピタキシャル層がシリコンからなる、ことを特徴
とする請求項２記載の半導体装置の製造方法。 - 【請求項５】(ａ)シリコン基板上に第１のシリコン酸化
膜２とシリコン窒化膜３を順次成膜する工程と、 (ｂ)フォトエッチング工程により前記第１のシリコン酸
化膜２と前記シリコン窒化膜３に開孔を形成する工程
と、 (ｃ)前記シリコン窒化膜３開孔部の側壁にシリコン酸化
膜スペーサー５を配設する工程と、 (ｄ)前記シリコン窒化膜３と前記シリコン酸化膜スペー
サー５をマスクとしてトレンチ６を形成する工程と、 (ｅ)前記トレンチ６内壁に第３のシリコン酸化膜７を形
成する工程と、 (ｆ)前記トレンチ６内部を第４のシリコン酸化膜８で埋
設する工程と、 (ｇ)前記シリコン窒化膜３を除去する工程と、 (ｈ)前記基板上に突出した第３のシリコン酸化膜７及び
第４のシリコン酸化膜８を除去する工程、を含むことを
特徴とする半導体素子の製造方法。 - 【請求項６】(ａ)シリコン基板上に第１のシリコン酸化
膜１２とシリコン窒化膜１３を順次成膜する工程と、 (ｂ)フォトエッチング工程により前記第１のシリコン酸
化膜１２と前記シリコン窒化膜１３に開孔を形成する工
程と、 (ｃ)前記第１のシリコン酸化膜１２と前記シリコン窒化
膜１３をマスクとしてトレンチ１５を形成する工程と、 (ｄ)前記トレンチ１５内壁にエピタキシャルシリコン層
１６を堆積する工程と、 (ｅ)前記エピタキシャルシリコン層１６内壁に第２のシ
リコン酸化膜１７を配設する工程と、 (ｆ)前記トレンチ１５内部を第３のシリコン酸化膜１８
で埋設する工程と、 (ｇ)前記シリコン窒化膜３を除去する工程と、 (ｈ)前記基板上に突出した第３のシリコン酸化膜７及び
第４のシリコン酸化膜８を除去する工程、を含むことを
特徴とする半導体素子の製造方法。 - 【請求項７】基板内にトレンチを有する半導体装置にお
いて、 基板上に成膜された所定の開孔を有するシリコン窒化膜
と、前記シリコン窒化膜内壁に配設されたシリコン酸化
膜スペーサーと、をマスクとして形成したトレンチを有
し、 前記トレンチ内部がシリコン酸化膜で埋設され、 前記トレンチを埋設した前記シリコン酸化膜の表面形状
に窪みがない、ことを特徴とする半導体装置。 - 【請求項８】基板上に成膜された所定の開口を有するシ
リコン窒化膜をマスクとして形成されたトレンチを有
し、 前記トレンチ内壁にシリコンエピタキシャル層を有し、 前記トレンチ内部がシリコン酸化膜で埋設され、 前記トレンチを埋設した前記シリコン酸化膜の表面形状
に窪みがない、ことを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10082543A JPH11260906A (ja) | 1998-03-13 | 1998-03-13 | 半導体装置及びその製造方法 |
| KR1019990008420A KR19990077847A (ko) | 1998-03-13 | 1999-03-12 | 반도체 장치 및 그 제조 방법 |
| CN99102893A CN1229270A (zh) | 1998-03-13 | 1999-03-12 | 半导体装置及其制造方法 |
| TW088103918A TW413946B (en) | 1998-03-13 | 1999-03-12 | Semiconductor apparatus and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10082543A JPH11260906A (ja) | 1998-03-13 | 1998-03-13 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260906A true JPH11260906A (ja) | 1999-09-24 |
Family
ID=13777430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10082543A Pending JPH11260906A (ja) | 1998-03-13 | 1998-03-13 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH11260906A (ja) |
| KR (1) | KR19990077847A (ja) |
| CN (1) | CN1229270A (ja) |
| TW (1) | TW413946B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010038753A (ko) * | 1999-10-27 | 2001-05-15 | 박종섭 | 반도체 장치의 분리구조 제조방법 |
| JP2003017598A (ja) * | 2001-07-04 | 2003-01-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2003209164A (ja) * | 2001-12-18 | 2003-07-25 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| US6939810B2 (en) | 2002-07-01 | 2005-09-06 | Fujitsu Limited | Method of forming isolation film |
| US7095093B2 (en) | 2001-06-29 | 2006-08-22 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing a semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853803A (zh) * | 2010-01-28 | 2010-10-06 | 上海宏力半导体制造有限公司 | 减小浅沟道隔离边缘凹坑的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63246869A (ja) * | 1987-04-02 | 1988-10-13 | Seiko Instr & Electronics Ltd | 半導体受光装置 |
| JPH01315160A (ja) * | 1988-06-15 | 1989-12-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0637178A (ja) * | 1992-07-17 | 1994-02-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0729971A (ja) * | 1993-06-25 | 1995-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1998
- 1998-03-13 JP JP10082543A patent/JPH11260906A/ja active Pending
-
1999
- 1999-03-12 KR KR1019990008420A patent/KR19990077847A/ko not_active Application Discontinuation
- 1999-03-12 TW TW088103918A patent/TW413946B/zh not_active IP Right Cessation
- 1999-03-12 CN CN99102893A patent/CN1229270A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010038753A (ko) * | 1999-10-27 | 2001-05-15 | 박종섭 | 반도체 장치의 분리구조 제조방법 |
| US7095093B2 (en) | 2001-06-29 | 2006-08-22 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing a semiconductor device |
| JP2003017598A (ja) * | 2001-07-04 | 2003-01-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US6593189B2 (en) | 2001-07-04 | 2003-07-15 | Kabushiki Kaisha Toshiba | Semiconductor memory reducing current consumption and narrow channel effect and method of manufacturing the same |
| US6919611B2 (en) | 2001-07-04 | 2005-07-19 | Kabushiki Kaisha Toshiba | Semiconductor memory reducing current consumption and narrow channel effect and method of manufacturing the same |
| JP4672197B2 (ja) * | 2001-07-04 | 2011-04-20 | 株式会社東芝 | 半導体記憶装置の製造方法 |
| JP2003209164A (ja) * | 2001-12-18 | 2003-07-25 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP4509471B2 (ja) * | 2001-12-18 | 2010-07-21 | 株式会社ハイニックスセミコンダクター | 半導体素子の製造方法 |
| US6939810B2 (en) | 2002-07-01 | 2005-09-06 | Fujitsu Limited | Method of forming isolation film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990077847A (ko) | 1999-10-25 |
| TW413946B (en) | 2000-12-01 |
| CN1229270A (zh) | 1999-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323104B1 (en) | Method of forming an integrated circuitry isolation trench, method of forming integrated circuitry, and integrated circuitry | |
| KR100275730B1 (ko) | 트렌치 소자분리 방법 | |
| US6306723B1 (en) | Method to form shallow trench isolations without a chemical mechanical polish | |
| JP3880207B2 (ja) | トレンチ隔離の形成方法 | |
| JPH07115124A (ja) | 集積回路内のトレンチ分離構造および作成方法 | |
| JP2002203895A (ja) | トレンチ素子分離膜の形成方法 | |
| KR100598098B1 (ko) | 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법 | |
| JPH10199969A (ja) | トレンチ隔離構造を持つ半導体装置の製造方法 | |
| KR20040099533A (ko) | 집적 회로 소자 리세스 트랜지스터의 제조 방법 및 이에의해 제조된 집적회로 소자 리세스 트랜지스터 | |
| KR20040046056A (ko) | 누설전류를 방지하는 소자 분리 구조를 갖는 반도체 소자및 그 제조 방법 | |
| US20020053709A1 (en) | Semiconductor device and fabrication method thereof | |
| US20030209760A1 (en) | Semiconductor integrated circuit and method of fabricating the same | |
| US20040018695A1 (en) | Methods of forming trench isolation within a semiconductor substrate | |
| JPS6325947A (ja) | 半導体装置の製造方法 | |
| JPH11260906A (ja) | 半導体装置及びその製造方法 | |
| JP3283047B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
| US7112510B2 (en) | Methods for forming a device isolating barrier and methods for forming a gate electrode using the same | |
| KR20010107707A (ko) | Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법 | |
| KR100500942B1 (ko) | 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법 | |
| JPH1167890A (ja) | 半導体装置の製造方法 | |
| KR0168122B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000021301A (ko) | 트렌치 아이솔레이션 형성 방법 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| KR100485518B1 (ko) | 셀로우 트렌치 소자분리막의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001010 |