JP2002203895A - トレンチ素子分離膜の形成方法 - Google Patents

トレンチ素子分離膜の形成方法

Info

Publication number
JP2002203895A
JP2002203895A JP2001359530A JP2001359530A JP2002203895A JP 2002203895 A JP2002203895 A JP 2002203895A JP 2001359530 A JP2001359530 A JP 2001359530A JP 2001359530 A JP2001359530 A JP 2001359530A JP 2002203895 A JP2002203895 A JP 2002203895A
Authority
JP
Japan
Prior art keywords
trench
forming
oxide film
film
liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001359530A
Other languages
English (en)
Other versions
JP4067815B2 (ja
Inventor
Dong Hul Ahn
東 浩 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002203895A publication Critical patent/JP2002203895A/ja
Application granted granted Critical
Publication of JP4067815B2 publication Critical patent/JP4067815B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 トレンチ素子分離膜の形成方法を提供する。 【解決手段】 本発明よるトレンチ素子分離膜の形成方
法は、基板にトレンチエッチングパターンを形成し、エ
ッチングによってトレンチを形成する段階と、トレンチ
の内壁にシリコン窒化膜ライナを形成する段階と、第１
埋立酸化膜でトレンチを充填する段階と、第１埋立酸化
膜を湿式工程によってリセスして、トレンチのライナの
上部を露出する段階と、ライナの上部を等方性エッチン
グによって除去する段階と、第２埋立酸化膜でトレンチ
のリセスされた空間を充填する段階とを含む。本発明
で、基板にトレンチエッチングパターンを形成する段階
は、通常、パッド酸化膜が形成された基板にシリコン窒
化膜を積層し、パターニングして実施され、トレンチを
形成する段階とライナを形成する段階の間に、トレンチ
の内壁にエッチング損傷を修復するためのアニーリング
によって熱酸化膜が形成される段階をさらに含むことが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置のトレン
チ素子分離膜の形成方法にかかり、より詳細には、上部
が除去された窒化膜ライナを有するトレンチ素子分離膜
の形成方法に関するものである。
【０００２】
【従来の技術】素子の高集積化に従って、ＬＯＣＯＳ(l
ocal oxidation of silicon)型素子分離におけるバーズ
ビーク(bird's beak)による制限を解決するために開発
された、トレンチ型素子分離方法は、基板に形成された
トレンチに酸化膜を充填する方法を使用する。従って、
バーズビークの問題はないが、基板と分離膜の材質の差
による熱ストレスと分離膜周辺の基板の後続の酸化によ
る体積膨脹等の問題がある。このような問題を解決する
１つの方法として、シリコン窒化膜ライナをトレンチの
内壁に形成し、酸化膜で充填する方法が開発された。シ
リコン窒化膜ライナは酸素の拡散を防止するバリアとし
て作用して、これによりトレンチ周辺の基板が後続の熱
工程によって酸化されることを防止し、ストレスを減少
させ得る。
【０００３】シリコン窒化膜ライナを使用する場合、ト
レンチを形成する際のエッチング防止膜として使用する
アクティブ領域のシリコン窒化膜を除去する段階で、シ
リコン窒化膜ライナの上部がエッチングされて、デント
(dent)現象が発生し、エッチングにより除去されたシリ
コン窒化膜領域をポリシリコン層で充填してゲートを形
成する場合には、いわゆる「ハンプ(hump)」が発生する
問題がある。
【０００４】また、シリコン窒化膜は表面で電子を捕捉
する特性が強い物質であるので、ＭＯＳ(metal oxide s
ilicon)トランジスタのチャンネルの両側にあるシリコ
ン窒化膜ライナで、特に、熱酸化膜とシリコン窒化膜界
面でチャンネルに沿ってキャリアが移動する際に、電子
を捕捉して、キャリアの実質的な流れを変更する。チャ
ンネルの深さが浅く、幅が広い場合には、相対的にこの
ような問題は大きな影響を与えない。しかしながら、素
子の高集積化に従ってトレンチ素子分離をする半導体装
置の場合、チャンネルの幅は一般的に狭く、チャンネル
の両側のシリコン窒化膜と隣接した部分が多い。従っ
て、ライナとして使用されたシリコン窒化膜の電子の捕
捉はキャリアの移動量（流れ）に影響を与える。特に、
Ｐチャンネルトランジスタでソース／ドレイン電流がチ
ャンネルを通じて流れる時、主なキャリアはホールにな
り、チャンネルの両側の窒化膜で電子を捕捉する場合、
ホールの実質的な流れが増加し、ホットキャリア効果(h
ot carrier effect)が発生する。
【０００５】チャンネルの両側のシリコン窒化膜ライナ
の電子の捕捉を防止するために、シリコン窒化膜ライナ
をチャンネルの実質的な深さだけ除去する方法が米国特
許第５，９４０，７１７号に開示されている。図１〜図
４を参照して、この方法を説明する。
【０００６】図１を参照すると、パッド酸化膜１１が形
成された基板１０にシリコン窒化膜を積層及びパターニ
ングすることによって、トレンチエッチングパターン１
３を形成する。そして、トレンチ２１の内壁の熱酸化を
実施して、熱酸化膜１５を形成し、さらに全面にシリコ
ン窒化膜を薄く積層して、トレンチ内壁ライナ１７を形
成する。続いて、フォトレジスト膜１９をスピンコーテ
ィング方法によって積層して、トレンチ２１を充填す
る。
【０００７】図２を参照すると、トレンチ２１を充填し
たフォトレジスト膜をエッチバックして、リセスされた
(recessed)残余フォトレジスト膜２９を形成する。主
に、酸素プラズマ雰囲気でアッシング(ashing)を実施す
る。リセス工程は、残余フォトレジスト膜２９がトレン
チ２１でチャンネルの有効深さＤＣ以下の位置に残存す
る時まで実施する。
【０００８】図３を参照すると、基板１０に露出したシ
リコン窒化膜ライナ１７をエッチングによって除去す
る。通常、乾式プラズマエッチングによって露出された
ライナが除去され、フォトレジストが除去された深さま
でシリコン窒化膜ライナも除去される。
【０００９】図４を参照すると、トレンチに残留したフ
ォトレジストを除去し、全面にＣＶＤ(chemical vapor
deposition)酸化膜を積層して、トレンチを充填するト
レンチ素子分離膜３９を形成する。そして、ＣＭＰ(che
mical mechanical polishing)等の平坦化エッチングに
よって、アクティブ領域のシリコン窒化膜からなるトレ
ンチエッチングパターン１３表面を露出させる。アクテ
ィブ領域のシリコン窒化膜は後続の湿式エッチングによ
って除去され、トレンチ素子分離膜３９が完全に形成さ
れる。
【００１０】しかしながら、このような方法を使用する
場合、フォトレジストをリセスする過程とトレンチの上
部のエッチングでシリコン窒化膜ライナを除去する過程
によって、周辺の膜のエッチングを損傷する。アクティ
ブ領域のシリコン窒化膜が部分的にエッチングされて、
基板全体の高さが均等でないと、この膜の上面を基準に
して実施されるＣＶＤ酸化膜のＣＭＰ工程等で、素子分
離膜のレベルが一定ではなくなる。また、トレンチ側壁
にエッチングの損傷が発生すると、以降形成される素子
で電流漏洩が発生するおそれがある。
【００１１】
【発明が解決しようとする課題】本発明は、前述した問
題点を解決するためのものであり、トレンチ素子分離型
半導体装置でシリコン窒化膜ライナの電子の捕捉による
素子作動の変化を防止し、ホットキャリア効果を防止で
きるトレンチ素子分離膜の形成方法を提供することを目
的とする。
【００１２】本発明は、シリコン窒化膜ライナを部分的
に除去する間の素子分離膜のレベルを一定にし、トレン
チ周辺素子の電流漏洩を防止できるトレンチ素子分離膜
の形成方法を提供することを他の目的とする。
【００１３】本発明は、シリコン窒化膜ライナによるト
レンチ周辺の酸化を防止し、デントの問題点がないトレ
ンチ素子分離の形成方法を提供することを他の目的とす
る。
【００１４】
【課題を解決するための手段】前述の目的を達成するた
めの本発明は、基板にトレンチエッチングパターンを形
成し、エッチングによってトレンチを形成する段階と、
トレンチの内壁にシリコン窒化膜ライナを形成する段階
と、第１埋立酸化膜でトレンチを充填する段階と、第１
埋立酸化膜を湿式工程によってリセスして、トレンチの
ライナの上部を露出する段階と、ライナの上部を等方性
エッチングによって除去する段階と、第２埋立酸化膜で
トレンチのリセスされた空間を充填する段階とを含む半
導体装置のトレンチ素子分離膜の形成方法に関するもの
である。
【００１５】本発明で基板にトレンチエッチングパター
ンを形成する段階は、好ましくは、パッド酸化膜が形成
された基板にシリコン窒化膜を積層し、パターニングし
てなされる。また、トレンチを形成する段階とライナを
形成する段階の間には、トレンチの内壁にエッチングの
損傷を修復するためのアニーイングによって熱酸化膜が
形成される段階をさらに含むことが好ましい。
【００１６】そして、ライナを形成する段階と第１埋立
酸化膜でトレンチを充填する段階の間には、埋立酸化膜
の下地膜依存性を減少させ、ギャップフィルを向上させ
るために、プラズマ表面処理を実施することが好まし
い。しかしながら、この過程でライナは損傷しやすいの
で、プラズマ表面処理からライナを保護するためにライ
ナの上にＬＰ ＣＶＤ(low pressure chemical vapor d
eposition)によって、ＨＴＯ(high temperature oxide)
膜のようなバッファ酸化膜を積層する段階を、ライナを
形成する段階と第１埋立酸化膜でトレンチを充填する段
階の間に、含むことが好ましい。
【００１７】本発明において、第１埋立酸化膜は、周辺
のエッチング損傷を防止するために湿式工程によってリ
セスされるが、上記リセスする工程は、第１埋立酸化膜
の表面がトレンチで以降形成されるトランジスタ素子に
対して定まった所定のチャンネル深さ以下に低くなるま
で実施することが、シリコン窒化膜ライナによる電子の
捕捉を防止するのに十分な効果を有するので、望まし
い。
【００１８】本発明において、ライナの上部を等方性エ
ッチングによって除去する段階は、リン酸溶液で湿式に
よって実施されることが好ましい。
【００１９】本発明はシリコン窒化膜ライナによる電子
の捕捉がホットキャリア効果を発生させ得るＰチャンネ
ル領域のトレンチで、特に効果がある。従って、本発明
によるトレンチはＰチャンネルトランジスタ領域のトレ
ンチに限って実施されることが好ましい。
【００２０】さらに、本発明の方法は、第２埋立酸化膜
に対するＣＭＰを実施する段階とトレンチエッチングパ
ターンに対する除去段階をさらに含むことが好ましい。
【００２１】本発明において、第１埋立酸化膜及び前記
第２埋立酸化膜は、好ましくはＣＶＤ方法によって形成
され、また、第１埋立酸化膜と第２埋立酸化膜のうち、
少なくとも一方は、ＳＯＧ膜で形成されることが好まし
い。
【００２２】本発明において、ライナの上部を除去する
段階は、好ましくは、ＨＤＰ ＣＶＤによって前記第２
埋立酸化膜でリセスされた空間を充填する段階と共に実
施される。
【００２３】
【発明の実施の形態】以下、添付した図を参照して、本
発明の望ましい実施形態を詳細に説明する。なお、図に
おいて、層が他の層または基板上に位置するよう示され
る場合には、その層は他の層または基板上に直接位置し
てもあるいはこれらの間に中間層が存在するものである
場合双方を意味するものとする。
【００２４】図５を参照すると、パッド酸化膜１０１が
１００〜２００Åの厚さで薄く形成されたシリコン基板
１００に、５００Åの厚みのシリコン窒化膜を積層し、
パターニングして、トレンチ領域で基板が露出するトレ
ンチエッチングパターン１０３を形成する。パターニン
グは、フォトリソグラフィーによって、図示しないフォ
トレジストパターンを形成し、これをエッチングマスク
でシリコン窒化膜に対するエッチングを実施する方法に
よってなされる。さらに、シリコン窒化膜の上（トレン
チの内壁）に薄い酸化膜を積層して、シリコン窒化膜エ
ッチングに対するハードマスクで利用してもよい。
【００２５】トレンチエッチングパターン１０３が形成
されると、これをエッチングマスクとして、基板１００
を２０００〜５０００Åの深さにエッチングして、トレ
ンチ１２１を形成する。そして、トレンチ１２１の内壁
に、エッチング工程で発生した結晶損傷を修復するため
に、熱酸化によって熱酸化膜１０５を薄く形成する。ト
レンチ１２１の内壁、すなわち、熱酸化膜１０５が形成
された基板に、ＣＶＤによってシリコン窒化膜ライナ１
０７を形成する。前述したのは通常のトレンチ素子分離
方法と同一の過程である。
【００２６】図６を参照すると、シリコン窒化膜ライナ
１０７の上にＬＰ ＣＶＤ方法によって、ＨＴＯ酸化膜
１０９が、バッファ酸化膜として、薄く形成される。こ
のＨＴＯ酸化膜１０９は、埋立酸化膜の形成の前に基板
表面に下地膜依存性を無くすために実施するプラズマ処
理の前に積層するものであり、バッファ酸化膜の一種で
ある。そして、トレンチが第１埋立酸化膜１１９で充填
される。この際、第１埋立酸化膜１１９は、ＣＶＤ方
法、特にＨＤＰ ＣＶＤ(high density plasma enhance
d chemical vapor deposition)方法によって形成される
ことが好ましく、また、オゾンＴＥＯＳ ＵＳＧ(O3 te
tra ethyl ortho silicate undoped silicate glass)、
ＢＰＳＧ(boro phospho silicate glass)酸化膜、ＳＯ
Ｇ膜等が、特に好ましくはＳＯＧ膜が、トレンチ１２１
を充填する第１埋立酸化膜１１９に好ましく使用でき
る。この段階では、第１埋立酸化膜はトレンチ全体を完
全に充填しないこともできる。
【００２７】トレンチのアスペクト比が増加するに従っ
て、ポリシラザン(polysilazane)等のＳＯＧ膜を埋立酸
化膜として形成してもよい。
【００２８】図７を参照すると、第１埋立酸化膜１１９
を湿式工程、例えば、全面湿式エッチングによってリセ
スして、トレンチのライナの上部を露出させる。この
時、全面異方性エッチングを使用すると、トレンチ側壁
がエッチング損傷を受けるので、湿式エッチングを利用
する。第１埋立酸化膜１１９を湿式工程によってリセス
する段階は、第１埋立酸化膜１１９の表面、即ち、残余
酸化膜１２９がトレンチ周辺に形成されるトランジスタ
等の素子の所定の有効チャンネル深さＤＣ以下に、即
ち、第１埋立酸化膜１１９の表面（残余酸化膜１２９）
が有効チャンネル深さＤＣより低い位置にくるまで、実
施することが望ましい。その結果、トレンチを充填する
埋立酸化膜がリセスされただけシリコン窒化膜ライナ１
０７が露出される。
【００２９】第１埋立酸化膜及び第２埋立酸化膜（下記
で詳述される）のうち少なくとも一方はＳＯＧ膜で形成
されることが好ましい。これは、ＳＯＧ膜で埋立酸化膜
を使用する場合には、通常の湿式エッチングの外にも、
硬化前のＳＯＧ膜を、ＳＯＧ膜をリセスするのに適当な
湿式溶液で処理することによって、上部を除去すること
ができるためである。硬化は上部が除去されたＳＯＧ膜
に対して実施してもよい。
【００３０】図８を参照すると、露出されたシリコン窒
化膜ライナ１０７（ライナの上部）を、好ましくはリン
酸溶液を含む湿式によって、等方性エッチングによって
除去する、即ち、残余酸化膜１２９が残っているより上
のライナが全部除去される。湿式等方性エッチングの代
わりに乾式等方性エッチングを実施してもよいが、プラ
ズマエッチングまたはＲＩＥ(reactive ion etching)は
ライナ１０７の積層形態とエッチング損傷を考慮すると
適切ではなく、ゆえに湿式等方性エッチング、特にリン
酸溶液を用いて湿式等方性エッチングが望ましい。
【００３１】図９を参照すると、トレンチの上部でライ
ナが除去された状態の基板上に第２埋立酸化膜１４９を
積層して、トレンチのリセスされた空間を第２埋立酸化
膜１４９で充填する。この際、トレンチは第２埋立酸化
膜１４９で十分に充填されることが好ましい。第２埋立
酸化膜は、上記第１埋立酸化膜に使用された方法と材質
が同様にして使用できる。例えば、方法としては、ＣＶ
Ｄ方法、特に好ましくはＨＤＰ ＣＶＤ方法が好ましく
使用でき、また、オゾンＴＥＯＳ ＵＳＧ、ＢＰＳＧ、
ＳＯＧ膜等、特に好ましくはＳＯＧ膜が、第２埋立酸化
膜１４９に好ましく使用できる。そして、トレンチエッ
チングパターンの上面を基準にして、好ましくは全面異
方性エッチングによるトレンチエッチングパターンの除
去工程および／または第２埋立酸化膜に対するＣＭＰ工
程を実施して、第２埋立酸化膜を平坦化することが好ま
しい。
【００３２】または、図８の段階でライナを別途に除去
しないで、図９の段階でＨＤＰ ＣＶＤによって第２埋
立酸化膜でリセスされた空間を積層（充填）し、それと
同時にライナの上部が除去されるようにすることもでき
る。ＨＤＰ ＣＶＤでは、積層とエッチングが交互に実
施されるので、ライナが除去される一方で、第２埋立酸
化膜の積層も可能である。
【００３３】図１０は本発明によって形成されたトレン
チ素子分離膜の一例を示すものであり、図９の状態のト
レンチエッチングパターン１０３で使用されたシリコン
窒化膜を湿式エッチングによって除去した状態を示す。
従って、完成されたトレンチ素子分離膜におけるトレン
チの基板には熱酸化膜１０５が形成され、その内側には
下部にシリコン窒化膜ライナ１０７と薄いＨＴＯ酸化膜
１０９、第１埋立酸化膜の残余酸化膜１２９が存在し、
上部には第２埋立酸化膜が平坦化されて残った分離膜１
３９が存在する。しかしながら、ＨＴＯ酸化膜１０９、
第１埋立酸化膜の残余酸化膜１２９及び第２埋立酸化膜
からの分離膜１３９が全部酸化膜であるので、トレンチ
の熱酸化膜１０５の内壁の下部にはシリコン窒化膜ライ
ナ１０７が形成された状態で、残りのトレンチ空間を酸
化膜が充填するということもできる。
【００３４】
【発明の効果】本発明によると、高集積素子半導体装置
で、トレンチのシリコン窒化膜ライナの上部を意図的に
除去することによって、トレンチのシリコン窒化膜ライ
ナによる電子の捕捉とこれによるホットキャリア効果を
防止でき、デントまたはハンプ現象の危険性を抑制でき
る。また、積層を２段階で実施するまたはＳＯＧ膜の被
覆と他の酸化膜の積層との組合わせによって、トレンチ
のギャップフィル特性を向上させ得る。
【００３５】また、シリコン窒化膜ライナのトレンチ上
部領域が除去されるに従って、シリコン窒化膜ライナの
元の目的である後続工程によるストレスの制御が減少で
き、ストレスによる問題点なしに、下部領域ではライナ
に長所を維持しながら、上部では電子トラップの問題を
防止できる。
【図面の簡単な説明】
【図１】は、従来のトレンチ素子分離膜の形成方法の重
要段階を示す工程断面図である。
【図２】は、従来のトレンチ素子分離膜の形成方法の重
要段階を示す工程断面図である。
【図３】は、従来のトレンチ素子分離膜の形成方法の重
要段階を示す工程断面図である。
【図４】は、従来のトレンチ素子分離膜の形成方法の重
要段階を示す工程断面図である。
【図５】は、本発明の一実施形態によるトレンチ素子分
離膜の形成方法の重要段階を示す工程断面図である。
【図６】は、本発明の一実施形態によるトレンチ素子分
離膜の形成方法の重要段階を示す工程断面図である。
【図７】は、本発明の一実施形態によるトレンチ素子分
離膜の形成方法の重要段階を示す工程断面図である。
【図８】は、本発明の一実施形態によるトレンチ素子分
離膜の形成方法の重要段階を示す工程断面図である。
【図９】は、本発明の一実施形態によるトレンチ素子分
離膜の形成方法の重要段階を示す工程断面図である。
【図１０】は、本発明の一実施形態によるトレンチ素子
分離膜の形成方法の重要段階を示す工程断面図である。
【符号の説明】
１０，１００…基板、 １１，１０１…パッド酸化膜、 １３，１０３…トレンチエッチングパターン、 １５，１０５…熱酸化膜、 １７，２７，１０７…ライナ、 １９…フォトレジスト膜、 ２１，１２１…トレンチ、 ２９…残余フォトレジスト膜、 ３９…トレンチ素子分離膜、 １０９…ＨＴＯ酸化膜、 １１９…第１埋立酸化膜、 １２９…残余酸化膜、 １３９…分離膜、 １４９…第２埋立酸化膜。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 基板にトレンチエッチングパターンを形
    成し、エッチングによってトレンチを形成する段階と、 トレンチの内壁にシリコン窒化膜ライナを形成する段階
    と、 第１埋立酸化膜で前記トレンチを充填する段階と、 前記第１埋立酸化膜を湿式工程によってリセスして、前
    記トレンチのライナの上部を露出する段階と、 前記ライナの上部を等方性エッチングによって除去する
    段階と、 第２埋立酸化膜で前記トレンチのリセスされた空間を充
    填する段階とを含むことを特徴とする半導体装置のトレ
    ンチ素子分離膜の形成方法。
  2. 【請求項２】 前記基板にトレンチエッチングパターン
    を形成する段階は、パッド酸化膜が形成された基板にシ
    リコン窒化膜を積層し、パターニングすることによって
    実行されることを特徴とする請求項１に記載の半導体装
    置のトレンチ素子分離膜の形成方法。
  3. 【請求項３】 前記トレンチを形成する段階と前記ライ
    ナを形成する段階の間に、前記トレンチの内壁に熱酸化
    膜を形成する段階を含むことを特徴とする請求項１また
    は２に記載の半導体装置のトレンチ素子分離膜の形成方
    法。
  4. 【請求項４】 前記ライナを形成する段階と前記第１埋
    立酸化膜でトレンチを充填する段階の間に、前記ライナ
    の上にバッファ酸化膜を積層する段階を含むことを特徴
    とする請求項１〜３のいずれか１項に記載の半導体装置
    のトレンチ素子分離膜の形成方法。
  5. 【請求項５】 前記第１埋立酸化膜を湿式工程によって
    リセスする段階は、前記埋立酸化膜の表面が前記トレン
    チで所定のチャンネル深さ以下に低くなるまで実施され
    ることを特徴とする請求項１〜４のいずれか１項に記載
    の半導体装置のトレンチ素子分離膜の形成方法。
  6. 【請求項６】 前記ライナの上部を等方性エッチングに
    よって除去する段階は、リン酸溶液で湿式によって実施
    されることを特徴とする請求項１〜５のいずれか１項に
    記載の半導体装置のトレンチ素子分離膜の形成方法。
  7. 【請求項７】 前記トレンチはＰチャンネルトランジス
    タ領域のトレンチに限定されることを特徴とする請求項
    １〜６のいずれか１項に記載の半導体装置のトレンチ素
    子分離膜の形成方法。
  8. 【請求項８】 前記第２埋立酸化膜に対するＣＭＰを実
    施する段階と、 前記トレンチエッチングパターンを除去する段階とをさ
    らに含むことを特徴とする請求項１〜７のいずれか１項
    に記載の半導体装置のトレンチ素子分離膜の形成方法。
  9. 【請求項９】 前記第１埋立酸化膜及び前記第２埋立酸
    化膜はＣＶＤ方法によって形成されることを特徴とする
    請求項１〜８のいずれか１項に記載の半導体装置のトレ
    ンチ素子分離膜の形成方法。
  10. 【請求項１０】 前記第１埋立酸化膜と前記第２埋立酸
    化膜のうち、少なくとも一方はＳＯＧ膜で形成されるこ
    とを特徴とする請求項１〜９のいずれか１項に記載の半
    導体装置のトレンチ素子分離膜の形成方法。
  11. 【請求項１１】 前記ライナの上部を除去する段階は、
    ＨＤＰ ＣＶＤによって前記第２埋立酸化膜でリセスさ
    れた空間を充填する段階と共に実施されることを特徴と
    する請求項１〜１０のいずれか１項に記載の半導体装置
    のトレンチ素子分離膜の形成方法。
JP2001359530A 2000-12-08 2001-11-26 トレンチ素子分離膜の形成方法 Expired - Fee Related JP4067815B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000-074837 2000-12-08
KR1020000074837A KR100354439B1 (ko) 2000-12-08 2000-12-08 트렌치 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
JP2002203895A true JP2002203895A (ja) 2002-07-19
JP4067815B2 JP4067815B2 (ja) 2008-03-26

Family

ID=19702864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001359530A Expired - Fee Related JP4067815B2 (ja) 2000-12-08 2001-11-26 トレンチ素子分離膜の形成方法

Country Status (3)

Country Link
US (1) US6596607B2 (ja)
JP (1) JP4067815B2 (ja)
KR (1) KR100354439B1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134759A (ja) * 2002-10-10 2004-04-30 Samsung Electronics Co Ltd トレンチ隔離された半導体素子の形成方法及びそれによって形成されたトレンチ隔離された半導体素子
JP2005286256A (ja) * 2004-03-31 2005-10-13 Nec Electronics Corp 半導体装置及びその製造方法
KR100610017B1 (ko) 2004-11-26 2006-08-08 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US7105397B2 (en) 2003-11-28 2006-09-12 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US7196396B2 (en) 2002-12-26 2007-03-27 Fujitsu Limited Semiconductor device having STI without divot and its manufacture
US7199022B2 (en) 2003-04-02 2007-04-03 Renesas Technology Corp. Manufacturing method of semiconductor device
JP2007173383A (ja) * 2005-12-20 2007-07-05 Sharp Corp トレンチ素子分離領域の形成方法、窒化シリコン膜ライナーの形成方法、半導体装置の製造方法
JP2007173789A (ja) * 2005-12-23 2007-07-05 Hynix Semiconductor Inc 突起型トランジスタ製造方法
KR100780643B1 (ko) 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
JP2008010724A (ja) * 2006-06-30 2008-01-17 Sharp Corp 半導体装置及びその製造方法
JP2008504713A (ja) * 2004-06-28 2008-02-14 マイクロン テクノロジー、インコーポレイテッド メモリデバイス用分離トレンチ
JP2008041901A (ja) * 2006-08-04 2008-02-21 Toshiba Corp 半導体装置及びその製造方法
JP2010109229A (ja) * 2008-10-31 2010-05-13 Elpida Memory Inc 半導体装置
US8564037B2 (en) 2010-01-29 2013-10-22 Elpida Memory, Inc. Semiconductor device having isolation groove and device formation portion
CN110892505A (zh) * 2017-07-12 2020-03-17 应用材料公司 用于硅间隙填充的循环保形沉积/退火/蚀刻

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428804B1 (ko) * 2001-02-23 2004-04-29 삼성전자주식회사 반도체 제조 공정의 막질 형성 방법, 이를 이용한 트렌치 격리 형성 방법 및 그에 따른 소자 분리 트렌치 격리 구조
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
KR100428806B1 (ko) * 2001-07-03 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
US6740955B1 (en) * 2001-07-03 2004-05-25 Samsung Electronics Co., Ltd. Trench device isolation structure
DE10138510B4 (de) * 2001-08-06 2006-08-10 Infineon Technologies Ag Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
KR100421911B1 (ko) * 2001-09-20 2004-03-11 주식회사 하이닉스반도체 반도체 소자의 격리 영역 형성 방법
TW536775B (en) * 2002-04-18 2003-06-11 Nanya Technology Corp Manufacturing method of shallow trench isolation structure
US20040016962A1 (en) * 2002-04-30 2004-01-29 Hideki Okumura Semiconductor device
TW567560B (en) * 2002-07-02 2003-12-21 Mosel Vitelic Inc Method of forming bottom oxide layer in trench
KR100861290B1 (ko) * 2002-07-08 2008-10-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
TWI320214B (en) * 2002-08-22 2010-02-01 Method of forming a trench isolation structure
TW554521B (en) * 2002-09-16 2003-09-21 Nanya Technology Corp Process for forming a bottle-shaped trench
KR100478486B1 (ko) * 2002-10-09 2005-03-28 동부아남반도체 주식회사 반도체 소자의 트렌치 산화막 형성 방법
US6794269B1 (en) * 2002-12-20 2004-09-21 Cypress Semiconductor Corp. Method for and structure formed from fabricating a relatively deep isolation structure
KR100557562B1 (ko) * 2002-12-30 2006-03-03 주식회사 하이닉스반도체 반도체소자의 제조방법
TW580751B (en) * 2003-01-30 2004-03-21 Mosel Vitelic Inc Method of forming bottom oxide in the trench
KR20040074348A (ko) * 2003-02-17 2004-08-25 삼성전자주식회사 박막 형성 방법 및 이를 이용한 트렌치 소자 분리막의형성 방법
DE10314574B4 (de) * 2003-03-31 2007-06-28 Infineon Technologies Ag Verfahren zur Herstellung einer Grabenisolationsstruktur
US6878644B2 (en) * 2003-05-06 2005-04-12 Applied Materials, Inc. Multistep cure technique for spin-on-glass films
US6693050B1 (en) * 2003-05-06 2004-02-17 Applied Materials Inc. Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
US7214595B2 (en) * 2003-06-27 2007-05-08 Kabushiki Kaisha Toshiba Method of producing semiconductor devices
US6933206B2 (en) * 2003-10-10 2005-08-23 Infineon Technologies Ag Trench isolation employing a high aspect ratio trench
DE10348021A1 (de) * 2003-10-15 2005-05-25 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterstruktur mit einer Einkapselung einer Füllung, welche zum Anfüllen von Gräben verwendet wird
KR100677766B1 (ko) * 2003-11-28 2007-02-05 주식회사 하이닉스반도체 트렌치형 소자분리막을 갖는 반도체 소자 및 그의 제조 방법
US7037840B2 (en) * 2004-01-26 2006-05-02 Micron Technology, Inc. Methods of forming planarized surfaces over semiconductor substrates
US7118987B2 (en) * 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
DE102004004942A1 (de) 2004-01-31 2005-08-18 X-Fab Semiconductor Foundries Ag Passivierung isolierender Trenngräben von integrierten Schaltungen
TWI231960B (en) * 2004-05-31 2005-05-01 Mosel Vitelic Inc Method of forming films in the trench
KR100865012B1 (ko) * 2004-06-28 2008-10-23 마이크론 테크놀로지, 인크. 메모리 디바이스를 위한 분리 트렌치
JP2006156471A (ja) * 2004-11-25 2006-06-15 Toshiba Corp 半導体装置および半導体装置の製造方法
KR100702769B1 (ko) * 2004-12-28 2007-04-03 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100660030B1 (ko) * 2005-05-27 2006-12-20 삼성전자주식회사 트렌치 소자분리 구조물 및 이의 형성 방법
US20070235783A9 (en) * 2005-07-19 2007-10-11 Micron Technology, Inc. Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions
US7772672B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Semiconductor constructions
KR100691016B1 (ko) * 2005-12-01 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US20070170542A1 (en) * 2006-01-26 2007-07-26 Micron Technology, Inc. Method of filling a high aspect ratio trench isolation region and resulting structure
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
US20070212874A1 (en) * 2006-03-08 2007-09-13 Micron Technology, Inc. Method for filling shallow isolation trenches and other recesses during the formation of a semiconductor device and electronic systems including the semiconductor device
US7799694B2 (en) * 2006-04-11 2010-09-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US7682977B2 (en) * 2006-05-11 2010-03-23 Micron Technology, Inc. Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
US20070298583A1 (en) * 2006-06-27 2007-12-27 Macronix International Co., Ltd. Method for forming a shallow trench isolation region
KR100790296B1 (ko) * 2006-12-04 2008-01-02 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100825014B1 (ko) * 2006-12-27 2008-04-24 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조방법
DE102007008530B4 (de) * 2007-02-21 2015-11-12 Infineon Technologies Ag Verfahren zum Herstellen einer nichtflüchtigen Speichervorrichtung, nichtflüchtige Speichervorrichtung, Speicherkarte mit einer nichtflüchtigen Speichervorrichtung und elektrisches Gerät mit einer Speicherkarte
TW200847328A (en) * 2007-05-23 2008-12-01 Promos Technologies Inc Method for preparing a shallow trench isolation
GB0710335D0 (en) * 2007-05-31 2007-07-11 Aviza Technologies Ltd A method of filling trenches on a substrate
US7718505B2 (en) * 2007-06-22 2010-05-18 Infineon Technologies Austria Ag Method of forming a semiconductor structure comprising insulating layers with different thicknesses
US7892942B2 (en) * 2007-07-09 2011-02-22 Micron Technology Inc. Methods of forming semiconductor constructions, and methods of forming isolation regions
TWI358788B (en) * 2007-07-24 2012-02-21 Nanya Technology Corp Method for forming a shallow trench isolation
KR100864629B1 (ko) * 2007-07-31 2008-10-22 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 및 그 형성방법
KR100894101B1 (ko) 2007-09-07 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100899393B1 (ko) * 2007-09-07 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US20090127648A1 (en) * 2007-11-15 2009-05-21 Neng-Kuo Chen Hybrid Gap-fill Approach for STI Formation
KR100984859B1 (ko) * 2008-04-29 2010-10-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 및 그 형성방법
JP2010098293A (ja) * 2008-09-22 2010-04-30 Elpida Memory Inc 半導体装置
US8319311B2 (en) * 2009-03-16 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid STI gap-filling approach
KR101543330B1 (ko) * 2009-08-05 2015-08-11 삼성전자주식회사 반도체 소자의 제조 방법
KR101163909B1 (ko) 2009-10-27 2012-07-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 벌크 ＦｉｎＦＥＴ에서 Ｓｉ 핀의 핀 하부 부근의 ＳＴＩ 형상
US9953885B2 (en) * 2009-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. STI shape near fin bottom of Si fin in bulk FinFET
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
US20110115019A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Cmos compatible low gate charge lateral mosfet
US8987818B1 (en) 2009-11-13 2015-03-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US8969958B1 (en) 2009-11-13 2015-03-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with body extension region for poly field plate depletion assist
US8946851B1 (en) 2009-11-13 2015-02-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
JP2011171638A (ja) * 2010-02-22 2011-09-01 Oki Semiconductor Co Ltd 半導体装置の製造方法
US10672748B1 (en) 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
US8349653B2 (en) 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
CN102468214A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
JP2012204384A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
KR101821413B1 (ko) * 2011-09-26 2018-01-24 매그나칩 반도체 유한회사 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법
US8461056B1 (en) * 2011-12-15 2013-06-11 Rexchip Electronics Corporation Self-aligned wet etching process
KR101890818B1 (ko) * 2012-03-26 2018-08-22 에스케이하이닉스 주식회사 소자분리막을 구비한 반도체 장치, 이를 구비한 전자장치 및 그 제조방법
US9917003B2 (en) 2013-06-28 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Trench liner passivation for dark current improvement
US9607878B2 (en) 2013-11-04 2017-03-28 Taiwan Semiconductor Manufacturing Company Limited Shallow trench isolation and formation thereof
EP3035379B1 (en) * 2014-12-15 2020-07-01 IMEC vzw Method for blocking a trench portion
US9847245B1 (en) * 2016-06-16 2017-12-19 Samsung Electronics Co., Ltd. Filling processes
KR20180068229A (ko) * 2016-12-13 2018-06-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102598673B1 (ko) * 2018-01-10 2023-11-06 주식회사 디비하이텍 소자 분리막 구조물의 제조방법
CN112928060A (zh) * 2021-01-21 2021-06-08 华虹半导体(无锡)有限公司 Sti的形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6376893B1 (en) * 1997-12-13 2002-04-23 Hyundai Electronics Industries Co., Ltd. Trench isolation structure and fabrication method thereof
US6960818B1 (en) 1997-12-30 2005-11-01 Siemens Aktiengesellschaft Recessed shallow trench isolation structure nitride liner and method for making same
US6479368B1 (en) * 1998-03-02 2002-11-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having a shallow trench isolating region
US6333274B2 (en) * 1998-03-31 2001-12-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a seamless shallow trench isolation step
US6146970A (en) * 1998-05-26 2000-11-14 Motorola Inc. Capped shallow trench isolation and method of formation
US6270353B1 (en) * 1999-06-07 2001-08-07 International Business Machines Corporation Low cost shallow trench isolation using non-conformal dielectric material
US6146974A (en) * 1999-07-01 2000-11-14 United Microelectronics Corp. Method of fabricating shallow trench isolation (STI)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134759A (ja) * 2002-10-10 2004-04-30 Samsung Electronics Co Ltd トレンチ隔離された半導体素子の形成方法及びそれによって形成されたトレンチ隔離された半導体素子
US7196396B2 (en) 2002-12-26 2007-03-27 Fujitsu Limited Semiconductor device having STI without divot and its manufacture
US7759215B2 (en) 2002-12-26 2010-07-20 Fujitsu Semiconductor Limited Semiconductor device having STI without divot and its manufacture
US7208812B2 (en) 2002-12-26 2007-04-24 Fujitsu Limited Semiconductor device having STI without divot and its manufacture
US7199022B2 (en) 2003-04-02 2007-04-03 Renesas Technology Corp. Manufacturing method of semiconductor device
US7416987B2 (en) 2003-11-28 2008-08-26 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US7105397B2 (en) 2003-11-28 2006-09-12 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2005286256A (ja) * 2004-03-31 2005-10-13 Nec Electronics Corp 半導体装置及びその製造方法
JP4918695B2 (ja) * 2004-06-28 2012-04-18 マイクロン テクノロジー， インク． メモリデバイス用分離トレンチ
JP2008504713A (ja) * 2004-06-28 2008-02-14 マイクロン テクノロジー、インコーポレイテッド メモリデバイス用分離トレンチ
KR100610017B1 (ko) 2004-11-26 2006-08-08 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP2007173383A (ja) * 2005-12-20 2007-07-05 Sharp Corp トレンチ素子分離領域の形成方法、窒化シリコン膜ライナーの形成方法、半導体装置の製造方法
JP2007173789A (ja) * 2005-12-23 2007-07-05 Hynix Semiconductor Inc 突起型トランジスタ製造方法
KR100780643B1 (ko) 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
JP2008010724A (ja) * 2006-06-30 2008-01-17 Sharp Corp 半導体装置及びその製造方法
JP2008041901A (ja) * 2006-08-04 2008-02-21 Toshiba Corp 半導体装置及びその製造方法
JP2010109229A (ja) * 2008-10-31 2010-05-13 Elpida Memory Inc 半導体装置
US7859038B2 (en) 2008-10-31 2010-12-28 Elpida Memory, Inc. Semiconductor device
US8134398B2 (en) 2008-10-31 2012-03-13 Elpida Memory, Inc. Device having gate with two buried portions with different widths
US8564037B2 (en) 2010-01-29 2013-10-22 Elpida Memory, Inc. Semiconductor device having isolation groove and device formation portion
US8900968B2 (en) 2010-01-29 2014-12-02 Ps4 Luxco S.A.R.L. Method for manufacturing a semiconductor device
CN110892505A (zh) * 2017-07-12 2020-03-17 应用材料公司 用于硅间隙填充的循环保形沉积/退火/蚀刻
CN110892505B (zh) * 2017-07-12 2023-05-16 应用材料公司 用于硅间隙填充的循环保形沉积/退火/蚀刻

Also Published As

Publication number Publication date
US6596607B2 (en) 2003-07-22
JP4067815B2 (ja) 2008-03-26
US20020072198A1 (en) 2002-06-13
KR20020045401A (ko) 2002-06-19
KR100354439B1 (ko) 2002-09-28

Similar Documents

Publication Publication Date Title
JP4067815B2 (ja) トレンチ素子分離膜の形成方法
US6261921B1 (en) Method of forming shallow trench isolation structure
US7601609B2 (en) Method for manufacturing device isolation film of semiconductor device
KR100428768B1 (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
JP3917415B2 (ja) 浅いトレンチアイソレーション構造を有する半導体装置及びその製造方法
US8187950B2 (en) Method of eliminating micro-trenches during spacer etch
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
US7670926B2 (en) Method for forming shallow trench isolation utilizing two filling oxide layers
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
US20080081433A1 (en) Method for Forming a Shallow Trench Isolation Structure
US7029987B2 (en) Method of manufacturing semiconductor device having shallow trench isolation (STI)
US6544861B2 (en) Method for forming isolation trench
US6426272B1 (en) Method to reduce STI HDP-CVD USG deposition induced defects
US6271147B1 (en) Methods of forming trench isolation regions using spin-on material
JP2001118919A (ja) 半導体装置およびその製造方法
US7579256B2 (en) Method for forming shallow trench isolation in semiconductor device using a pore-generating layer
JP2007134559A (ja) 半導体装置およびその製造方法
JP2000277604A (ja) 半導体装置及びその製造方法
KR100431065B1 (ko) 소이층 밴딩 방지 방법 및 그 방법에 의해 형성되는반도체 장치
KR100500942B1 (ko) 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법
KR100545177B1 (ko) 반도체 소자의 소자 분리막 및 그의 제조 방법
JPH1126569A (ja) 半導体装置の製造方法
JP2000200830A (ja) トレンチ素子分離領域を有する半導体装置の製造方法
KR100835111B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100849361B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071015

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees