JPS5927529A - 半導体装置用ウエフアの製造方法 - Google Patents
半導体装置用ウエフアの製造方法Info
- Publication number
- JPS5927529A JPS5927529A JP13611382A JP13611382A JPS5927529A JP S5927529 A JPS5927529 A JP S5927529A JP 13611382 A JP13611382 A JP 13611382A JP 13611382 A JP13611382 A JP 13611382A JP S5927529 A JPS5927529 A JP S5927529A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- nitride film
- semiconductor device
- mirror
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 abstract description 18
- 238000009792 diffusion process Methods 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 239000002994 raw material Substances 0.000 abstract description 2
- 230000002829 reductive effect Effects 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 238000007517 polishing process Methods 0.000 abstract 2
- 238000005389 semiconductor device fabrication Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 37
- 235000012431 wafers Nutrition 0.000 description 37
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003517 fume Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置を製造するのに用いられる半導体ウ
ェア、アの製造法に関し、詳しくは半導体ウェファの表
面を鏡面仕上げする前に、裏面に窒化膜を設ける半導体
装置用ウェファの製造方法である。
ェア、アの製造法に関し、詳しくは半導体ウェファの表
面を鏡面仕上げする前に、裏面に窒化膜を設ける半導体
装置用ウェファの製造方法である。
半導体装置はウェファプロセスと呼ばれる各種の熱処理
とフォトリソグラフィープロセスとによって製作される
。従来、シリコンウェファを原材料としたバイポーラＩ
Ｃ製造プロセスのウェファプロセスにおいては次に述べ
るような欠点があった。
とフォトリソグラフィープロセスとによって製作される
。従来、シリコンウェファを原材料としたバイポーラＩ
Ｃ製造プロセスのウェファプロセスにおいては次に述べ
るような欠点があった。
通常のバイポーラＩＣ製造プロセスではシリコンウェフ
ァを熱酸化し、゛Ｃウェファの両面に熱酸化膜（Ｓｉ０
２）’＆層形成、更にフメトリソグラフィーによって表
面５ｉｎ２膜のｊす「定の個所に窓を開けた後、Ａｓ
２０３や５ｂ２Ｕ３乞拡散源として埋込層拡散が行なわ
れる。このとさｕｈ面の酸化膜もフメトリソグラフィー
におけるエンチングの二にＭｆで除去さり。
ァを熱酸化し、゛Ｃウェファの両面に熱酸化膜（Ｓｉ０
２）’＆層形成、更にフメトリソグラフィーによって表
面５ｉｎ２膜のｊす「定の個所に窓を開けた後、Ａｓ
２０３や５ｂ２Ｕ３乞拡散源として埋込層拡散が行なわ
れる。このとさｕｈ面の酸化膜もフメトリソグラフィー
におけるエンチングの二にＭｆで除去さり。
ているためＡ５やＳｂがウェファ裏面にも」広敗される
。埋込層形成段はウエフｌ全面の酸化膜を除去した後エ
ピタキシャル成長が行１．仁われるが、この時裏面に高
α４度に拡散された不純物は外方拡散（通常オートドー
ピングと吋−ばＡしる）され、同じバッチで処１里さ」
するウェファのエピタキシャルＭ中にとり込まれ、エピ
タキシャル層の比抵抗のバラｙ キ５もたらす原因とな
っている。更に、ウェファプロセスではＰ型あるいはＮ
型の不純物を次々と半導体ウェファ表面の７Ｊ？定個所
に尋人し熱処理することから裏面にも順次不純物が拡散
さＪし、次の熱処理工程ではその不純物が外方拡散する
ことにより、目的の不純物だけを所定領域にだけ正確圧
導入することが困難であつｆこ。この現象はウェフ７か
らウェファへと直接バッチ内において起るときもあり、
あるいはいったんウェファを処理するためのキャリアボ
ートやプロセスチューブを介して起ることもあった。
。埋込層形成段はウエフｌ全面の酸化膜を除去した後エ
ピタキシャル成長が行１．仁われるが、この時裏面に高
α４度に拡散された不純物は外方拡散（通常オートドー
ピングと吋−ばＡしる）され、同じバッチで処１里さ」
するウェファのエピタキシャルＭ中にとり込まれ、エピ
タキシャル層の比抵抗のバラｙ キ５もたらす原因とな
っている。更に、ウェファプロセスではＰ型あるいはＮ
型の不純物を次々と半導体ウェファ表面の７Ｊ？定個所
に尋人し熱処理することから裏面にも順次不純物が拡散
さＪし、次の熱処理工程ではその不純物が外方拡散する
ことにより、目的の不純物だけを所定領域にだけ正確圧
導入することが困難であつｆこ。この現象はウェフ７か
らウェファへと直接バッチ内において起るときもあり、
あるいはいったんウェファを処理するためのキャリアボ
ートやプロセスチューブを介して起ることもあった。
これ等のオートドーピング覗、象をふせぐには不純物が
拡散されたウェファの裏面ｔシールすることが有効であ
る。このシール材としては酸化膜や窒化膜、酸化アルミ
ニウム膜等の薄膜が用いられている。しかし、酸化膜で
はフォトリングラフィ・−の弗酸系−のエツチング液に
よって除去されるた°め、フォトリソグラフィーごとに
エツチングされないような手段を施こさプｆげｈば１．
Ｃらない。そめ点、弗酸系のエツチングにおいて酸化膜
とエツチング速度が天きく差がある窒化膜や酸化アルミ
ニウム膜は一度形成するとプロセス終了まで残り、オー
トドーピング阻止効果乞発揮する。特に窒化膜は形成法
が確立され、不純物の拡散マスク効果が大であり、除去
法も６易であることから現在のところ広く利用され°Ｃ
いる材料である。
拡散されたウェファの裏面ｔシールすることが有効であ
る。このシール材としては酸化膜や窒化膜、酸化アルミ
ニウム膜等の薄膜が用いられている。しかし、酸化膜で
はフォトリングラフィ・−の弗酸系−のエツチング液に
よって除去されるた°め、フォトリソグラフィーごとに
エツチングされないような手段を施こさプｆげｈば１．
Ｃらない。そめ点、弗酸系のエツチングにおいて酸化膜
とエツチング速度が天きく差がある窒化膜や酸化アルミ
ニウム膜は一度形成するとプロセス終了まで残り、オー
トドーピング阻止効果乞発揮する。特に窒化膜は形成法
が確立され、不純物の拡散マスク効果が大であり、除去
法も６易であることから現在のところ広く利用され°Ｃ
いる材料である。
しかしながら、窒化膜をウェファ裏面だけに、表面に何
等損傷ン与えること１ヨク形成することは容易でない。
等損傷ン与えること１ヨク形成することは容易でない。
例えば、通常の減圧ＣＶＤ法を用〜・るならば２枚のウ
ェファの表面な密着させて裏面のみに窒化膜ン形成する
法や、プラズマＣＶＤ法ケ用い表面を１電極１１１１１
に密着さ一′Ｖ：裏面のみをプラズマ雰囲気に露呈させ
ることにより形成する方法などがあるが、鏡面仕上げさ
れたウェファ表面は損傷を受けやすく、表面に酸化膜ン
形成するなどして新たに保護膜を形成し、裏面の素膜形
成後上記保護用酸化膜ン除去するといった手段を用いな
げればならず容易でなかった。
ェファの表面な密着させて裏面のみに窒化膜ン形成する
法や、プラズマＣＶＤ法ケ用い表面を１電極１１１１１
に密着さ一′Ｖ：裏面のみをプラズマ雰囲気に露呈させ
ることにより形成する方法などがあるが、鏡面仕上げさ
れたウェファ表面は損傷を受けやすく、表面に酸化膜ン
形成するなどして新たに保護膜を形成し、裏面の素膜形
成後上記保護用酸化膜ン除去するといった手段を用いな
げればならず容易でなかった。
本発明の目的は、半導体装置プロセス中オートドーピン
グの起らない半導体ウェファの製造方法を提供するにあ
る。
グの起らない半導体ウェファの製造方法を提供するにあ
る。
本発明は拡散用不純物がウエソ７裏面にドープするのを
防止するためにウェファの鏡面仕上げの工程前にあらか
じめウェファの裏面に窒化膜暑設けておくことをＩｒｑ
徴とする半導体装置用ウェファの製造方法である。
防止するためにウェファの鏡面仕上げの工程前にあらか
じめウェファの裏面に窒化膜暑設けておくことをＩｒｑ
徴とする半導体装置用ウェファの製造方法である。
本発明では、ウェファの製造に際し、それも表面の鏡面
仕上げを行なう前に、裏面となる側に窒化膜を形成して
おくことから、半導体装置製造のウェファプロセスにお
けるある拡散工程でのウェファ裏面への不純物拡散は上
記窒化膜表面のみにおこり、通常同じ程度の厚さで窒化
膜の酸化も行なわれることから、次の熱処理工程に移る
までの弗酸系の処理により、この高濃度不純物拡散層は
除去され、従来、熱処理中に起きていた裏面からの不純
物の拡散の影響をほぼ完全におさえることができる。
仕上げを行なう前に、裏面となる側に窒化膜を形成して
おくことから、半導体装置製造のウェファプロセスにお
けるある拡散工程でのウェファ裏面への不純物拡散は上
記窒化膜表面のみにおこり、通常同じ程度の厚さで窒化
膜の酸化も行なわれることから、次の熱処理工程に移る
までの弗酸系の処理により、この高濃度不純物拡散層は
除去され、従来、熱処理中に起きていた裏面からの不純
物の拡散の影響をほぼ完全におさえることができる。
更に、本発明では窒化膜を形成したのちにウェファ表面
の鏡面仕上げを行なうことから、ウェファ表面の酸化膜
等の損傷を考えずに窒化膜の形成ができるので、窒化膜
の形成方法の範囲が広がるとともに工数を下げることが
できる。
の鏡面仕上げを行なうことから、ウェファ表面の酸化膜
等の損傷を考えずに窒化膜の形成ができるので、窒化膜
の形成方法の範囲が広がるとともに工数を下げることが
できる。
また、−穀圧ウエファ製造部署乃至工場と半導体装置製
造部署乃至工場とは異なることから、裏面に窒化膜が形
成されたウェファＺウェファプロセスの出発材料として
用いられることは半導体装置製造者にとってプロセス設
計な容易にするというメリットがある。
造部署乃至工場とは異なることから、裏面に窒化膜が形
成されたウェファＺウェファプロセスの出発材料として
用いられることは半導体装置製造者にとってプロセス設
計な容易にするというメリットがある。
以下に、本発明の一実施例％’ ６１Ｌ １図乃至第２
図に基づいて説明する。
図に基づいて説明する。
鏡面仕上前のシリコンウェファｌの表面に、例えばＮ１
−１３と５ｉｌ１２Ｃ１４ｉ原料とした減圧化学気相成
長法によりシリコン窒化膜２を形成し、一方の表面の窒
化膜を周９ｘＪの方法で除き、ウェファ表面３を露出す
る。次に露出したウェファ表面３を鏡面に仕」二げる。
−１３と５ｉｌ１２Ｃ１４ｉ原料とした減圧化学気相成
長法によりシリコン窒化膜２を形成し、一方の表面の窒
化膜を周９ｘＪの方法で除き、ウェファ表面３を露出す
る。次に露出したウェファ表面３を鏡面に仕」二げる。
第２図４は鏡面仕上げした表面を示し、その後の半導体
装置製造プロセスで、表面４に酸化膜が形成されたり、
不純物が選択的に拡散されたりする。この製造プロセス
中窒化膜２は裏面に設けられた徒まである。この窒化膜
によりウェファ１の裏面に不純物の拡散されるのは防げ
、当然オートドーピングは生Ｕ ７；ｃい。
装置製造プロセスで、表面４に酸化膜が形成されたり、
不純物が選択的に拡散されたりする。この製造プロセス
中窒化膜２は裏面に設けられた徒まである。この窒化膜
によりウェファ１の裏面に不純物の拡散されるのは防げ
、当然オートドーピングは生Ｕ ７；ｃい。
以上本発明によれば比較的容易な方法でオートドーピン
グを防ぐことができ、産業上利用価値が極めて高い。
グを防ぐことができ、産業上利用価値が極めて高い。
本発明の実Ｍｒ４ＶＵでは形成法及び除去法の容易さか
ら窒化膜について説明したが酸化膜と弗酸系のエンチャ
ントに対し選択性があり、かつ不純物の拡散係数が非常
に小さいとか、不純物が拡散された部分のみ容易に除去
される材料であれば利用することができる。
ら窒化膜について説明したが酸化膜と弗酸系のエンチャ
ントに対し選択性があり、かつ不純物の拡散係数が非常
に小さいとか、不純物が拡散された部分のみ容易に除去
される材料であれば利用することができる。
第１図乃至第２図は本発明の詳細な説明図で、窒化膜形
成過程を示している。 図に於いて、■はシリコンウェファ、２は窒化膜、３は
つ王フ７表面、４は鏡面仕上げしたウェファ表面である
。 実用新案登録量に１人 クラリオン株式会社代理人
弁理士 永 １）武 三 部年 １ 図 差２図
成過程を示している。 図に於いて、■はシリコンウェファ、２は窒化膜、３は
つ王フ７表面、４は鏡面仕上げしたウェファ表面である
。 実用新案登録量に１人 クラリオン株式会社代理人
弁理士 永 １）武 三 部年 １ 図 差２図
Claims (1)
- 半導体ウェファの一面に窒化膜を形成したのち他の而を
鏡面に仕上げることを特徴とする半導体装置用ウェファ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13611382A JPS5927529A (ja) | 1982-08-03 | 1982-08-03 | 半導体装置用ウエフアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13611382A JPS5927529A (ja) | 1982-08-03 | 1982-08-03 | 半導体装置用ウエフアの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5927529A true JPS5927529A (ja) | 1984-02-14 |
Family
ID=15167594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13611382A Pending JPS5927529A (ja) | 1982-08-03 | 1982-08-03 | 半導体装置用ウエフアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927529A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6259476A (ja) * | 1985-09-09 | 1987-03-16 | Matsushita Electric Ind Co Ltd | テレビジヨン装置 |
| JPH01125830A (ja) * | 1987-11-10 | 1989-05-18 | Naoetsu Denshi Kogyo Kk | 半導体ウェーハの研磨方法 |
| US5225235A (en) * | 1987-05-18 | 1993-07-06 | Osaka Titanium Co., Ltd. | Semiconductor wafer and manufacturing method therefor |
| EP0798765A2 (en) * | 1996-03-28 | 1997-10-01 | Shin-Etsu Handotai Company Limited | Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface |
| EP0828286A2 (en) * | 1996-08-19 | 1998-03-11 | Shin-Etsu Handotai Company Limited | Method of manufacturing mirror-polished silicon wafers, and apparatus for processing silicon wafers |
-
1982
- 1982-08-03 JP JP13611382A patent/JPS5927529A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6259476A (ja) * | 1985-09-09 | 1987-03-16 | Matsushita Electric Ind Co Ltd | テレビジヨン装置 |
| US5225235A (en) * | 1987-05-18 | 1993-07-06 | Osaka Titanium Co., Ltd. | Semiconductor wafer and manufacturing method therefor |
| JPH01125830A (ja) * | 1987-11-10 | 1989-05-18 | Naoetsu Denshi Kogyo Kk | 半導体ウェーハの研磨方法 |
| EP0798765A2 (en) * | 1996-03-28 | 1997-10-01 | Shin-Etsu Handotai Company Limited | Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface |
| EP0798765A3 (en) * | 1996-03-28 | 1998-08-05 | Shin-Etsu Handotai Company Limited | Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface |
| US5834363A (en) * | 1996-03-28 | 1998-11-10 | Shin-Etsu Handotai Co., Ltd. | Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer |
| EP0828286A2 (en) * | 1996-08-19 | 1998-03-11 | Shin-Etsu Handotai Company Limited | Method of manufacturing mirror-polished silicon wafers, and apparatus for processing silicon wafers |
| EP0828286A3 (en) * | 1996-08-19 | 2001-05-09 | Shin-Etsu Handotai Company Limited | Method of manufacturing mirror-polished silicon wafers, and apparatus for processing silicon wafers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3437533A (en) | Method of fabricating semiconductor devices | |
| US3600241A (en) | Method of fabricating semiconductor devices by diffusion | |
| JPS5927529A (ja) | 半導体装置用ウエフアの製造方法 | |
| JP3285723B2 (ja) | 半導体熱処理用治具及びその表面処理方法 | |
| JPH06112173A (ja) | 半導体シリコンエピタキシャル基板の製造方法 | |
| JPS60247928A (ja) | 半導体基板の洗浄方法 | |
| JPS63129633A (ja) | 半導体表面処理方法 | |
| JPH0521595A (ja) | 半導体基板の洗浄方法 | |
| US4213807A (en) | Method of fabricating semiconductor devices | |
| JPH05206145A (ja) | 半導体装置の製造方法 | |
| JPS63108729A (ja) | 半導体ウエ−フア | |
| US3846194A (en) | Process for producing lightly doped p and n-type regions of silicon on an insulating substrate | |
| JPH05235004A (ja) | 半導体基板の製造方法 | |
| JPH03173131A (ja) | 半導体装置の製造方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JPH08111409A (ja) | 半導体装置の製法 | |
| JPS6224617A (ja) | エピタキシヤル成長方法 | |
| JPS6224616A (ja) | エピタキシヤル成長方法 | |
| JPH08306699A (ja) | 半導体装置の製造方法 | |
| JPS61210638A (ja) | 半導体装置の製造方法 | |
| JPH0464227A (ja) | 半導体素子とその製造方法 | |
| JPS628018B2 (ja) | ||
| JPH01196836A (ja) | 半導体素子の製造方法 | |
| JP3282265B2 (ja) | 半導体装置の製造方法 | |
| JPS6332938A (ja) | 化合物半導体ウエ−ハの製造方法 |