JPS6332938A - 化合物半導体ウエ−ハの製造方法 - Google Patents
化合物半導体ウエ−ハの製造方法Info
- Publication number
- JPS6332938A JPS6332938A JP17633986A JP17633986A JPS6332938A JP S6332938 A JPS6332938 A JP S6332938A JP 17633986 A JP17633986 A JP 17633986A JP 17633986 A JP17633986 A JP 17633986A JP S6332938 A JPS6332938 A JP S6332938A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- compound semiconductor
- impurity
- lapping
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 229910021478 group 5 element Inorganic materials 0.000 claims abstract description 4
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 14
- 230000000737 periodic effect Effects 0.000 claims description 4
- 239000002245 particle Substances 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 31
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、化合物半導体ウェーハの製造方法に関するも
のである。
のである。
［従来の技術］
ＱａＡｓやＩｎＰなどの化合物半導体ではこれらを構成
する元素の純度が問題となる。このため各種の高純度精
製法が用いられており、通常９９．９９９９％〜９９．
９９９９９％の純度が得られている。
する元素の純度が問題となる。このため各種の高純度精
製法が用いられており、通常９９．９９９９％〜９９．
９９９９９％の純度が得られている。
［発明が解決しようとする問題点］
上述したように、化合物半導体を構成する元素の純度は
通常９９．９９９９％〜 ９９．９９９９９％であるが、この値はシリコンの純度
に比べると３〜４桁低い値である。したがって化合物半
導体ウェーハに構成した場合の純度もシリコンウェーハ
の場合に比べて低く、ＦＥＴやＩＣを製作した場合に所
望の特性が得られない恐れがある。
通常９９．９９９９％〜 ９９．９９９９９％であるが、この値はシリコンの純度
に比べると３〜４桁低い値である。したがって化合物半
導体ウェーハに構成した場合の純度もシリコンウェーハ
の場合に比べて低く、ＦＥＴやＩＣを製作した場合に所
望の特性が得られない恐れがある。
本発明の目的は、不純物を減少し、高純度のウェーハが
得られる化合物半導体ウェーハの製造方法を提供するこ
とにある。
得られる化合物半導体ウェーハの製造方法を提供するこ
とにある。
［問題点を解決するための手段］
本発明は、周期律表第■族元素および第Ｖ族元素からな
る化合物半導体ウェーハの製造方法において、前記ウェ
ーハの両面に粒径３０μｍ〜６０μｍのラップ加工を施
してラフダメージ層を形成し、次にこのウェーハを周期
律表第Ｖ族元素の雰囲気中に入れ、温度７８０℃〜８５
０℃で２０分〜１２０分アニール処理をして前記ラフダ
メージ層に不純物をゲタリングさせ、その後このウェー
ハの両面に粒径が５μｍ〜４０μｍのラップ加工を施し
て前記ラフダメージ層を除去して不純物を取り除き、そ
の後このウェーハの両面をエツチングおよびポリッシン
グして鏡面状ウェーハとすることを特徴とし、不純物を
除去して高純度ウェーハが得られようにして目的の達成
を計ったものである。
る化合物半導体ウェーハの製造方法において、前記ウェ
ーハの両面に粒径３０μｍ〜６０μｍのラップ加工を施
してラフダメージ層を形成し、次にこのウェーハを周期
律表第Ｖ族元素の雰囲気中に入れ、温度７８０℃〜８５
０℃で２０分〜１２０分アニール処理をして前記ラフダ
メージ層に不純物をゲタリングさせ、その後このウェー
ハの両面に粒径が５μｍ〜４０μｍのラップ加工を施し
て前記ラフダメージ層を除去して不純物を取り除き、そ
の後このウェーハの両面をエツチングおよびポリッシン
グして鏡面状ウェーハとすることを特徴とし、不純物を
除去して高純度ウェーハが得られようにして目的の達成
を計ったものである。
［作 用〕
本発明の化合物半導体ウェーハの製造方法ではζウェー
ハの両面にラップ加工によりラフダメージ層を形成し、
次に高温アニール処理によってこのラフダメージ層に不
純物をゲタリングさせ、その後このラフダメージ層を除
去して不純物を取り除くような方法を用いているので、
不純物が一層減少し、高純度のウェーハを求めることが
できる。
ハの両面にラップ加工によりラフダメージ層を形成し、
次に高温アニール処理によってこのラフダメージ層に不
純物をゲタリングさせ、その後このラフダメージ層を除
去して不純物を取り除くような方法を用いているので、
不純物が一層減少し、高純度のウェーハを求めることが
できる。
［実施例コ
以下、本発明の一実施例について説明する。
本実施例の方法では次のようにしてウェーハを製造して
いる。 まず、半絶縁性ＧａＡｓウェーハを対象とし、
その両面に粒径１３μｍの＃１０００ラップ材により粒
径４０ｔ１ｍのラフダメージ層を形成する。次にこのウ
ェーハを１気圧、８００℃のＡｓの雰囲気中で２０分間
アニール処理を行なう。その後ウェーハの両面に＃１０
００のラップ材を用いて粒径４ｏμｍのラップ加工を施
してラフダメージ層を除去する。これにより不純物が取
り除かれることになる。その後ウェーハ表面に＃３００
０のラップ材を用いて粒径３０μｍのラップ加工を施し
、さらにポリッシング加工を行ってミラー状ウェーハに
形成しているのである。
いる。 まず、半絶縁性ＧａＡｓウェーハを対象とし、
その両面に粒径１３μｍの＃１０００ラップ材により粒
径４０ｔ１ｍのラフダメージ層を形成する。次にこのウ
ェーハを１気圧、８００℃のＡｓの雰囲気中で２０分間
アニール処理を行なう。その後ウェーハの両面に＃１０
００のラップ材を用いて粒径４ｏμｍのラップ加工を施
してラフダメージ層を除去する。これにより不純物が取
り除かれることになる。その後ウェーハ表面に＃３００
０のラップ材を用いて粒径３０μｍのラップ加工を施し
、さらにポリッシング加工を行ってミラー状ウェーハに
形成しているのである。
以上のようにして作製されたウェーハを用い、加速電圧
１５０ ＫｅＶ、ドーズ量４Ｘ１０”’の条件において
２８８ｉ＋を注入し、キャップレスで８００℃のＨ２ガ
ス中で３０分間のアニール処理を施しその活性化率を測
定した結果、従来の処理技術によって得られたウェーハ
に比べ、５〜１０％活性化率が上昇するウェーハを求め
ることができた。
１５０ ＫｅＶ、ドーズ量４Ｘ１０”’の条件において
２８８ｉ＋を注入し、キャップレスで８００℃のＨ２ガ
ス中で３０分間のアニール処理を施しその活性化率を測
定した結果、従来の処理技術によって得られたウェーハ
に比べ、５〜１０％活性化率が上昇するウェーハを求め
ることができた。
すなわち、本実施例の方法により、同一のインゴットか
ら従来の技術を用いてウェーハを製造した場合に比べ、
不純物が少なく高純度のウェーハを得ることができる。
ら従来の技術を用いてウェーハを製造した場合に比べ、
不純物が少なく高純度のウェーハを得ることができる。
以上、本実施例では、ＧａＡｓウェーハを用い、ラップ
加工により粒径４０μｍのダメージ層を形成しているが
、これは粒径３０μｍ〜６０μｍを用いても同じ効果が
得られる。またアニール処理は８００℃のＡｓガス中で
２０分行っているが、７８０℃〜８５０℃において、Ｈ
、Ａ ｒ 、Ｎ ２ガスのいづれかを用い、２０分〜１
２０分実施しても同様の効果を得ることができる。
加工により粒径４０μｍのダメージ層を形成しているが
、これは粒径３０μｍ〜６０μｍを用いても同じ効果が
得られる。またアニール処理は８００℃のＡｓガス中で
２０分行っているが、７８０℃〜８５０℃において、Ｈ
、Ａ ｒ 、Ｎ ２ガスのいづれかを用い、２０分〜１
２０分実施しても同様の効果を得ることができる。
またアニール処理後のウェーハのラップ加工は粒径４０
μｍで行っているが、粒径５〜４０μｍで行っても同様
の効果が得られる。
μｍで行っているが、粒径５〜４０μｍで行っても同様
の効果が得られる。
［発明の効果］
本発明によれば、不純物が減少し、高純度ウェーハが得
られる化合物半導体ウェーハの製造方法を提供すること
ができる。
られる化合物半導体ウェーハの製造方法を提供すること
ができる。
Claims (2)
- （１）周期律表第III族元素および第Ｖ族元素からなる
化合物半導体ウェーハの製造方法において、前記ウェー
ハの両面に粒径３０μｍ〜 ６０μｍのラップ加工を施してラフダメージ層を形成し
、次に該ウェーハを周期律表第Ｖ族元素の雰囲気中に入
れ、温度７８０℃〜 ８５０℃で２０分〜１２０分アニール処理をして前記ラ
フダメージ層に不純物をゲタリングさせ、その後該ウェ
ーハの両面に粒径が ５μｍ／４０μｍのラップ加工を施して前記ラフダメー
ジ層を除去して不純物を取り除き、その後該ウェーハの
両面をエッチングおよびポリッシングして鏡面状ウェー
ハとすることを特徴とする化合物半導体ウェーハの製造
方法。 - （２）前記アニール処理がＨ＿２、Ａｒ、Ｎ＿２のいず
れかのガス中で行なわれる特許請求の範囲第１項記載の
化合物半導体ウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17633986A JPS6332938A (ja) | 1986-07-25 | 1986-07-25 | 化合物半導体ウエ−ハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17633986A JPS6332938A (ja) | 1986-07-25 | 1986-07-25 | 化合物半導体ウエ−ハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6332938A true JPS6332938A (ja) | 1988-02-12 |
Family
ID=16011853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17633986A Pending JPS6332938A (ja) | 1986-07-25 | 1986-07-25 | 化合物半導体ウエ−ハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6332938A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5071776A (en) * | 1987-11-28 | 1991-12-10 | Kabushiki Kaisha Toshiba | Wafer processsing method for manufacturing wafers having contaminant-gettering damage on one surface |
| JP2007186002A (ja) * | 2006-01-11 | 2007-07-26 | Kyokuto Kaihatsu Kogyo Co Ltd | コンテナ荷役車両 |
-
1986
- 1986-07-25 JP JP17633986A patent/JPS6332938A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5071776A (en) * | 1987-11-28 | 1991-12-10 | Kabushiki Kaisha Toshiba | Wafer processsing method for manufacturing wafers having contaminant-gettering damage on one surface |
| JP2007186002A (ja) * | 2006-01-11 | 2007-07-26 | Kyokuto Kaihatsu Kogyo Co Ltd | コンテナ荷役車両 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
| JPS61201425A (ja) | ＧａＡｓ基板の処理方法 | |
| US5389551A (en) | Method of manufacturing a semiconductor substrate | |
| JPH01315144A (ja) | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 | |
| US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
| JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US4659400A (en) | Method for forming high yield epitaxial wafers | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| US4193783A (en) | Method of treating a silicon single crystal ingot | |
| JPH09260619A (ja) | Ｓｏｉ基板及びその製造方法 | |
| US5189508A (en) | Silicon wafer excelling in gettering ability and method for production thereof | |
| US20060138540A1 (en) | Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it | |
| JPS6332938A (ja) | 化合物半導体ウエ−ハの製造方法 | |
| JP3177937B2 (ja) | 半導体シリコンウェーハの製造方法 | |
| EP0496382A2 (en) | Intrinsic gettering for a semiconducteur epitaxial wafer | |
| JPH0319688B2 (ja) | ||
| JPS63108729A (ja) | 半導体ウエ−フア | |
| JPS6326541B2 (ja) | ||
| JPS58201331A (ja) | シリコン半導体素子の製造方法 | |
| JPH0319687B2 (ja) | ||
| JPS61154134A (ja) | 半導体装置の製造方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| US6482659B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers | |
| JPS5999727A (ja) | シリコンウエ−ハの製造方法 | |
| JPH079909B2 (ja) | 半導体素子の製造方法 |