KR100299914B1 - 반도체디바이스제조방법 - Google Patents
반도체디바이스제조방법 Download PDFInfo
- Publication number
- KR100299914B1 KR100299914B1 KR1019980046955A KR19980046955A KR100299914B1 KR 100299914 B1 KR100299914 B1 KR 100299914B1 KR 1019980046955 A KR1019980046955 A KR 1019980046955A KR 19980046955 A KR19980046955 A KR 19980046955A KR 100299914 B1 KR100299914 B1 KR 100299914B1
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- semiconductor device
- gas
- process gas
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 164
- 238000000137 annealing Methods 0.000 claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 8
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명의 반도체 디바이스 제조 방법은 공정을 진행하기 위한 공정 가스를 챔버 내에 정체시켜서 반도체 디바이스 제조 공정을 진행하는 것을 특징으로 한다. 이와 같은 반도체 디바이스 제조 방법은 공정 가스를 챔버 내로 공급하는 단계, 공급된 공정 가스가 챔버 내에 정체되도록 챔버를 차단하는 단계, 그리고 공정을 진행하는 단계를 포함하여 공정 가스를 사용하여 챔버 내에서 공정 대상물에 대한 반도체 디바이스 제조 공정을 진행한다.
Description
본 발명은 반도체 디바이스 제조 방법에 관한 것으로, 좀 더 구체적으로는 확산 공정(diffusion process) 및 어닐 공정(anneal process) 등에서 반도체 디바이스를 제조하기 위한 방법에 관한 것이다.
일반적으로 상기 확산 공정은 필요한 막질을 얻기 위하여 행해지며, 상기 어닐 공정은 어떤 공정을 진행한 후 반도체 디바이스의 결정성 회복 및 물성 안정화를 위하여 행해진다. 이와 같은 상기 공정들은 온도, 가스, 압력, 그리고 반응 시간 등의 요인(parameter)들을 조절하므로써 필요로 하는 막질을 얻게 된다.
상기 확산 공정은 가스의 종류에 따라서 원하는 막질이 형성되고, 반응 시간에 따라서 막질의 두께가 결정된다. 확산 공정은 온도 및 압력 등의 공정 조건을 형성한 후, 반응에 필요한 가스를 주입하여 막을 형성하거나, 막에 불순물을 확산시킨다. 그러나, 종래 확산 공정은 가스(불순물 소스 가스)를 주입하면서 동시에 배출시켜서 공정을 진행하므로, 챔버 내에 분해된 가스가 정체되는 시간이 매우 짧다. 따라서, 공정 시간이 매우 길게 되고, 가스가 많이 사용된다. 이때, 챔버의 내부 온도를 높여 공정을 진행하면, 가스의 분해가 빠르고 분해 량을 증가시켜 공정 시간을 단축시킬 수 있지만, 이와 같은 방법은 반도체 디바이스가 고집적되면서 얕은 정션(shallow junction) 등이 요구되어 그 사용이 제한되고 있다.
최근, 상기 어닐 공정은 반도체 디바이스의 정전용량(capacitance)을 증가시키기 위하여 매엽식 또는 수직식 퍼니스(vertical furnace)를 사용한 PH3어닐 공정이 사용되고 있다.
도 1은 종래 반도체 디바이스 제조 방법에 따른 어닐 공정의 플로우 차트이고, 도 2는 종래 반도체 디바이스 제조 방법을 설명하기 위한 다이어그램이다.
도 1 및 도 2를 참조하면, 종래 반도체 디바이스 제조 방법은 공정 가스를 플로우(flow)시키면서 공정을 진행하였다. 도 2에서 보인 바와 같이, 반도체 제조 공정이 진행되는 챔버(500)에는 공정 가스 공급장치(502)로부터 공정 가스가 계속 공급되고, 이 공급되는 공정 가스는 배출장치(504)에 의해서 상기 챔버(500)로부터 계속 배출된다. 즉, 종래 반도체 디바이스 제조 방법은 상기 공정 가스 공급장치(502)와 상기 챔버(500)를 연결하는 공급라인(506)에 설치된 제 1 밸브(510)와 상기 챔버(500)와 상기 배출장치(504)를 연결하는 배출라인(508)에 설치된 제 2 밸브(512)를 오픈시킨 상태에서 공정을 진행하였다.
종래 반도체 디바이스 제조 방법을 사용한 PH3어닐 공정은, 도 1에서 보인 바와 같이, 반도체 웨이퍼를 챔버로 로딩(loading)하는 단계(S1000), 챔버 내의 공정 조건을 설정하는 단계(S1005), 공정 가스 플로우를 형성하는 단계(S1010), 어닐 공정을 진행하는 단계(S1015), 공정 가스를 차단하고 상기 챔버 내를 퍼징(purging)하는 단계(S1020), 상기 챔버 내의 온도를 내리는 단계(S1025), 어닐 공정이 완료된 반도체 웨이퍼를 상기 챔버로부터 언로딩(unloading)하는 단계(S1030)로 진행된다. 이와 같은 PH3어닐 공정에 의해서 얻어진 반도체 디바이스의 커패시스턴스(A)는, 도 3을 참조하면, PH3어닐 공정을 수행하지 않은 반도체 디바이스의 커패시스턴스(B)에 비하여 우수한 것을 알 수 있다. 종래 PH3어닐 공정은 750도 정도의 고온에서 3시간 정도로 진행되며, 분당 1.5리터의 PH3가스를 사용하고 있다. 따라서, 종래 PH3어닐 공정은 장시간을 통하여 어닐 공정을 진행하므로 생산량에 한계가 있다. 실제로, 종래 PH3어닐 공정에서 공정 가스를 플로우시키면서 공정을 진행하는 시간은 전체 어닐 공정의 50% 이상을 차지하고 있다. 또, 공정 가스(PH3)를 계속 플로우시키면서 공정을 진행하므로, 다량의 공정 가스를 사용해야 한다. 상기 PH3어닐 공정에서는 3시간 동안 분당 1.5리터의 PH3가스를 사용하므로, 한번의 어닐 공정을 수행하는 동안 270리터 정도의 PH3가스가 사용되게 된다.
이와 같이 종래 반도체 디바이스 제조 방법은 공정에 소요되는 시간이 많이 필요하여 반도체 디바이스의 생산량에 한계가 있으며, 다량의 공정 가스를 사용해야 하는 문제점이 있다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은 공정 가스를 사용하여 반도체 디바이스를 제조하는 반도체 제조 공정에서 공정을 진행하는데 소요되는 시간을 단축시킬 수 있고, 소량의 공정 가스를 사용하여 공정을 진행할 수 있는 새로운 형태의 반도체 디바이스 제조 방법을 제공하는데 있다.
도 1은 종래 반도체 디바이스 제조 방법에 따른 어닐 공정의 플로우 차트;
도 2는 종래 반도체 디바이스 제조 방법을 설명하기 위한 다이어그램;
도 3은 도 1에 따른 어닐 공정에 의해서 얻어진 반도체 디바이스의 커패시턴스와 어닐 공정을 하지 않은 반도체 디바이스의 커패시턴스의 차이를 보여주는 그래프;
도 4는 본 발명의 실시예에 따른 반도체 디바이스 제조 방법을 설명하기 위한 다이어그램;
도 5는 본 발명의 실시예에 따른 반도체 디바이스 제조 방법이 적용되는 어닐 시스템의 개략적인 다이어그램;
도 6은 본 발명의 실시예에 따른 반도체 디바이스 제조 방법을 적용한 어닐 공정의 플로우 차트;
도 7은 본 발명의 실시예에 따른 반도체 디바이스 제조 방법을 적용한 도 6의 어닐 공정에 의해서 얻어진 반도체 디바이스의 커패시턴스를 보여주는 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 챔버 12 : 공정 가스 공급장치
14 : 배출장치 16 : 공급라인
18 : 배출라인 20 : 제 1 밸브
22 : 제 2 밸브 30 : 어닐 시스템
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 공정 가스를 사용하여 챔버 내에서 소정 대상물에 대한 소정 공정을 진행하는 반도체 디바이스 제조 방법은 상기 공정 가스를 상기 챔버 내로 공급하는 단계와; 상기 공급된 공정 가스가 상기 챔버 내에 정체되도록 상기 챔버를 차단하는 단계 및; 상기 공정을 진행하는 단계를 포함한다.
이와 같은 본 발명에서 상기 반도체 디바이스 제조 방법은 상기 공정을 진행하는 단계에 상기 챔버 내 공정 가스의 양이 상기 공정을 진행하기 위한 기준량 이하인가를 판단하는 단계 및; 상기 공정 가스가 기준량 이하일 때 상기 챔버 내로 상기 공정 가스를 더 공급한 다음, 다시 상기 챔버를 차단하고, 상기 공정을 진행하는 단계를 더 포함할 수 있다.
이와 같은 본 발명에서 상기 공정은 확산 공정일 수 있고, 어닐 공정일 수 있다.
본 발명의 반도체 디바이스 제조 방법은 공정을 진행하기 위한 공정 가스를 챔버 내에 정체시켜서 반도체 디바이스 제조 공정을 진행하는 것을 특징으로 한다. 이와 같은 본 발명의 반도체 디바이스 제조 방법에 따르면, 챔버 내에 공정 가스가 정체되어 공정이 진행되므로 공정 시간을 대폭 줄일 수 있다. 따라서, 공정 시간이 단축되므로 생산량을 극대화시킬 수 있다. 또한, 일정량의 공정 가스를 챔버 내에 정체시켜서 공정을 진행하므로 공정에 소요되는 공정 가스의 양을 대폭 감소시킬 수 있다.
이하, 본 발명의 실시예를 첨부도면 도 4 내지 도 7에 의거하여 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 반도체 디바이스 제조 방법을 설명하기 위한 다이어그램이다.
도 4를 참조하면, 본 발명의 반도체 디바이스 제조 방법은 공정 가스를 챔버(10) 내에 정체시킨 상태에서 반도체 디바이스 제조 공정을 진행한다. 이와 같은 방법은 반도체 제조 공정이 진행되는 챔버(10)에 공정 가스 공급장치(12)로부터 공정 가스가 공급된 후, 공급라인(16)에 설치된 제 1 밸브(20)와 배출라인(18)에 설치된 제 2 밸브(22)를 닫아서 상기 챔버(10)에 공급된 상기 공정 가스가 상기 챔버(10) 내에 정체되도록 하여 공정을 진행하는 것이다. 그리고, 공정이 완료된 후, 배출장치(14)에 의해서 상기 챔버(10)로부터 배출되도록 한다. 이와 같이 본 발명은 챔버 내에 공정 가스를 정체시킨 상태에서 공정을 진행하므로, 공정 가스의 반응 효율을 높일 수 있다. 예컨대, 확산 공정이나 어닐 공정 등에서 공정 가스의 반응도를 높이므로써 짧은 시간 내에 공정을 수행할 수 있는 것이다. 나중에 상세히 설명하겠지만, 상기 반도체 디바이스 제조 방법은 상기 챔버(10) 내에 공정 가스를 정체시킨 상태에서 공정을 진행하므로, 시간이 흐르면 상기 챔버(10) 내 공정 가스의 양이 줄어들어 공정 가스의 양이 모자랄 수 있다. 이를 극복하기 위하여, 공정 진행 중에 상기 챔버(10) 내의 상기 공정 가스의 양을 측정하여, 공정시 기준치에 모자랄 경우, 상기 공정 가스를 더 공급할 수 있도록 하여 계속 공정을 진행할 수 있을 것이다.
도 5는 본 발명의 실시예에 따른 반도체 디바이스 제조 방법이 적용되는 어닐 시스템의 개략적인 다이어그램이다.
도 5를 참조하면, 어닐 시스템(30)은 챔버(40), 탱크(45), 그리고 가압 펌프(booster pump) 및 건조 펌프(dry pump) 등의 배출장치(55)를 포함한다. 상기 챔버(40)와 상기 탱크(45)를 연결하는 공급라인(60) 상에는 상기 탱크(45)로부터 상기 챔버(40)로 공급되는 공정 가스의 유량을 제어하기 위한 가스 유량 조절기(mass flow controller)(50) 및 제 1 밸브(65)가 설치된다. 상기 챔버(40)와 상기 배출장치(55)를 연결하는 배출라인(70)에는 제 2 밸브(75)가 설치된다. 상기 어닐 시스템(30)은 PH3가스와 같은 공정 가스를 상기 탱크(45)로부터 상기 챔버(40)로 공급하여 어닐 공정을 진행한다.
이와 같은 어닐 시스템(30)을 이용한 PH3어닐 공정은, 도 6에서 보인 바와 같이, 본 발명에 따른 반도체 디바이스 제조 방법을 적용할 수 있다. 본 발명의 반도체 디바이스 제조 방법을 사용한 어닐 공정은, 도 5 및 도 6을 참조하면, 반도체 웨이퍼를 챔버(40)로 로딩하는 단계(S100), 상기 챔버(40) 내의 공정 조건을 설정하는 단계(S105), 상기 챔버(40) 내로 공정 가스(PH3가스)를 공급하는 단계(S110), 공급 라인(60)과 배출라인(70)을 차단하여 상기 챔버(40) 내에 공정 가스가 정체되도록 하는 단계(S115), 어닐 공정을 진행하는 단계(S120), 상기 챔버(40) 내를 퍼징하는 단계(S200), 상기 챔버(40) 내의 온도를 내리는 단계(S205), 어닐 공정이 완료된 반도체 웨이퍼를 상기 챔버(40)로부터 언로딩하는 단계(S210)로 진행된다. 이와 같이 본 발명의 반도체 디바이스 제조 방법이 사용된 어닐 공정은 상기 챔버(40)로 공정 가스를 공급하고, 이 공급된 가스가 상기 챔버(40) 내에 정체되도록 상기 공급라인(60)에 설치된 제 1 밸브(65)와 상기 배출라인(70)에 설치된 제 2 밸브(75)를 닫은 다음, 어닐 공정을 진행한다. 즉, 상기 챔버(40) 내에 공정 가스를 정체시켜서 어닐 공정을 진행하는 것이다. 이와 같은 본 발명의 실시예에 따른 PH3어닐 공정은 750도 정도에서 30분 정도로 공정을 진행하고, 1.5리터/MIN의 PH3가스를 사용하여, 도 7에서 보인 바와 같이, 반도체 디바이스에서 종래와 동일한 커패시턴스를 얻을 수 있었다. 여기서, 상기 챔버(40) 내부로 로딩되는 반도체 웨이퍼는 반구형 그레인 실리콘층(HSG layer)에 의해 덮혀진 커패시터의 하부전극이 형성된 시료를 사용하였다. 따라서, 포스핀 가스를 사용하여 어닐링 공정을 실시하면, 상기 하부전극의 표면, 특히 굴곡진 프로파일을 갖는 반구형 그레인 실리콘층의 표면이 N형의 불순물인 인(phosphor)으로 높게 도우핑된다. 결과적으로, 후속공정에 의해 형성되는 상부전극에 음의 전압이 인가되는 경우에 하부전극의 표면에 공핍층이 형성되는 현상을 억제시키어 도 7에 도시된 바와 같이 최소 커패시턴스값(Cmin)을 증가시킬 수 있음은 물론, 커패시턴스 특성의 비대칭성도 개선된다. 즉, 종래 PH3어닐 공정에 비하 공정 시간과 공정 가스의 사용량을 대폭 단축시킬 수 있었다.
한편, 언급한 바와 같이, 본 발명의 실시예에 따른 PH3어닐 공정은 상기 어닐 공정을 진행(S120)하는 중에 상기 챔버(40) 내에 정체된 공정 가스의 양이 기준량 이하인가를 검출하여, 상기 챔버(40) 내에 정체된 공정 가스의 양이 기준량 이하일 때 공정 가스를 상기 챔버(40) 내로 공급하여 공정을 진행할 수 있도록 할 수 있을 것이다. 이와 같은 방법은 상기 챔버(10) 내에 공정 가스를 정체시킨 상태에서 공정을 진행하므로, 시간이 흐르면 상기 챔버(10) 내 공정 가스의 양이 줄어들어 공정 가스의 양이 모자랄 수 있는 문제점을 극복하기 위하여 제공될 것이다. 즉, 공정 진행 중에 상기 챔버(10) 내의 상기 공정 가스의 양을 측정하여, 공정시 기준치에 모자랄 경우, 상기 공정 가스를 더 공급하고 계속 공정을 진행할 수 있도록 하는 것이다. 물론, 이와 같은 가스량의 제어는 공정에 따라서 실험에 의하여 가스의 재공급 시간의 간격을 설정할 수 있을 것이다.
이와 같은 본 발명을 적용하면, 챔버 내에 공정 가스가 정체되어 공정이 진행되므로 공정 시간을 대폭 줄일 수 있다. 따라서, 공정 시간이 단축되므로 생산량을 극대화시킬 수 있다. 또한, 일정량의 공정 가스를 챔버 내에 정체시켜서 공정을 진행하므로 공정에 소요되는 공정 가스의 양을 대폭 감소시킬 수 있다.
Claims (4)
- 공정가스를 저장하는 탱크, 상기 탱크와 공급라인을 통하여 연결된 챔버, 상기 공급라인에 설치된 제1 밸브, 상기 챔버와 배출라인을 통하여 연결된 배출장치 및 상기 배출라인에 설치된 제2 밸브를 포함하는 어닐 시스템을 사용하여 반도체 디바이스를 제조하는 방법에 있어서,상기 챔버 내로 반도체 웨이퍼를 로딩시키는 단계;상기 챔버 내의 공정조건을 설정하는 단계;상기 제1 밸브를 열고 상기 제2 밸브를 닫는 단계;상기 탱크 내에 저장된 공정가스를 상기 챔버 내부로 주입시키는 단계;상기 제1 밸부를 닫는 단계; 및상기 챔버 내에 주입된 공정가스를 사용하여 소정의 공정을 진행하는 단계를 포함하는 반도체 디바이스 제조방법.
- 제 1 항에 있어서,상기 소정의 공정을 진행하는 단계는상기 소정의 공정을 진행하되, 상기 소정의 공정이 진행되는 도중에 상기 챔버 내의 공정 가스의 양이 일정 기준량 이하인가를 판단하는 단계; 및상기 챔버 내의 공정 가스가 일정 기준량 이하일 때, 상기 제1 밸브를 열고 상기 탱크에 저장된 공정가스를 추가로 공급한 다음 상기 제 밸브를 닫고 상기 소정의 공정을 지속적으로 진행하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
- 제 1 항에 있어서, 상기 소정의 공정은 확산 공정 또는 어닐 공정인 것을 특징으로 하는 반도체 디바이스 제조방법.
- 제 1 항에 있어서, 상기 공정 가스는 포스핀(phosphine; PH3)가스인 것을 특징으로 하는 반도체 디바이스 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980046955A KR100299914B1 (ko) | 1998-11-03 | 1998-11-03 | 반도체디바이스제조방법 |
| US09/429,046 US6284632B1 (en) | 1998-11-03 | 1999-10-29 | Method for manufacturing semiconductor device with stagnated process gas |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980046955A KR100299914B1 (ko) | 1998-11-03 | 1998-11-03 | 반도체디바이스제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000031092A KR20000031092A (ko) | 2000-06-05 |
| KR100299914B1 true KR100299914B1 (ko) | 2001-10-29 |
Family
ID=19557006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980046955A KR100299914B1 (ko) | 1998-11-03 | 1998-11-03 | 반도체디바이스제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6284632B1 (ko) |
| KR (1) | KR100299914B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0537854B1 (en) * | 1991-10-18 | 1997-09-10 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device whereby a layer of material is deposited on the surface of a semiconductor wafer from a process gas |
| US5758680A (en) * | 1996-03-29 | 1998-06-02 | Lam Research Corporation | Method and apparatus for pressure control in vacuum processors |
-
1998
- 1998-11-03 KR KR1019980046955A patent/KR100299914B1/ko not_active IP Right Cessation
-
1999
- 1999-10-29 US US09/429,046 patent/US6284632B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000031092A (ko) | 2000-06-05 |
| US6284632B1 (en) | 2001-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100234228B1 (ko) | 초대규모 집적회로용의, 비소로 도핑된 매끄러운 다결정 실리콘층의 제조방법 | |
| JP2001135637A (ja) | シリコン窒化膜の形成方法 | |
| KR100372076B1 (ko) | 반도체 디바이스의 제조 장치 | |
| KR100327329B1 (ko) | 저압하의실리콘산화막및산질화막형성방법 | |
| KR100299914B1 (ko) | 반도체디바이스제조방법 | |
| KR20000035191A (ko) | 박막형성을 위한 방법 및 장치 | |
| KR19980021208A (ko) | 화학기상증착 장비 | |
| US6461961B1 (en) | Methods of manufacturing semiconductor devices with ruthenium films formed by CVD using an oxygen-containing reactant gas | |
| US7268064B2 (en) | Method of forming polysilicon layer in semiconductor device | |
| KR19980041242A (ko) | 웜웰형 반응챔버 및 이를 이용한 커패시터 제조방법 | |
| US20020025651A1 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| KR20070098125A (ko) | 화학기상증착방법 | |
| KR940008371B1 (ko) | 반도체기판의 산화 규소막-다결정실리콘막-질화막의 형성방법 및 그 장치 | |
| KR100263901B1 (ko) | 반도체 디바이스 제조 장치, ｈｓｇ-다결정 실리콘막의 제조 방법 및 ｈｓｇ-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법 | |
| US12053745B2 (en) | System for storing chemical liquid and method for adjusting gas concentration in chemical liquid | |
| KR100269279B1 (ko) | 반도체장치제조방법 | |
| KR20050118752A (ko) | 불휘발성 메모리 장치의 게이트 구조물 형성 방법 및 이를수행하기 위한 장치 | |
| KR100525117B1 (ko) | 질화막 제조 방법 | |
| KR100296652B1 (ko) | 반도체장치의제조방법 | |
| KR19990040205U (ko) | 반도체 웨이퍼 제조용 횡형 확산로 | |
| KR100664769B1 (ko) | 반도체웨이퍼 제조용 확산로 | |
| JPH11176760A (ja) | 半導体キャパシタ製造設備及びそれを用いた製造方法 | |
| KR20030018377A (ko) | 종형확산로설비의 퍼지방법 | |
| CN118830055A (zh) | 高压基板处理装置以及利用其的基板用高压化学气相沉积方法 | |
| KR19990080515A (ko) | 실리사이드막 상에 콘택을 구비한 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120531 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |