JP2000511706A - “浅溝分離”を行った半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 シリコン本体（１）の表面（２）内に溝（７）を形成し、これら溝をシリコン酸化物（１１）で充填する半導体装置の製造方法。充填されたこれら溝は集積回路中でフィールド酸化物領域（１２）として用いられる。シリコン酸化物は気相から堆積し、次にＮＯ又はＮ₂Ｏ含有雰囲気中で熱処理により緻密化する。この堆積シリコン酸化物は極めて短時間で緻密化でき、更に熱処理は結晶欠陥を生ぜしめない。この方法は“単一ウェーハ処理”に用いるのが適切である。

Description

【発明の詳細な説明】 “浅溝分離”を行った半導体装置の製造方法 本発明は、シリコン本体の表面内に溝を形成し、これら溝を、気相から堆積し 次に窒素含有雰囲気中での熱処理により緻密化したシリコン酸化物で充填する半 導体装置の製造方法に関するものである。 シリコン酸化物で充填された溝は、実際には、能動領域を囲むフィールド酸化 物領域として用いられる。このように互いに分離された能動領域には、ＭＯＳト ランジスタ及びＥＰＲＯＭセルのような半導体素子を形成しうる。この能動領域 を互いに分離する方法は“浅溝分離”と称されている。 シリコン酸化物は種々の通常の方法で気相から堆積しうる。気相は例えば、テ トラエトキシシラン（ＴＥＯＳ）を有するか、或いは、例えばシラン及び酸素を 含有する混合気体を有することができ、堆積処理は大気圧又は減圧下で行うこと ができる。堆積処理はプラズマにより加速させることもできる。“高密度プラズ マ化学蒸着法（ＨＤＰＣＶＤ）”を用いることにより、シリコン酸化物層を低温 度、例えば、４００℃で堆積することができる。堆積により形成されたシリコン 酸化物は、通常の弗化水素エッチング浴内で極めて容易にエッチングしうる。こ れらシリコン酸化物は、シリコンの熱酸化により形成されたシリコン酸化物より も極めて高速にエッチングされる。これにより、半導体装置の製造に実際的な問 題を生ぜしめる。その理由で、実際には、フィールド酸化物領域を形成するのに 用いられる、堆積により形成されたシリコン酸化物を熱処理により緻密化してい る。 ＶＬＳＩ技術に関するＩＥＥＥシンポジウムの技術論文集，1996，の第158〜1 59頁の論文“An Optimized Densification of the Filled Oxide for Quarter M icron Shallow Trench Isolation（ＳＴＩ）”（H.S．Lee氏等著）から、頭書に 記載した種類の方法が知られており、この場合、堆積により形成されたシリコン 酸化物の緻密化は、窒素中での熱処理により行われている。この処理では、シリ コン本体が１１５０℃の温度で１時間加熱される。窒素中で熱処理を行うことに より、この熱処理中溝の付近に位置するシリコンの酸化が防止される。酸化はシ リコン中に機械的な歪を導入するおそれがある。この場合は、緻密化処理を蒸気 中での熱処理により行う場合である。この処理では堆積酸化物の緻密化以外に、 溝の側壁が酸化されもする。このシリコン酸化物を形成すると、その体積はこれ を形成するシリコンの体積よりも大きいことにより前述した歪を生ぜしめる。こ のような歪は結晶欠陥を生ぜしめ、この結晶欠陥により、能動領域中に形成され る半導体素子中に漏洩電流を生ぜしめるおそれがある。 シリコン本体を窒素中で加熱することにより、堆積シリコン酸化物を、これが 弗化水素を有する通常のエッチング浴内で、熱酸化により形成されたシリコン酸 化物と殆ど同じ速度でエッチングされるように緻密化しうる。この場合、溝の側 壁の前述した酸化は行われない為、緻密化中の結晶欠陥の形成は行われない。し かし、実際的な適応に当っては、熱処理があまりにも多くの時間行われている。 高集積化半導体装置（ＶＬＳＩ）の製造に対する現在の処理では、シリコンウェ ーハは１個づつ処理されている。このような“単一ウェーハ処理”に対しては、 １時間を要する熱処理は適していない。 本発明の目的は、溝内に堆積されたシリコン酸化物を著しく短い時間で緻密化 でき、従って、“単一ウェーハ処理”により半導体装置を製造するのに用いうる 方法を提供せんとするにある。 この目的を達成するためには、頭書に記載した方法において、堆積シリコン酸 化物をＮＯ又はＮ₂Ｏ含有雰囲気中で緻密化することを特徴とする。 ＮＯ又はＮ₂Ｏ含有雰囲気中で緻密化処理を行うことにより、この緻密化を極 めて短い時間で実現でき、更に熱処理が結晶欠陥を生ぜしめないということを、 実際に確かめた。ＮＯ又はＮ₂Ｏ含有雰囲気を用いると、溝のシリコン側壁が窒 素化され、堆積酸化物の緻密化中に側壁の酸化が行われない。 シリコン本体に、ＮＯ又はＮ₂Ｏ含有雰囲気中で１０００〜１１５０℃の温度 で0.5〜３分の間熱処理を施すことにより、堆積シリコン酸化物を緻密化するの が好ましい。緻密化されたシリコン酸化物を弗化水素エッチング浴内でエッチン グする速度は熱酸化により形成されたシリコン酸化物のエッチング速度に近似す る。温度は前述したように高いため、堆積中堆積シリコン酸化物中に誘起される 機械的な歪も完全に低減される。 更に、シリコン本体をＮＯ又はＮ₂Ｏ含有雰囲気中で１気圧の圧力で加熱する ことにより、堆積シリコン酸化物を緻密化するのが好ましい。この場合、堆積シ リコン酸化物は通常の“高速熱処理”反応器内で緻密化することができる。 本発明の上述した特徴及びその他の特徴は、以下の実施例の説明から明らかと なるであろう。図中、 図１〜８は、本発明の方法を用いて半導体装置を製造する数工程を示す線図的 縦断面図である。 図１は、シリコン本体１の表面２上に、約１０ｎｍの厚さのシリコン酸化物層 ３及び約１５０ｎｍの厚さのシリコン窒化物層４をそれぞれ熱酸化及び堆積によ り形成したものを示す線図的断面図である。シリコン窒化物層４上には、通常の ようにしてホトレジストマスク５を形成する。このホトレジストマスク５は、シ リコン本体中に能動領域１３を形成する必要がある個所でシリコン窒化物層４を 被覆し、このホトレジストマスクには、シリコン本体１中にフィールド酸化物領 域１２を形成する必要のある個所でシリコン窒化物層４を露出させる窓６を設け る。 次に、半導体本体１に通常のエッチング処理を行う。本例では、図２に示すよ うに、ホトレジストマスク５の窓６内に位置するシリコン窒化物層４及びシリコ ン酸化物層３の部分を表面２から除去し、深さが約４００ｎｍで、幅が約５００ ｎｍの溝７をシリコン本体１に形成する。溝７の壁部８及び底部９に熱酸化によ り約１０ｎｍの厚さのシリコン酸化物層１０を形成した後、図３に示すように厚 肉のシリコン酸化物層１１を堆積する。このシリコン酸化物層１１は、溝７がシ リコン酸化物で完全に充填されるような厚さに堆積する。本例では、この厚さを 約７５０ｎｍとする。 このシリコン酸化物層１１は種々の通常の方法で気相から堆積しうる。この気 相は、例えば、テトラエトキシシラン（ＴＥＯＳ）を有するか、例えば、シラン 及び酸素を含有する混合気体を有するようにでき、堆積処理は大気圧又は減圧下 で行うことができる。プラズマにより堆積処理を加速させることもできる。シリ コン酸化物層を低温度、例えば、４００℃で堆積するには、“高密度プラズマ化 学蒸着法（ＨＤＰＣＶＤ）”を用いることができる。 次に、図４に示すように、シリコン酸化物層１１に通常の化学‐機械研摩処理 を施す。この処理は、シリコン窒化物層４が露出されるまで行う。従って、溝７ がシリコン酸化物で充填される。次に、シリコン窒化物層４及びシリコン酸化物 層３を除去して、半導体本体１の能動領域１３を囲むフィールド酸化物領域１２ を形成する。 次に、能動領域１３の表面２を清浄とする。この目的のために、約２００ｎｍ の厚さのシリコン酸化物層１４を図６に示すように形成する熱酸化処理を行い、 その後このシリコン酸化物層を弗化水素エッチング溶液内で、再びエッチング除 去する。シリコン酸化物層１４は“犠牲酸化物”の層である。シリコン酸化物層 １４をエッチング除去する際、フィールド酸化物領域１２のうち、堆積されその 後研摩された酸化物層１１もエッチング除去される。 堆積により形成されたシリコン酸化物は通常の弗化水素エッチング浴内で容易 に除去される。これらのシリコン酸化物はシリコンの熱酸化により形成されたシ リコン酸化物よりも著しく急速にエッチングされる。これにより半導体装置の製 造に当って実際的な問題を生ぜしめる。すなわち、フィールド酸化物領域１２を 形成するのに用いる、堆積により形成されたシリコン酸化物層１１が、例えば熱 酸化により形成された“犠牲酸化物”層１４をエッチング除去する際に、極めて 強いエッチング効果を受けるおそれがある。図７に示す平坦構造が得られるよう にするためには、化学‐機械研摩処理の前に、熱処理により堆積シリコン酸化物 層１１を緻密にする。その結果、堆積シリコン酸化物層１１が弗化水素エッチン グ浴内でエッチングされる速度が、“犠牲酸化物”層１４のような、熱酸化によ り形成されたシリコン酸化物層のエッチング速度に殆ど等しくなる。この“犠牲 酸化物”層のエッチング除去中、堆積され且つ研摩されたシリコン酸化物層１１ のうち極めて薄肉の層のみがエッチング除去される。このようにして、図７に示 す平坦構造が得られる。 堆積されたシリコン酸化物層１１はＮＯ又はＮ₂Ｏ含有雰囲気中で緻密化され る。実際、ＮＯ又はＮ₂Ｏ含有雰囲気中で緻密化処理を行うことにより、この緻 密化を極めて短時間で行うことができ、更に熱処理により結晶欠陥を生ぜしめな いということを確かめた。ＮＯ又はＮ₂Ｏ含有雰囲気を用いると、溝のシリコン 側壁が窒素化され、堆積酸化物の緻密化中に側壁の酸化は行われない。緻密化を 蒸気中での熱処理により行う場合には、この酸化が行われる。すなわち、堆積酸 化物の緻密化とは別に、溝の側壁の酸化が行われてしまう。シリコン酸化物を形 成すると、その体積はこれを形成するシリコンの体積よりも大きいことにより歪 を生ぜしめる。このような歪は結晶欠陥を生ぜしめ、この結晶欠陥により、能動 領域中に形成される半導体素子中に漏洩電流を生ぜしめるおそれがある。 堆積シリコン酸化物層１１は、シリコン本体をＮＯ又はＮ₂Ｏ含有雰囲気中で １０００〜１１５０℃の範囲内の温度で0.5〜３分間加熱することにより、緻密 化するのが好適である。その結果として、弗化水素エッチング浴中での緻密化シ リコン酸化物のエッチング速度は、熱酸化により形成されたシリコン酸化物のエ ッチング速度と同様になる。温度は高い為、堆積中堆積シリコン酸化物中に誘起 される機械的な歪も完全に低減される。 これに続いて、シリコン本体をＮＯ又はＮ₂Ｏ含有雰囲気中で１気圧の圧力で 加熱することにより、堆積シリコン酸化物層１１を緻密化するのが好ましい。こ の場合、堆積シリコン酸化物層の緻密化は通常の“高速熱処理”反応器内で行う ことができる。 “犠牲酸化物”の除去後、半導体素子、本例では、ＭＯＳトランジスタを能動 領域中に形成する。この場合、能動領域１３に所望のドーパント１６を与え、そ の後能動領域１３上の熱酸化により約１０ｎｍの厚さのゲート酸化物層１７を形 成する。次に、ゲート電極１８を多結晶シリコンから通常のようにして形成し、 ソース及びドレイン領域１９をイオン注入により形成し、これらゲート電極には 、例えば、シリコン酸化物のスペーサの形態のエッジ分離体２０を設ける。 能動領域１３内にはＭＯＳトランジスタ以外の半導体素子をも設けることがで きること勿論である。集積回路は、ＭＯＳトランジスタ以外に、例えばＥＰＲＯ Ｍセルのようなメモリセルや、例えばバイポーラトランジスタをも有しうる。

Claims (1)

1. 【特許請求の範囲】 １．シリコン本体の表面内に溝を形成し、これら溝を、気相から堆積し次に窒素 含有雰囲気中での熱処理により緻密化したシリコン酸化物で充填する半導体装 置の製造方法において、 堆積シリコン酸化物をＮＯ又はＮ₂Ｏ含有雰囲気中で緻密化することを特徴 とする半導体装置の製造方法。 ２．請求の範囲１に記載の半導体装置の製造方法において、シリコン本体に、Ｎ Ｏ又はＮ₂Ｏ含有雰囲気中で１０００〜１１５０℃の温度で0.5〜３分の間熱処 理を施すことにより、堆積シリコン酸化物を緻密化することを特徴とする半導 体装置の製造方法。 ３．請求の範囲２に記載の半導体装置の製造方法において、シリコン本体をＮＯ 又はＮ₂Ｏ含有雰囲気中で１気圧の圧力で加熱することにより、堆積シリコン 酸化物を緻密化することを特徴とする半導体装置の製造方法。