JP3806753B2 - 半導体デバイス用の薄膜形成装置及び薄膜形成方法 - Google Patents

半導体デバイス用の薄膜形成装置及び薄膜形成方法 Download PDF

Info

Publication number
JP3806753B2
JP3806753B2 JP26173297A JP26173297A JP3806753B2 JP 3806753 B2 JP3806753 B2 JP 3806753B2 JP 26173297 A JP26173297 A JP 26173297A JP 26173297 A JP26173297 A JP 26173297A JP 3806753 B2 JP3806753 B2 JP 3806753B2
Authority
JP
Japan
Prior art keywords
gas
thin film
reaction
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26173297A
Other languages
English (en)
Other versions
JPH11102902A (ja
Inventor
義人 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Canon Marketing Japan Inc
Original Assignee
Canon Inc
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, Canon Marketing Japan Inc filed Critical Canon Inc
Priority to JP26173297A priority Critical patent/JP3806753B2/ja
Publication of JPH11102902A publication Critical patent/JPH11102902A/ja
Application granted granted Critical
Publication of JP3806753B2 publication Critical patent/JP3806753B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はDRAM等の半導体メモリーに代表される半導体デバイス用の薄膜を形成する為の薄膜形成装置及び薄膜形成方法の技術分野に属する。
【0002】
【従来の技術】
DRAM等の半導体デバイスの製造工程はトランジスタの形成工程とキャパシタの形成或いは多層配線の形成工程を含んでいる。
【0003】
このうち、キャパシタや多層配線の形成に際してはPSG(燐をドープした酸化シリコン膜)、BSG(硼素をドープした酸化シリコン膜)、BPSG(燐と硼素をドープした酸化シリコン膜)を一つの成膜装置で一層形成したり、多数積層する工程がある。
【0004】
【発明が解決しようとする課題】
このような膜は、例えばキャパシタ形成の際のエッチングマスクとしても使用されるため、ふっ酸(HF)による洗浄を行う。図7は5つのPSG膜形成後、ふっ酸によるクリーニングを行い、それを覆うように多結晶シリコン膜を堆積した時の積層膜の様子を示している。図7のように、このとき積層された薄膜の境界部分でオーバーエッチングが生じ、その結果、この積層膜を覆う多結晶シリコン膜を形成すると多結晶シリコン膜の形状不良が生じる。これはデバイスの信頼性を劣化させる原因になる。
【0005】
本発明の目的は、積層膜の境界部分にオーバーエッチングが生じ難い半導体デバイス用の薄膜形成装置及び薄膜形成方法を提供することにある。
【0006】
【課題を解決する為の手段】
本発明は、半導体デバイス用の薄膜を形成する為の薄膜形成方法及び装置において、複数のガスを混合する部分の上流において反応ガスの供給を遮断する前に反応助剤ガスの供給を遮断すること及びその為のバルブを設けたことを特徴とする。
【0007】
【発明の実施の形態】
図1は、本発明の実施の形態による薄膜形成装置を示す模式図である。排気可能なチャンバ10により囲まれた空間内には基板としての半導体ウエハ2を被成膜面を下に向けて保持し所定の温度に加熱する為の基板ホルダー1と反応ガス及び反応助剤ガスを導入する為のガス吹き出しシャワーヘッド3が設けられている。シャワーヘッド3には反応ガス及び反応助剤ガスの混合ガスを導入する為の混合ガス導入管4が接続され、混合ガス導入管4の上流は混合部11において反応ガスを導入する為の反応ガス導入管5及び反応助剤ガスを導入する為の反応助剤ガス導入管6が接続されている。そして、本実施の形態では、導入管6には反応ガスの供給をバルブ8によって遮断する2秒乃至10秒、より好ましくは4〜6秒前に、反応助剤ガスの供給を遮断する為の工程専用の遮断バルブ7が設けられている。
【0008】
成膜工程は以下の通りである。
【0009】
まず排気口に接続された排気ポンプ9によりチャンバ10内を一旦排気し、基板を300℃〜700℃に加熱する。反応ガス導入管5よりバルブ8を介してSi(OC254即ちTEOS(テトラエトキシシラン)やSiH4等のSiを含むガスを0.1〜4.0g/min程度の流量で、(C25O)3B即ちTEB(ほう酸トリエチル)や(CH3O)3B即ちTMB(ほう酸トリメチル)や(CH3O)3PO即ちTMOP(りん酸トリメチル)、B26やPH3等のPやBを含むガスを0.1〜1.0g/minの流量で混合した混合ガスをチャンバ10内に導入する。これら混合ガスの導入開始と同時に、反応助剤ガス導入管6よりバルブ7を介して酸素ガスや、オゾン(O3)を含むガス等のOを含むガスの導入を開始する。Oを含むガスの流量は例えば5〜10slm程である。こうして常圧CVDにより燐及び/又は硼素がドープされた酸化シリコン膜の堆積が基板上で開始される。所定の成膜時間が過ぎた時SiとP(及び/又はB)とを含むガスの供給を反応ガス供給系に設けられたバルブ8を用いて遮断する数秒前に、反応助剤ガスの供給を遮断バルブ7を用いて遮断する。このようなバルブの開閉のタイミングの制御は、機械的に2つのバルブを連結するか、電気的に2つのバルブの開閉タイミングを制御すること(例えば遅延回路やコンピュータプログラムによる制御手段)によって、容易に実行できる。
【0010】
本実施の形態によれば、BやPの偏析が抑制でき均一な組成のPSG、BSG、BPSG膜が得られる。
【0011】
そして上述した工程を複数回繰返せば、界面においてBやPの偏析のない積層膜を形成することができる。
【0012】
図2は本発明の別の実施形態による薄膜形成装置を示す模式図である。この装置は5つの成膜領域10A〜10Eを有しており、5つの膜を積層する場合に好適である。
【0013】
各成膜領域には共通の反応ガス供給管15から各枝管に設けられた5つのバルブ8A〜8Eを介してSiを含むガスとP及び/又はBを含むガスとの混合ガスが供給される。16は混合ガスの供給バルブであり、その上流にはSiを含むガスのガス源17と、Pを含むガスのガス源18と、Bを含むガスのガス源19と、が接続されている。
【0014】
酸素やオゾン等のOを含む反応助剤ガスは、ガス源14より供給バルブ13を介して共通供給管12から各枝管に設けられた開状態の遮断バルブ7A〜7Eを介して5つの成膜領域10A〜10Eに供給される。5つの領域に順次基板を移送して連続成膜を行えば同一基板上に積層膜が得られる。このように複数の領域で形成した膜を積層する方が、1つの領域で膜を積層する場合よりも、処理のスループットが向上し、信頼性も上がる。
【0015】
各領域での成膜終了時には、前述した実施例同様にバルブ8A〜8Eを閉じる数秒前に反応助剤ガスの遮断バルブ7A〜7Eを閉じるようにこれらのバルブを制御する。更に、その後バルブ13,16を同時又は順次閉じる。
【0016】
図3は更に別の実施の形態を示している。図3はテーブル22の上に基板としてのウエハを加熱できる5つのウエハサセプタ21が設けられており、テーブル22が時計周りに回転することによって5つの成膜領域10A、10B、10C、10D、10Eにて薄膜の形成がなされる薄膜形成装置である。各成膜領域はチャンバ10内にあって互いに雰囲気は連通しているが、それぞれの領域には図1に示したものと同様のシャワーヘッドが設けられており反応ガスと反応助剤ガスとの混合ガスがウエハに向かって吹き出し、化学気相堆積が行われる。シャワーヘッドへのガス供給系は図2に示したものと同じであり、バルブ7A〜7Eにより反応ガスの供給遮断前に反応助剤ガスの供給を遮断するように制御される。この装置によりウエハが5つの成膜領域10A〜10Eを経ると5層の積層膜が形成される。この積層膜は5つの膜ともに同じ材料からなるので5つに区別できるものではなく、換言すれば単膜ということもできる。23はウエハをサセプタ21上に配置したり、サセプタ21から取り外したりする為のウエハ搬送ロボットである。
【0017】
本実施の形態においても、パーティクルをより減少させるために、図1と同様にウエハの被成膜面を下方にして、成膜を行ってもよい。
【0018】
(実施例1)
図3に示した本発明による薄膜形成装置を用意した。
【0019】
反応ガスとして、TEOS、TMOPを用意した。また反応助剤ガスとしてオゾンと酸素ガスとを用意した。基板としてのSiウエハをウエハサセプタ21に搭載し、チャンバ10内を一旦減圧した。そして、基板温度が400℃になるようにウエハサセプタのヒーターに通電した。
【0020】
ガス源17から各成膜領域にTEOSガスを0.1〜4.0g/min、TMOPガスをガス源18から0.1〜1.0g/min、オゾンを1〜5mol%含む酸素ガスをガス源14から7.5slmの流量で各成膜領域に導入した。ガスの導入開始から膜厚が80〜100nmになるまで反応ガスと反応助剤ガスとを供給し続けた後、先ずバルブ7A〜7Eを閉じ数秒後にバルブ8A〜8Eを閉じ、その後バルブ13,16を閉じて成膜を終了させた。
【0021】
テーブル22を回転させて次の成膜領域にウエハを移動させ同様の処理を行った。そして5つの領域にてPSGの成膜を行った。
【0022】
図4はこうして得られたPSG膜を5層積層したものをパターニングした後、ふっ酸で洗浄し、多結晶シリコンを成膜した時の様子を模式的に示している。
【0023】
前述した図7と比較すればわかるように、積層膜の界面においてオーバーエッチングが防止され、多結晶シリコンの形状不良が消失していることがわかった。
【0024】
(実施例2)
図3に示した本発明による薄膜形成装置を用意した。
【0025】
反応ガスとして、TEOS、TMOP、TMBを用意した。また反応助剤ガスとしてオゾンと酸素ガスとを用意した。基板としてのSiウエハをウエハサセプタ21に搭載し、チャンバ10内を一旦減圧した。そして、基板温度が400℃になるようにウエハサセプタ21のヒーターに通電した。
【0026】
ガス源17から各成膜領域にTEOSガスを0.1〜4.0g/min、TMOPガスをガス源18から0.1〜1.0g/min、TMBガスをガス源19より0.1〜1.0g/min、オゾンを1〜5mol%含む酸素ガスをガス源14より7.5slm導入して各成膜領域で80〜100nmの厚さになるまで反応ガスと反応助剤ガスとを供給した後先ずバルブ7A〜7Eを閉じ数秒後にバルブ8A〜8Eを閉じて薄膜を形成した。テーブル22を回転させて次の成膜領域にウエハを移動させ同様の処理を行った。そして5つの領域にてBPSGの成膜を行った。
【0027】
こうして複数のウエハを処理して得られた1つのBPSG膜の原子組成を分析してみた。
【0028】
図5は、上記BPSG膜をSIMS分析し、Si、B、P元素の含有量を測定したグラフを示している。
【0029】
(比較例)
図3の装置を用いてバルブの開閉タイミング以外の成膜条件を実施例2と同様に設定し成膜を行った。本比較例では反応助剤ガスの遮断バルブ7A〜7Eを閉じるタイミングを、反応ガスの遮断バルブ8A〜8Eを閉じるタイミングと一致させて、BPSG膜を5層積層した積層膜を形成した。
【0030】
図6は、こうして得られたBPSG膜をSIMS分析し、Si、B、P元素の含有量を測定したグラフを示している。
【0031】
図5と図6に示したデータからも明らかなように、比較例の方法ではBPSG薄膜の界面でB及びP濃度が増えていることがわかる。このような燐や硼素の偏析により界面でのふっ酸によるエッチングレートが界面以外の部分におけるエッチングレートより高くなりオーバーエッチングされてしまうようである。これは、チャンバ内に吸着していたPやBを含むガスの影響により反応ガス供給終了直後に異常な成膜現象が生じた為と考えられる。
【0032】
これに対して、本実施例によれば、ガスの分解を促進し、又、PやBの膜中への取り込みを促進する役目を担う反応助剤ガスの供給を反応ガスの供給遮断の数秒前に専用の遮断バルブ7(7A〜7E)を用いて遮断するために反応助剤ガスのチャンバ内における相対的濃度が一時的に低下して、異常な成膜過程によるPやBの偏析を抑制し、膜厚方向に均一な組成の膜が得られる。こうして、ふっ酸処理を行っても部分的なオーバーエッチングが防止され、その後形成される多結晶シリコンの形状不良が抑制される。
【0033】
【発明の効果】
本発明によれば、B及び/又はPのような不純物の偏析が抑制され膜厚方向に均一な単膜又は積層膜が形成でき、表面又は境界部分にオーバーエッチングが生じ難くなる。こうして、その後形成される膜の形状不良がなくなりデバイスの信頼性が向上する。
【図面の簡単な説明】
【図1】本発明の好適な実施の形態による薄膜形成装置の模式図。
【図2】本発明の別の好適な実施の形態による薄膜形成装置の模式図。
【図3】本発明の更に別の好適な実施の形態による薄膜形成装置の模式図。
【図4】本発明による薄膜形成装置を用いてPSG膜を5層積層しパターニングした後、ふっ酸で洗浄し多結晶シリコンを成膜した時の様子を示す模式図。
【図5】本発明による薄膜形成装置を用いて得られたBPSG膜の原子組成比を示す図。
【図6】比較例により得られたBPSG膜の原子組成比を示す図。
【図7】従来の薄膜形成装置を用いてPSG膜を5層積層しパターニングした後、ふっ酸で洗浄し多結晶シリコンを成膜した時の様子を示す模式図。
【符号の説明】
1 基板ホルダー
2 基板
3 シャワーヘッド
4 混合ガス導入管
5 反応ガス導入管
6 反応助剤ガス導入管
7 遮断バルブ
8 バルブ
9 排気ポンプ
10 チャンバ
11 混合部

Claims (6)

  1. 半導体デバイス用の薄膜を形成する為の薄膜形成装置において、複数のガスを混合する部分の上流において反応ガスの供給を遮断する第一のバルブと反応助剤ガスの供給を遮断する第二のバルブとを設け、更に、前記第一のバルブにより前記反応ガスの供給を遮断する前に前記第二のバルブにより前記反応助剤ガスの供給を遮断するよう前記第一のバルブ及び前記第二のバルブの遮断のタイミングを制御する制御手段を設けたことを特徴とする半導体デバイス用の薄膜形成装置。
  2. 前記半導体デバイス用の薄膜は複数の薄膜からなる積層膜であることを特徴とする請求項1に記載の薄膜形成装置。
  3. 前記反応ガスはSiと、P又はBの少なくともいずれか1つとを含むガスであり、該反応助剤ガスはOを含むガスである請求項1又は請求項2に記載の半導体デバイス用の薄膜形成装置。
  4. 複数のガスを反応室内に導入して薄膜を形成する半導体デバイス用の薄膜を形成する薄膜形成方法において、
    成膜終了の為に反応ガスの供給を遮断する前に反応助剤ガスの供給を遮断することを特徴とする半導体デバイスの薄膜形成方法。
  5. 前記半導体デバイス用の薄膜は複数の薄膜からなる積層膜であることを特徴とする請求項4に記載の薄膜形成方法。
  6. 前記反応ガスはSiと、P又はBの少なくともいずれか1つとを含むガスであり、該反応助剤ガスはOを含むガスである請求項4又は請求項5に記載の半導体デバイス用薄膜形成方法。
JP26173297A 1997-09-26 1997-09-26 半導体デバイス用の薄膜形成装置及び薄膜形成方法 Expired - Lifetime JP3806753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26173297A JP3806753B2 (ja) 1997-09-26 1997-09-26 半導体デバイス用の薄膜形成装置及び薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26173297A JP3806753B2 (ja) 1997-09-26 1997-09-26 半導体デバイス用の薄膜形成装置及び薄膜形成方法

Publications (2)

Publication Number Publication Date
JPH11102902A JPH11102902A (ja) 1999-04-13
JP3806753B2 true JP3806753B2 (ja) 2006-08-09

Family

ID=17365950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26173297A Expired - Lifetime JP3806753B2 (ja) 1997-09-26 1997-09-26 半導体デバイス用の薄膜形成装置及び薄膜形成方法

Country Status (1)

Country Link
JP (1) JP3806753B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538740B2 (ja) * 1992-06-09 1996-10-02 株式会社半導体プロセス研究所 半導体製造装置及び半導体装置の製造方法
JP2965188B2 (ja) * 1993-11-26 1999-10-18 キヤノン販売 株式会社 成膜方法

Also Published As

Publication number Publication date
JPH11102902A (ja) 1999-04-13

Similar Documents

Publication Publication Date Title
JP3607438B2 (ja) Sacvd酸化物膜とpecvd酸化物膜との間に良好な界面を形成する方法及び装置
TW202030351A (zh) 氧化矽之拓撲選擇性膜形成之方法
TWI739263B (zh) 半導體裝置之製造方法、基板處理裝置及程式
US5254505A (en) Process of forming capacitive insulating film
JP6953480B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2004095559A1 (ja) シリコン酸化膜の除去方法及び処理装置
JP2006057162A (ja) バリア膜の形成方法
TWI784399B (zh) 半導體裝置之製造方法、基板處理裝置、程式及基板處理方法
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP2002134497A (ja) 半導体装置の製造方法
KR20060063188A (ko) 화학기상증착장치 및 그를 이용한 화학기상증착방법
WO2001073832A1 (fr) Procede de traitement de surface pour semiconducteur
TW202104636A (zh) 成膜方法及成膜裝置
JP3806753B2 (ja) 半導体デバイス用の薄膜形成装置及び薄膜形成方法
TWI795844B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
WO2022080153A1 (ja) 基板処理方法および基板処理装置
US9646818B2 (en) Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
US6090725A (en) Method for preventing bubble defects in BPSG film
JP3527231B2 (ja) 基板処理装置のクリーニング方法
US6383949B1 (en) Method of depositing an ozone-TEOS oxide film to eliminate its base material dependence, and apparatus for forming such a film at several different temperatures
JP2000517110A (ja) タングステンシリサイド膜の堆積時応力を最小にする装置および方法
JPH04343456A (ja) 半導体装置の製造方法
US12033852B2 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20020096860A (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리장치
US20230079925A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140526

Year of fee payment: 8

EXPY Cancellation because of completion of term