JP3607438B2 - Ｓａｃｖｄ酸化物膜とｐｅｃｖｄ酸化物膜との間に良好な界面を形成する方法及び装置 - Google Patents

Ｓａｃｖｄ酸化物膜とｐｅｃｖｄ酸化物膜との間に良好な界面を形成する方法及び装置 Download PDF

Info

Publication number
JP3607438B2
JP3607438B2 JP30821896A JP30821896A JP3607438B2 JP 3607438 B2 JP3607438 B2 JP 3607438B2 JP 30821896 A JP30821896 A JP 30821896A JP 30821896 A JP30821896 A JP 30821896A JP 3607438 B2 JP3607438 B2 JP 3607438B2
Authority
JP
Japan
Prior art keywords
pressure
inflow
chamber
gas
ozone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30821896A
Other languages
English (en)
Other versions
JPH09172008A (ja
Inventor
ロブレス ステュアード
ヴィスウェスワレン シヴァラマクリシュナン
ギャリアノ マリア
キスカート ヴィクトリア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH09172008A publication Critical patent/JPH09172008A/ja
Application granted granted Critical
Publication of JP3607438B2 publication Critical patent/JP3607438B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、化学気相堆積法（ＣＶＤ）による二酸化珪素膜の表面の欠陥を低減する技術に関し、特に、オゾン−ＴＥＯＳの化学系を用いて二酸化珪素膜を形成した直後にプラズマ励起化学気相堆積法（ＰＥＣＶＤ）により二酸化珪素膜を形成する場合に関する。
【０００２】
【従来の技術】
現在の半導体デバイスの製造において基本的な工程の１つに、気体の化学反応により半導体基板上に薄膜を形成する工程がある。このような堆積の工程を、化学気相堆積法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ） といい、これを省略してＣＶＤと称する。従来技術における熱ＣＶＤプロセスでは、基板表面に反応性のガスを供給し、熱により、所望の膜を生成する化学反応を生じさせる。熱ＣＶＤプロセスが操作される温度では、メタル層を有するデバイス構造体にダメージを与えてしまうことがある。一方、プラズマ励起ＣＶＤ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ＣＶＤ）（しばしばＰＥＣＶＤと称される）では、基板表面近くの反応領域に高周波（ＲＦ）エネルギーを与えて、反応性ガスの分解を促進し、反応性の高いイオン種のプラズマを生成させる。放たれるイオン種の反応性は高いので、化学反応に要するエネルギーが低くなり、ＣＶＤプロセスに要する温度も低くなる。このようにＰＥＣＶＤプロセスの温度は比較的低いため、例えば、メタル層を堆積しその上に絶縁層を形成するような場合に、このプロセスは有用である。
【０００３】
２層の絶縁膜ないし誘電膜の方が、１層の膜の場合よりも有利である場合がある。低圧ＣＶＤプロセスないし準大気圧のＣＶＤ（ｓｕｂ−ａｔｍｏｓｐｈｅｒｉｃ ＣＶＤ）（ＳＡＣＶＤ）プロセスでは、メタルライン間のギャップやポリシリコンその他の領域間のギャップを良好に埋めるような膜を形成することができる。アプライドマテリアルズ社によるＳＡＣＶＤプロセスの例の１つでは、オゾンを用いて典型的に温度範囲が３５０〜５００℃、圧力が２０〜６２０トールで行われる。ＳＡＣＶＤでは堆積速度が低く、そのため、第１の層の上にＰＥＣＶＤによる第２の層を堆積する「サンドイッチ」層を採用することが望ましい。ＰＥＣＶＤ層は非常に迅速に形成できるため、所望の厚さに層を堆積するために要する時間を低減することができる。この第２の層をその後、ケミカルメカニカルポリシング（ＣＭＰ）を用いて平坦化することができる。
【０００４】
ＳＡＣＶＤプロセスが終われば、プロセスの終了後に生じた反応により、膜の表面に欠陥が生じることがある。この反応により、膜の品質やその後形成する膜との界面に影響することがある。
【０００５】
特に、ＳＡＣＶＤプロセスにより形成した膜の上にＰＥＣＶＤプロセスを用いて第２の二酸化珪素膜を堆積する場合、層間の欠陥が問題となる場合がある。特に、続いてエッチングを行い層の中にメタルコネクションを形成する場合、弱い界面部を横方向にエッチングをしてしまい、望まない場所にメタルが堆積して、メタルコネクションがきれいに垂直なラインとなることを妨害することがある。
【０００６】
二酸化珪素層のそれぞれが、特定のタイプの誘電層となるためにドーパントを含有することがある。この層は、ノンドープのシリカガラス（ＵＳＧ）であってもよく、リンドープの珪素ガラス（ＰＳＧ）やボロン及びリンをドープした珪素ガラス（ＢＰＳＧ）のようにドーパントを含有していてもよい。例えばプリメタル誘電体（ＰＭＤ）やインターメタル誘電体（ＩＭＤ）のため、あるいは絶縁ないしパッシベーション層のために、２層を採用してもよい。
【０００７】
この２層は、ＰＳＧ、ＢＰＳＧ又はＵＳＧを別々に組合わせたものであってよい。特に、ＳＡＣＶＤによるＵＳＧ層の後に、ＰＥＣＶＤによりＵＳＧ層を形成する。あるいは、ＳＡＣＶＤによるＰＳＧ層の後に、ＵＳＧ又はＰＳＧのＰＥＣＶＤ層を形成してもよい。ＳＡＣＶＤによるＢＰＳＧ層の後に、ＢＰＳＧ、ＰＳＧ又はＵＳＧのＰＥＣＶＤ層を形成してもよい。好ましい珪素ソースはＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ） であり、ボロンソースとしてはＴＭＢ又はＴＥＢを用いてもよく、リンソースとしてはＴＥＰＯ、ＴＥＰ、ＴＭＰ又はＴＭＯＰを用いてもよい。
【０００８】
２層を形成する方法の１つは、第１の層を堆積した後、プラズマ励起プロセスによる膜を堆積するため、ウエハを第２のリアクタチャンバへ移動させることである。この方法の不利な点は、第２のリアクタチャンバが必要であることと、ウエハを別のチャンバへ移動させる必要があり余分な時間がかかる点である。
【０００９】
２番目の方法は、ＳＡＣＶＤプロセス（２０トール以上、好ましくは２０〜６２０トール）とＰＥＣＶＤプロセス（０．５〜２０トール）の両方を行うことが可能なチャンバを用いる方法である。このチャンバを用いてまずＳＡＣＶＤプロセスにより第１の層を堆積し、次いで、チャンバからウエハを取り出し、チャンバをクリーニングする。続いて、ウエハをチャンバに戻し、プラズマ励起プロセスによる膜を堆積する。この方法では、第１のプロセスと第２のプロセスの間でチャンバをクリーニングすることにより、第２のプロセスにおいて、第１のプロセスでの材料が反応することによる欠陥の形成を排除している。このプロセスでは、チャンバは１つだけあればよいものの、チャンバのクリーニングの中間工程においてウエハの取り出し及び戻しのための時間が必要である。
【００１０】
これら２つの堆積工程を同じチャンバで交互に行うだけで、間にクリーニングを行わなければ、２つの二酸化珪素層の間の界面が弱くなることが見出されている。
【００１１】
図３は、下層５４と上層５６とを有する２層膜の断面図である。ここでは、エッチングによりチャンネル５８がこれら２層の中に形成され、メタライゼーションによりこのチャンネルが充填されている。図から理解されるように、界面６０が弱いために、係るエッチングにより、地点６２のところで側壁にまで侵食されている。従って、側壁は清浄ではなく、そのため、ウエハ上に形成される回路の特性や品質に影響を与え得ることが理解されよう。
【００１２】
ＳＡＣＶＤステップの終点において排気が行われている間、ドーパントガス及びＴＥＯＳの供給を止めた後、オゾンがチャンバ内の反応物と反応する場合に、欠陥が生じて弱い界面が形成されることとなる場合がある。ＰＥＣＶＤプロセスの開始時では、ドーパントは酸素と反応して界面にＢ２Ｏ３やＰ２Ｏ５を生成し、弱い界面を生成することとなる場合もある。ホウ素酸化物やリン酸化物は、二酸化珪素に混入されることが望ましいのであり、二酸化珪素よりも優勢であることは望ましくない。
【００１３】
その他の誘電体層との界面の問題に関しては、従来技術において様々な方法で取り扱われてきた。例えば、米国特許第５，２７１，９７２号では、最初にＰＥＣＶＤ層を形成し次いで熱ＣＶＤ（ＴＨＣＶＤ：ｔｈｅｒｍａｌ ＣＶＤ） により層を形成する方法が、説明されている。界面の表面のセンシティビティを低減する目的で、この特許ではＰＥＣＶＤプロセスの終わりで電力をステップ状に低下させることについて記載している。
【００１４】
米国特許第５，４２６，０７６号では、最初に形成したＰＥＣＶＤ層に続いて熱ＣＶＤ層を形成する場合の、界面をより良好にするための別の方法について説明する。この特許では、酸素（Ｏ２）プラズマによるクリーニングのステップを行って、ＰＥＣＶＤプロセスで形成される液体ＴＥＯＳの堆積を除去する。これにより、次のＴＨＣＶＤプロセスでオゾンのＴＥＯＳとの反応が防止される。
【００１５】
【発明が解決しようとする課題】
本発明は、ＳＡＣＶＤによる層形成のプロセスと、ＰＥＣＶＤプロセスが最初ではなく２番目に行われる２誘電体層のプロセスとの、両方を取り扱うものである。この２つの層の界面を向上させ、また、２つのプロセスをインシチュウに又は連続に、同じチャンバ内でクリーニングのステップを介在させずに行うことに対しての要請がある。
【００１６】
【課題を解決するための手段】
本発明は、ＳＡＣＶＤプロセスにおいて堆積に係る圧力を減少させるための方法及び装置を提供する。また、本発明は、これに引続き、弱い層間界面を形成する不要な反応を防止するような方法で、ＰＥＣＶＤプロセスの圧力を上昇させるための方法及び装置を提供する。特に、珪素を含有するガス（好ましくはＴＥＯＳ）及び／又はキャリアガス（好ましくはヘリウム）の流入を停止することにより、ＳＡＣＶＤプロセスにおける堆積のための圧力が低下し、他方、酸素系の反応ガスの流入の希釈を行い、例えば、オゾンの流入を酸素（オゾンより反応性の低いガス）で希釈する。圧力の降下は同時に開始する。オゾンを酸素で希釈することにより、プロセスの終わりで不要な反応物との反応が制限される。
【００１７】
Ｏ３ −ＴＥＯＳプロセスでドーパントを用いる場合は、ＴＥＯＳ及びヘリウムキャリアの流入停止の約２秒前にドーパントガスの流入を停止して、ドーパントガスを消費させるようにすることが好ましい。酸素を導入してオゾンを希釈する場合は、ウエハを移動しガス排出ヘッドから遠ざけることが好ましい。圧力は、反応チャンバの基本圧力（０．４〜２トール）に達するまで、例えば毎秒５〜５０トール、好ましくは毎秒約１０トールの速度で減少させることが好ましい。
【００１８】
また、本発明は、ＰＥＣＶＤプロセスの圧力上昇の間に欠陥が形成されることを防止する。これは、まず酸素を供給し、圧力を上昇させることにより行われる。ウエハを載置したサセプタを、同時に又は予め、ガス排出ヘッド近くまで移動させる。続いて、珪素含有ガス（ＴＥＯＳ）を導入し、プラズマを点火する。このとき、二酸化珪素層の形成に用いようとするドーパントを導入する１〜２秒前に、酸素及びＴＥＯＳだけでプラズマを開始することが好ましい。
【００１９】
【発明の実施の形態】
本発明の方法の実施に適するＣＶＤシステムの１つが、図１に示される。図１は、真空チャンバ１５を有する平行板化学気相堆積システム１０の概略的な縦断面図である。システム１０は、サセプタ１２上に置かれたウエハ（図示せず）に堆積ガスを分配するためのガス流入マニホールド１１を有している。サセプタ１２は熱応答性が高く、サセプタ１２（及びサセプタ１２の上面で支持されるウエハ）が下方の搬入出のポジションと上方のマニホールド１１近くの処理のポジションとの間を調節可能に移動できるよう、サセプタ１２は支持フィンガ１３上に載置されている。
【００２０】
サセプタ１２及びウエハは、処理のポジション１４にある場合は、バッフル板に包囲され、このバッフル板には、環状の真空マニホールド２４内へと排気させる複数のホール（穴）が、間隔をおいて配置される。処理中は、マニホールド１１へのガスの流入は、矢印２１に示されるように、ウエハ表面の半径方向全体に均一に散布される。そして、真空ポンプシステム（図示せず）によって、ガスはポート２３を通って環状真空マニホールド２４の中へと排出される。マニホールド１１に至る前に、堆積ガス及びキャリアガスは、ガスライン１８を通じてミキシングシステム１９へと流入し、そこで一緒となって、マニホールド１１へと送られる。このＣＶＤシステムは、改造をすることなく、ＳＡＣＶＤプロセス（２０〜６２０トール）とＰＥＣＶＤプロセス（０．５〜２０トール）の両方を行うことが可能なものである。
【００２１】
システム１０では、熱プロセス又はプラズマ励起プロセスの何れも行うことが可能である。熱プロセスは、典型的には、オゾンとＴＥＯＳを用い、温度範囲は３５０〜５００℃、圧力範囲は２０〜６２０トールで行うＳＡＣＶＤプロセスである。プラズマプロセスでは、ＲＦ電源２５によりマニホールド１１へＲＦエネルギーを印加（サセプタ１２を接地する）することにより、ウエハの近くに制御されたプラズマを形成する。具体例の１つでは、ＲＦ電力は、流入マニホールド１１の支持体へのストラップにより接続されるが、他のタイプの接続点を用いてもよい。また、流入マニホールド１１はＲＦ電極でもあり、他方、サセプタ１２は接地されている。ＲＦ電源２５は、チャンバ１５内に導入された反応種の分解を促進するのであれば、単一の周波数のＲＦ電力であっても、混合周波数のＲＦ電力であってもよい。
【００２２】
外部のランプモジュール２６により、コリメートされた環状のパターンの光２７が、クオーツウィンドウ２８を介して、サセプタ１２の環状外側縁部分に与えられる。このように熱分布を設けることにより、サセプタの自然発生的な熱損失のパターンを補償し、有効な堆積のためにサセプタ及びウエハを急速且つ均一に加熱できるようになる。
【００２３】
典型的には、チャンバライニング、ガス流入マニホールドのフェイス板、支持フィンガ１３並びにその他の様々なシステムハードウェアの何れか又は全てが、陽極処理アルミニウム等の材料でできていることが好ましい。このようなＣＶＤ装置は、例えば、標題 ”Ｔｈｅｒｍａｌ ＣＶＤ／ＰＥＣＶＤ Ｒｅａｃｔｏｒ ａｎｄ Ｕｓｅ ｆｏｒ Ｔｈｅｒｍａｌ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ ａｎｄ Ｉｎ−ｓｉｔｕ Ｍｕｌｔｉ−ｓｔｅｐ Ｐｌａｎａｒｉｚｅｄ Ｐｒｏｃｅｓｓ”の Ｃｈａｎｇ らの米国特許第５，０００，１１３号に記載されている。
【００２４】
モータ３２により、サセプタ１２が、処理のポジション１４と下方のウエハ搬入ポジションとの間を昇降する。モータ３２と、ガスミキシングシステム１９と、ＲＦ電源２５とは、制御ライン３６上のプロセッサ３４によって制御される。プロセッサ３４のオペレーションは、メモリ３８に格納されたコンピュータプログラムの制御の下になされる。コンピュータプログラムは、タイミング、ガスの混合の状態、ＲＦ電力のレベル、サセプタのポジション、その他特定のプロセスのパラメータの指令をする。
【００２５】
図２は、本発明に従って形成したウエハの一例の部分的な断面図である。この断面図では、数個のメタルライン又はポリシリコンライン４０が下層４２の上に形成されているのが示される。下層４２は、典型的には、メタル又はポリシリコンのライン４０とインターコネクトを形成するトランジスタ又はその他の部品を有している。メタルの第２の層を堆積するため、あるいは、単にメタル層のパッシベーションを行うためには、層間絶縁層が必要である。これは、本発明では、２層を用いて行われる。第１の層は、ＳＡＣＶＤ層４４である。ＳＡＣＶＤプロセスを用いる理由は、メタルライン４０同士の間のギャップのようなギャップへの充填が良好であるからである。また、ＳＡＣＶＤプロセスを用いて、ポリシリコンやその他の構造体同士の間のギャップを、その他の層のプレメタル層として充填してもよい。更に、ドーピングを行ったＳＡＣＶＤ層を、温度範囲７５０℃〜９５０℃でアニールし、平坦化（プラナリゼーション）された層又は部分的に平坦化された層を形成してもよい。ＳＡＣＶＤの堆積速度はさほど高くないため、第２のプラズマ励起層４６を堆積し、これにより厚い層を迅速に形成することができる。上面５２は、ＣＭＰ（ケミカルメカニカルポリシング）により平坦化してもよい。前述のように、良好な界面５０を形成するためには、典型的には、チャンバを２つ用いるか、あるいは、ＳＡＣＶＤ層の堆積後プラズマ励起層４６の堆積前にウエハをチャンバから取り出しクリーニングを行うかがなされる。本発明は、ウエハをチャンバから取り出さず、また、中間のクリーニングのステップを行わずに、良好な界面５０を形成するためのプロセスを提供する。これは、図５で例示されるように、ＳＡＣＶＤ堆積のステップの圧力を降下させる新規な手順と、図６に例示されるようにＰＥＣＶＤプロセスの圧力を上昇させる手順とにより、実現される。また、ＳＡＣＶＤの手順は、１層の場合に対しても、表面の欠陥を防止する点で有用である。
【００２６】
図４は、プロセスチャンバ１０にガスを供給するガスミキシングシステム１９を例示する。第１のライン６４は、ライン６６からのＴＥＯＳを、供給しようとするドーパント、例えば、バルブ６９を介するライン７０のＴＥＰＯと、また、バルブ７２を介してライン７４のＴＥＢと、混合するために用いられる。これとは別に、第２のライン７６が、酸素をプロセスチャンバ１０のガス排出マニホールドへ、バルブ８０で調節しつつライン７８を通じて供給し、且つ／又は、オゾンを、バルブ８４で調節しつつライン８２を通じて供給し、また、できれば、Ｃ２Ｆ６等の弗素含有ガスをバルブ８８で調節しつつライン８６を通じて供給する。
【００２７】
液体ソース（ＴＥＯＳ、ＴＥＢ、ＴＥＰＯ等）から発生されるプロセスガスは、様々な方法で与えることができる。ライン６６のＴＥＯＳについての１つの例に対して、２つの代替可能な方法が示される。同様の構成を用いて、ＴＥＰＯ（又はＴＥＰ、ＴＭＰやＴＭＯＰ）からのガスをバルブ６８へと発生させ、あるいは、ＴＥＢ（又はＴＭＢ）からのガスをバルブ７２へと発生させることができる。ＴＥＯＳの例では、ＴＥＯＳから発生したガスは、バブラシステム９０又はインジェクションシステム９２の中に供給されてもよい。いずれかを用いるときのため、これらは点線で指示される。バブラシステム９０では、自動流量制御装置（ＡＦＣ）９４が、温度３０〜５０℃のＴＥＯＳ１００を収容するベッセル９８へのライン９６に与えられる。ヘリウムをベッセルに供給してバブリングすることにより、ＴＥＯＳの蒸気を、ライン６６と接続するライン１０２を通じて、ＣＶＤチャンバへと供給できる。
【００２８】
あるいは、ＴＥＯＳソース１０８からの液体ＴＥＯＳを、流量計（ＬＦＭ）を介してインジェクションバルブ１０４へ供給する。ＴＥＯＳソース１０８は、デガス器を有して、加圧ヘリウムを用いてＴＥＯＳを排出する場合にヘリウムを取り除いてもよい。このデガス器は、バブラの例に用いてもよい。流量計は、液体ＴＥＯＳの流量を調節する。キャリアガスとしてのヘリウムは、自動流量コントローラ１０９及び導管１１０を介してインジェクションバルブ１０４へと与えられる、インジェクションバルブ１０４では、急激な圧力の変化ないし体積の変化により、液体ＴＥＯＳが気化する。気化したＴＥＯＳは、ヘリウムキャリアガスによって、導管１１２及び６６を通ってプロセスチャンバへと運ばれる。
【００２９】
チャンバの他方の側では、真空ポンプ１１４が、ステッパモータ１１８により制御される絞りバルブないし可変バルブ１１６を介して、チャンバからの排気ラインに接続される。ステッパモータによりバルブ１１６が閉じているときは、プロセスチャンバ１０に与えられるガスにより、チャンバ内の圧力が上昇する。バルブ１１６を開けば、チャンバ内の圧力を下げることができる。プロセスの間、所望の圧力を維持するようなサーボ制御の下、フィードバックループ及び制御バルブ１１６により、適正な圧力が維持される。
【００３０】
２つのマノメータ１１を用いて、プロセスチャンバ１０内の圧力を測定する。マノメータは、０〜１００トールの範囲の圧力（ＰＥＣＶＤ用）を測定することができ、又は、０〜１０００トールの範囲の圧力（ＳＡＣＶＤ用）を測定することができる。測定された圧力は、フィードバック制御のため、図１のプロセッサ３４に送られる。
【００３１】
図５は、本発明に従ったＣＶＤの圧力降下の具体例の１つのフローチャートである。ステップＡで示すように、ＳＡＣＶＤ堆積のステップがまず完結する。具体例の１つでは、このプロセスはオゾン（Ｏ３） とＴＥＯＳの混合ガスを約２００トールの圧力でチャンバに与えている。加熱ランプによりサセプタを４００〜５００℃の温度に加熱し、また、プラズマ励起プロセスではないためＲＦ電源とサセプタの間に電力を印加しない。このプロセスがドープ珪素ガラスに関する者である場合は、ノンドープ珪素ガラス（ＵＳＧ）の場合と異なり、混合ガスには、リン含有ガスやリン及びホウ素含有ガス（例えばＴＥＢ（ｔｒｉｅｔｈｙｌｂｏｒａｔｅ）やＴＥＰＯ（ｔｒｉｅｔｈｙｌｐｈｏｓｐｈａｔｅ））を含有させる。サセプタは、ガス排気マニホールドから２００〜３００ｍｉｌ（約５．１〜７．６ｍｍ）離れている。用いるオゾン流量は、２０００〜５０００ｓｃｃｍである。インジェクションシステムプロセスについては、具体例の１つでは、ＴＥＯＳを２００〜６００ｍｇｍ、ＴＥＰＯを４０〜９０ｍｇｍ、ＴＥＢを１００〜２５０ｍｇｍである。インジェクションシステムでは、ヘリウムキャリアの流量は２０００〜８０００ｓｃｃｍである。他方、バブラシステムの具体例の１つでは、ヘリウムキャリアの液体ＴＥＯＳベッセルへの流入量は２０００〜５０００ｓｃｃｍであり、ヘリウムキャリアのＴＥＰＯベッセルへの流入量は２０００〜６０００ｓｃｃｍ、ヘリウムキャリアのＴＥＢベッセルへの流入量は２００〜４００ｓｃｃｍである。
【００３２】
層４４（図２に図示）を充分な厚さに堆積するに充分な時間、プロセスを稼働すれば、ホウ素含有ドーパントガス又はホウ素及びリン含有ドーパントガスの流入をまず停止する（図５のステップＢ）。１〜５秒遅れ、好ましくは２〜秒遅れで（ステップＣ）、珪素含有ガス（ＴＥＯＳ）の流入及び／又はキャリアガス（ヘリウム）の流入を停止する（ステップＤ）。これにより、ＴＥＯＳが充分に存在することなくオゾンがドーパントガスと反応することが、防止される。この時間の程度は実験により決定され、１〜５秒、好ましくは２〜３秒に決められた。
【００３３】
また、ステップＤにおいては、オゾンの流入が、酸素によって希釈される。オゾン流入量４０００ｓｃｃｍに対して、酸素の流入量３０００ｓｃｃｍを添加することが好ましく、その他の流量はこれに比例させることが好ましい。これにより、欠陥の形成が防止されるが、何故なら、圧力の降下時にオゾンが高い濃度で存在すれば、ドーパントとＴＥＯＳが望まない態様で制御不能に反応を生じてしまうからである。
【００３４】
酸素の流入を開始した後、サセプタ及びウエハを移動させ、ガス排出マニホールドから遠ざける（ステップＤ）。この移動は、酸素の流入が始まれば直ちに開始し、ＴＥＯＳ及びヘリウムの停止と同時に酸素の流入が開始する。サセプタを下方へ移動させることは反応の可能性を低減するだけでなく、真空排気口から遠ざけることにもなるため、全体が引っ張られることによる欠陥の発生の可能性も少なくなる。
【００３５】
次に、サセプタが、ガス排出フェイス板から約２３０ｍｉｌ（約５．８ｍｍ）離れている処理のポジションから、ガス排出フェイス板から６００ｍｉｌ（約１５ｍｍ）離れているポジションへと移動する際、圧力も低下する。圧力の低下は、反応チャンバの基本圧力（０．４〜２トール）に達するまで、毎秒５〜５０トール、好ましくは毎秒約１０トールの速度で減少させることが好ましい。このプロセスでは、処理圧力によるが、１０〜２０秒かかる。
【００３６】
酸素及びオゾンの流入を停止した後、圧力がチャンバの基本圧力である０．４〜２トールに達する（ステップＥ）。
【００３７】
本発明の圧力降下のプロセスは、オゾン及びＴＥＯＳの流入を停止する前にドーパントの流入を停止することによってなされ、これにより、表面層をドーパント反応物が支配することがなくなる。実際、二酸化珪素層は単独で表面層を形成することがあり、この表面層には過剰なドーパントを有していることが好ましい。別の具体例では、オゾンの希釈に酸素を用いるのではなく、窒素ガス（Ｎ２） を用いてもよい。
【００３８】
ＳＡＣＶＤプロセスに続いてＰＥＣＶＤプロセスを行う場合は、ＰＥＣＶＤプロセスは、ＳＡＣＶＤプロセスが完結した２〜３秒の直後、酸素及びオゾンを停止して、ＰＥＣＶＤを開始してもよい。その時間の間、ＰＥＣＶＤを迅速に開始できるよう、温度を維持しておく。図６は、ＰＥＣＶＤプロセスの圧力上昇により２つの層の間の界面の欠陥を最小にするステップを例示する。サセプタをまず、ガス排出ヘッドから６００ｍｉｌ（約１５ｍｍ）のポジションから２３０〜２６０ｍｉｌ（約５．８〜６．６ｍｍ）のポジションまで移動させる（ステップＧ）。次いで、ＰＥＣＶＤの圧力上昇（ステップＨ）のために、酸素を、好ましくは流量１０００ｓｃｃｍ程度で流入させて圧力を再び上昇させる。これにより、チャンバの基本圧力である０．４〜２トールから、例えば毎秒０．５〜５トール、好ましくは毎秒約１トールの速度で、５〜１５トールの操作圧力まで圧力が上昇し、これに係る時間は典型的には１０〜１５秒である。
【００３９】
次いで、次の膜の形成のためのＴＥＯＳをチャンバに、好ましくは約６００〜７００ｓｃｃｍで導入し、圧力を最終的な処理圧力、好ましくは７〜１２トールまで上昇させる（ステップＩ）。ステップＩでＴＥＯＳを約１４〜２０秒間導入した後、約５５０〜６００ワットの電力を入れることによりプラズマを点火する（ステップＪ）。プラズマをこのように点火して２秒後、チャンバにドーパントを導入し（ステップＫ）、堆積プロセスを進行させる（ステップＬ）。具体例の１つでは、ＰＳＧに対してＴＥＯＳを５８０ｓｃｃｍ用いてもよく、ＢＰＳＧに対してはＴＥＢを５０ｓｃｃｍとＴＥＰＯを１１００ｓｃｃｍ用いてもよい。あるいは、異なる流量を用いてもよく、又は、バブラプロセスを用いてもよい。圧力と間隔を上昇させ、且つ、ドーパントの導入の前にＴＥＯＳ及びＯ２ を導入することにより、ホウ素と酸素の化合物（Ｂ２Ｏ２等）及びリンと酸素の化合物（Ｐ２Ｏ５等）の２層間の界面での形成が防止される。これらの化合物が形成された場合は、２層間の界面を弱めてしまうこととなる。
【００４０】
本発明に従って形成したウエハ上の２層間の界面の強度を、本発明者らが試験した。膜の堆積後、ウエハを６００゜Ｆでアニールした。次いで、ウエハをポリシリコンはエッチングするが二酸化珪素はエッチングしないＫＯＨの中に置いた。高温酸エッチングを２０秒間行った後、界面の強度を、走査電子顕微鏡で観察した。図３に示すように、エッチングパターンに欠陥は見られなかった。
【００４１】
いわゆる当業者に理解されるように、本発明はその特徴から離れることなく、別の具体的な形態に具体化できる。例えば、ＰＥＣＶＤの圧力上昇過程の後半で、マニホールドの方へサセプタを移動させてもよい。
【００４２】
【発明の効果】
以上詳細に説明したように、本発明によれば、２つの層の界面を向上させ、また、２つのプロセスをインシチュウに又は連続に、同じチャンバ内でクリーニングのステップを介在させずに行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に従った簡単なＣＶＤリアクタの縦断面図である。
【図２】本発明に従った２層膜断面図である。
【図３】欠陥を有する界面を例示する、２層膜の中のエッチングにより形成したチャンネルの断面図である。
【図４】プロセスシステムのブロック線図であり、異なるガスソース及びその混合を例示する図である。
【図５】本発明のＳＡＣＶＤの圧力降下のステップを例示するフローチャートである。
【図６】本発明のＳＡＣＶＤの圧力上昇のステップを例示するフローチャートである。
【符号の説明】
１０…システム、１１…ガス流入マニホールド、１２…サセプタ、１３…支持フィンガ、１４…処理のポジション、１５…真空チャンバ、１８…ガスライン、１９…ミキシングシステム、２１…矢印、２３…ポート、２４…環状真空マニホールド、２５…ＲＦ電源、２６…ランプモジュール、２７…光、２８…クオーツウィンドウ、３２…モータ、３４…プロセッサ、３６…制御ライン、３８…メモリ、４０…メタルライン又はポリシリコンライン、４２…下層、４４…ＳＡＣＶＤ層、４６…プラズマ励起層、４８…ギャップ、５０…界面、５２…上面、５４…下層、５６…上層、５８…チャンネル、６０…界面、６４…第１のライン、６６，７０，７４，７６，７８，８２，１０２…ライン、６８，７２，８０，８４，８８…バルブ、９０…バブラシステム、９２…インジェクションシステム、９４…自動流量制御装置、１００…ＴＥＯＳ、１０４…インジェクションバルブ、１０６…流量計、１０８…ＴＥＯＳソース、１０９…自動流量コントローラ、１１０，１１２…導管、１１４…真空ポンプ、１１６…絞りバルブ、１１８…ステッパモータ。

Claims (25)

  1. 準大気圧化学気相堆積（ＳＡＣＶＤ）プロセスで圧力を降下させる方法であって、
    （１ａ）チャンバ内に所定の圧力で、キャリアガスに伴われる珪素含有ガスの流入と、オゾンの流入とを、形成するステップと、
    （１ｂ）基板上に層を堆積するステップと、
    （１ｃ）前記珪素含有ガス及び前記キャリアガスの流入を停止するステップと、
    （１ｄ）オゾンの流入を、オゾンより反応性の低いガスで希釈するステップと、
    （１ｅ）前記チャンバ内の圧力を低下させるステップと
    を有する方法。
  2. 更に、
    （２ａ）前記チャンバ内に酸素を導入するステップと、
    （２ｂ）前記チャンバ内の圧力を上昇させるステップと、
    （２ｃ）第２の珪素含有ガスを前記チャンバ内に導入するステップと、
    （２ｄ）プラズマを点火するステップと、
    （２ｅ）第２の層を堆積するステップと
    を有する請求項１に記載の方法。
  3. 更に、
    （ａ）前記ステップ（１ｂ）の間、前記層をドープさせるために、前記チャンバ内にドーパント含有ガスを流入させるステップと、
    （ｂ）前記珪素含有ガスの流入及び前記キャリアガスの流入を停止する前に、前記ドーパント含有ガスの流入を停止させるステップと
    を有する請求項１に記載の方法。
  4. 前記第２の珪素含有ガスが、テトラエチルオルソシリケート（ＴＥＯＳ：ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）である請求項２に記載の方法。
  5. 前記プラズマが、前記第２の珪素含有ガスの導入の１５〜２０秒後に点火される請求項２に記載の方法。
  6. 前記圧力の上昇が、毎秒０．５〜５トールの上昇速度で行われる請求項２に記載の方法。
  7. 前記オゾンの流入に対する前記希釈の後、前記圧力の減少の前に、ウエハを支持するサセプタを移動させて、ガス排出ヘッドから遠ざける請求項１に記載の方法。
  8. 前記プラズマが点火された後、ドーパントがチャンバ内に導入される請求項２に記載の方法。
  9. 前記珪素含有ガスの流入及び前記キャリアガスの流入の停止が、前記ドーパント含有ガスの流入の停止の後１〜５秒後に開始する請求項３に記載の方法。
  10. 前記オゾンより反応性の低いガスが酸素（Ｏ２） である請求項１に記載の方法。
  11. 前記圧力の降下が、毎秒５〜５０トールの降下速度で行われる請求項１に記載の方法。
  12. 前記圧力が、０．４〜２トールの基本圧力まで減少される請求項１に記載の方法。
  13. ２層二酸化珪素膜を形成するために、準大気圧化学気相堆積（ＳＡＣＶＤ）プロセスからプラズマ励起化学気相堆積（ＰＥＣＶＤ）プロセスへ移行させる方法であって、
    （ａ）チャンバ内に所定の圧力で、キャリアガスに伴われるＴＥＯＳの流入と、オゾンの流入とを、形成するステップと、
    （ｂ）基板上に第１の層を堆積するステップと、
    （ｃ）前記ＴＥＯＳ及び前記キャリアガスの流入を停止するステップと、
    （ｄ）オゾンの流入を、オゾンより反応性の低いガスで希釈するステップと、
    （ｅ）前記チャンバ内の圧力を低下させるステップと
    （ｆ）前記チャンバ内に酸素を導入するステップと、
    （ｇ）前記チャンバ内の圧力を上昇させるステップと、
    （ｈ）珪素含有ガスを前記チャンバ内に導入するステップと、
    （ｉ）プラズマを点火するステップと、
    （ｊ）前記第１の層の上に第２の層を堆積するステップと
    を有する方法。
  14. 前記プラズマが点火された後に前記ドーパント含有ガスをチャンバ内に導入するステップを更に有する請求項１３に記載の方法。
  15. 前記珪素含有ガスが、テトラエチルオルソシリケート（ＴＥＯＳ：ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）である請求項１３に記載の方法。
  16. 前記プラズマが、前記珪素含有ガスの導入の１５〜２０秒後に点火される請求項１３に記載の方法。
  17. 前記チャンバ内の圧力を上昇させる前記ステップ（ｇ）が、毎秒０．５〜５トールの上昇速度にて行われる請求項１３に記載の方法。
  18. ２層二酸化珪素膜を形成するために、準大気圧化学気相堆積（ＳＡＣＶＤ）プロセスからプラズマ励起化学気相堆積（ＰＥＣＶＤ）プロセスへ移行させる方法であって、
    （ａ）チャンバ内に所定の圧力で、ヘリウムキャリアガスに伴われるテトラエチルオルソシリケート（ＴＥＯＳ：ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）ガスの流入と、オゾンの流入とを、形成するステップと、
    （ｂ）基板上に第１の層を堆積するステップと、
    （ｃ）前記ＴＥＯＳガス及び前記ヘリウムキャリアガスの流入を停止するステップと、
    （ｄ）オゾンの流入を、酸素で希釈するステップと、
    （ｅ）ウエハを支持するサセプタを移動させて、ガス排出ヘッドから遠ざけるステップと、
    （ｆ）圧力を、毎秒５〜５０トールの速度で、基本圧力０．４〜２トールに至るまで減圧するステップと、
    （ｇ）前記チャンバ内に酸素を導入するステップと、
    （ｈ）前記基本圧力から、毎秒０．５〜５トールの間にある第２の速度で、第３の圧力まで圧力を上昇させるステップと、
    （ｉ）前記チャンバ内にＴＥＯＳを導入するステップと、
    （ｊ）前記第３の圧力に達した１５〜２０秒後に、プラズマを点火するステップと
    を有する方法。
  19. 前記オゾンより反応性の低いガスが、酸素又は窒素である請求項１に記載の方法。
  20. 準大気圧化学気相堆積（ＳＡＣＶＤ）プロセスの圧力を降下させる方法であって、
    珪素含有ガスとキャリアガスとのチャンバ内への流入を開始する第１のステップであって、前記チャンバが、２０トール以上の圧力である、前記第１のステップと、
    前記チャンバ内へのオゾンの流入を開始する第２のステップと、
    基板上に、実質的に二酸化珪素から成る層を堆積する第３のステップと、
    前記珪素含有ガスと前記キャリアガスの流入を停止する第４のステップと、
    前記オゾンの流入を酸素で希釈する第５のステップと、
    圧力を降下させる第６のステップと
    を有する方法。
  21. 前記ステップ（１ａ）の圧力が２０トール以上である請求項１に記載の方法。
  22. 前記ステップ（ａ）の圧力が２０トール以上である請求項１３に記載の方法。
  23. 前記ステップ（ａ）の圧力が２０トール以上である請求項１８に記載の方法。
  24. 前記珪素含有ガスが、テトラエチルオルソシリケート（ＴＥＯＳ：ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）である請求項１に記載の方法。
  25. 前記オゾンより反応性の低いガスが、酸素又は窒素である請求項１３に記載の方法。
JP30821896A 1995-12-06 1996-11-19 Ｓａｃｖｄ酸化物膜とｐｅｃｖｄ酸化物膜との間に良好な界面を形成する方法及び装置 Expired - Fee Related JP3607438B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56824195A 1995-12-06 1995-12-06
US08/568241 1995-12-06

Publications (2)

Publication Number Publication Date
JPH09172008A JPH09172008A (ja) 1997-06-30
JP3607438B2 true JP3607438B2 (ja) 2005-01-05

Family

ID=24270506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30821896A Expired - Fee Related JP3607438B2 (ja) 1995-12-06 1996-11-19 Ｓａｃｖｄ酸化物膜とｐｅｃｖｄ酸化物膜との間に良好な界面を形成する方法及び装置

Country Status (5)

Country Link
US (2) US6009827A (ja)
EP (1) EP0778358B1 (ja)
JP (1) JP3607438B2 (ja)
KR (1) KR100308447B1 (ja)
DE (1) DE69633770T2 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19528746C1 (de) * 1995-08-04 1996-10-31 Siemens Ag Verfahren zum Erzeugen einer Siliziumdioxidschicht auf Oberflächenabschnitten einer Struktur
US6149974A (en) * 1997-05-05 2000-11-21 Applied Materials, Inc. Method for elimination of TEOS/ozone silicon oxide surface sensitivity
US6872429B1 (en) 1997-06-30 2005-03-29 Applied Materials, Inc. Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber
TW362269B (en) * 1997-11-21 1999-06-21 Promos Technologies Inc Manufacturing method for improving the step coverage of titanium barrier capability
US6153540A (en) * 1998-03-04 2000-11-28 Applied Materials, Inc. Method of forming phosphosilicate glass having a high wet-etch rate
US6194038B1 (en) * 1998-03-20 2001-02-27 Applied Materials, Inc. Method for deposition of a conformal layer on a substrate
US6218268B1 (en) * 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
EP0959496B1 (en) * 1998-05-22 2006-07-19 Applied Materials, Inc. Methods for forming self-planarized dielectric layer for shallow trench isolation
US6245691B1 (en) * 1998-05-29 2001-06-12 Taiwan Semiconductor Manufacturing Company Ozone-teos method for forming with attenuated surface sensitivity a silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
US6156597A (en) * 1998-06-09 2000-12-05 Promos Technologies, Inc. Additional buffer layer for eliminating ozone/tetraethylorthosilicate sensitivity on an arbitrary trench structure
US6384466B1 (en) * 1998-08-27 2002-05-07 Micron Technology, Inc. Multi-layer dielectric and method of forming same
US6727190B2 (en) * 1998-09-03 2004-04-27 Micron Technology, Inc. Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials
JP4789323B2 (ja) * 1998-09-14 2011-10-12 アプライド マテリアルズ インコーポレイテッド プログラム可能な処理パラメータを備えたウエハ処理リアクタシステム及びその操作方法
US6197119B1 (en) 1999-02-18 2001-03-06 Mks Instruments, Inc. Method and apparatus for controlling polymerized teos build-up in vacuum pump lines
US6238514B1 (en) * 1999-02-18 2001-05-29 Mks Instruments, Inc. Apparatus and method for removing condensable aluminum vapor from aluminum etch effluent
US6300255B1 (en) * 1999-02-24 2001-10-09 Applied Materials, Inc. Method and apparatus for processing semiconductive wafers
US6468490B1 (en) * 2000-06-29 2002-10-22 Applied Materials, Inc. Abatement of fluorine gas from effluent
US6689252B1 (en) 1999-07-28 2004-02-10 Applied Materials, Inc. Abatement of hazardous gases in effluent
US6090725A (en) * 1999-08-30 2000-07-18 Mosel Vitelic Inc. Method for preventing bubble defects in BPSG film
US6291331B1 (en) 1999-10-04 2001-09-18 Taiwan Semiconductor Manufacturing Company Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue
TW535192B (en) * 1999-11-16 2003-06-01 Tokyo Electron Ltd Substrate processing unit and processing method
EP1139403A1 (en) * 2000-03-27 2001-10-04 Infineon Technologies AG Method for depositing a doped silicon oxide
KR100397177B1 (ko) * 2001-04-19 2003-09-06 삼성전자주식회사 절연막 제조 방법 및 반도체 장치의 제조 방법
US6730619B2 (en) * 2000-06-15 2004-05-04 Samsung Electronics Co., Ltd. Method of manufacturing insulating layer and semiconductor device including insulating layer
US6362098B1 (en) 2001-02-28 2002-03-26 Motorola, Inc. Plasma-enhanced chemical vapor deposition (CVD) method to fill a trench in a semiconductor substrate
US6488745B2 (en) 2001-03-23 2002-12-03 Mks Instruments, Inc. Trap apparatus and method for condensable by-products of deposition reactions
JP5175414B2 (ja) * 2001-06-27 2013-04-03 アプライド マテリアルズ インコーポレイテッド 膜形成方法及び装置
US6893983B2 (en) * 2001-09-13 2005-05-17 Tech Semiconductor Singapore Pte Ltd. Method for depositing a very high phosphorus doped silicon oxide film
US20030111438A1 (en) * 2001-12-18 2003-06-19 Mukai Kevin M. Process operation supplementation with oxygen
JP4154471B2 (ja) * 2002-11-15 2008-09-24 富士通株式会社 半導体装置の製造方法
US7569193B2 (en) * 2003-12-19 2009-08-04 Applied Materials, Inc. Apparatus and method for controlled combustion of gaseous pollutants
US20050136684A1 (en) * 2003-12-23 2005-06-23 Applied Materials, Inc. Gap-fill techniques
KR100533646B1 (ko) * 2004-05-11 2005-12-05 동부아남반도체 주식회사 피엠디막 형성 방법
US7736599B2 (en) * 2004-11-12 2010-06-15 Applied Materials, Inc. Reactor design to reduce particle deposition during process abatement
KR20060063188A (ko) * 2004-12-07 2006-06-12 삼성전자주식회사 화학기상증착장치 및 그를 이용한 화학기상증착방법
JP4849863B2 (ja) * 2005-10-14 2012-01-11 株式会社明電舎 酸化膜形成方法
KR101036734B1 (ko) * 2005-10-31 2011-05-24 어플라이드 머티어리얼스, 인코포레이티드 공정 저감 반응로
JP4674544B2 (ja) * 2005-12-27 2011-04-20 セイコーエプソン株式会社 電気光学装置の製造方法
KR100688023B1 (ko) * 2005-12-28 2007-02-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7371695B2 (en) * 2006-01-04 2008-05-13 Promos Technologies Pte. Ltd. Use of TEOS oxides in integrated circuit fabrication processes
JP4524300B2 (ja) * 2007-08-10 2010-08-11 東京エレクトロン株式会社 成膜方法
DE102007046847B4 (de) * 2007-09-29 2010-04-22 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Zwischenschichtdielektrikums mit verspannten Materialien
JP4695158B2 (ja) * 2008-04-23 2011-06-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US7955993B2 (en) * 2009-06-04 2011-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Oxygen plasma reduction to eliminate precursor overflow in BPTEOS film deposition
US20120058281A1 (en) * 2010-03-12 2012-03-08 Applied Materials, Inc. Methods for forming low moisture dielectric films
US20130200519A1 (en) * 2012-02-02 2013-08-08 Ji Feng Through silicon via structure and method of fabricating the same
US8956704B2 (en) 2012-05-21 2015-02-17 Novellus Systems, Inc. Methods for modulating step coverage during conformal film deposition
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
TW201437423A (zh) * 2013-02-21 2014-10-01 Applied Materials Inc 用於注射器至基板的空隙控制之裝置及方法
KR20160147482A (ko) * 2015-06-15 2016-12-23 삼성전자주식회사 가스 혼합부를 갖는 반도체 소자 제조 설비

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4260647A (en) * 1979-06-13 1981-04-07 Rca Corporation Method of depositing an abrasive layer
US5427824A (en) * 1986-09-09 1995-06-27 Semiconductor Energy Laboratory Co., Ltd. CVD apparatus
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
EP0421203B1 (en) * 1989-09-28 1996-01-03 Applied Materials, Inc. An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
US5426076A (en) * 1991-07-16 1995-06-20 Intel Corporation Dielectric deposition and cleaning process for improved gap filling and device planarization
US5286518A (en) * 1992-04-30 1994-02-15 Vlsi Technology, Inc. Integrated-circuit processing with progressive intermetal-dielectric deposition
US5271972A (en) * 1992-08-17 1993-12-21 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US5393708A (en) * 1992-10-08 1995-02-28 Industrial Technology Research Institute Inter-metal-dielectric planarization process
JPH086181B2 (ja) * 1992-11-30 1996-01-24 日本電気株式会社 化学気相成長法および化学気相成長装置
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
US5502006A (en) * 1993-11-02 1996-03-26 Nippon Steel Corporation Method for forming electrical contacts in a semiconductor device
JPH0878406A (ja) * 1994-09-08 1996-03-22 Sony Corp 酸化膜の成膜方法

Also Published As

Publication number Publication date
EP0778358B1 (en) 2004-11-03
EP0778358A1 (en) 1997-06-11
US5814377A (en) 1998-09-29
KR970052913A (ko) 1997-07-29
JPH09172008A (ja) 1997-06-30
US6009827A (en) 2000-01-04
KR100308447B1 (ko) 2001-11-30
DE69633770T2 (de) 2005-10-27
DE69633770D1 (de) 2004-12-09

Similar Documents

Publication Publication Date Title
JP3607438B2 (ja) Ｓａｃｖｄ酸化物膜とｐｅｃｖｄ酸化物膜との間に良好な界面を形成する方法及び装置
US7297608B1 (en) Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
US7148155B1 (en) Sequential deposition/anneal film densification method
US5648175A (en) Chemical vapor deposition reactor system and integrated circuit
US7097886B2 (en) Deposition process for high aspect ratio trenches
US9005459B2 (en) Film deposition method and film deposition apparatus
US7790633B1 (en) Sequential deposition/anneal film densification method
US7482247B1 (en) Conformal nanolaminate dielectric deposition and etch bag gap fill process
US6090167A (en) Method and apparatus for improving film stability of halogen-doped silicon oxide films
US6191026B1 (en) Method for submicron gap filling on a semiconductor substrate
KR102368311B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
US8685832B2 (en) Trench filling method and method of manufacturing semiconductor integrated circuit device
US20040251236A1 (en) [deposition-selective etch-deposition process for dielectric film gapfill]
US8080477B2 (en) Film formation apparatus and method for using same
US7202185B1 (en) Silica thin films produced by rapid surface catalyzed vapor deposition (RVD) using a nucleation layer
KR102345305B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
US6345589B1 (en) Method and apparatus for forming a borophosphosilicate film
KR102387812B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
US6291028B1 (en) Method and apparatus for improving the film quality of plasma enhanced CVD films at the interface
KR20060063188A (ko) 화학기상증착장치 및 그를 이용한 화학기상증착방법
US6599574B1 (en) Method and apparatus for forming a dielectric film using helium as a carrier gas
US7271112B1 (en) Methods for forming high density, conformal, silica nanolaminate films via pulsed deposition layer in structures of confined geometry
TW202217058A (zh) 具有受控膜性質及高沉積速率的保形熱cvd
US7223707B1 (en) Dynamic rapid vapor deposition process for conformal silica laminates
US6090725A (en) Method for preventing bubble defects in BPSG film

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees