JPH01136342A - 半導体製造方法および窒化物のデポジション方法 - Google Patents

半導体製造方法および窒化物のデポジション方法

Info

Publication number
JPH01136342A
JPH01136342A JP63260724A JP26072488A JPH01136342A JP H01136342 A JPH01136342 A JP H01136342A JP 63260724 A JP63260724 A JP 63260724A JP 26072488 A JP26072488 A JP 26072488A JP H01136342 A JPH01136342 A JP H01136342A
Authority
JP
Japan
Prior art keywords
silicon
chamber
sub
atmospheric pressure
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63260724A
Other languages
English (en)
Other versions
JP2777644B2 (ja
Inventor
Derryl D J Allman
デリル・ドウエイン　ジョン　オールマン
Steven S Lee
ステイーブン　シヤウールン　リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of JPH01136342A publication Critical patent/JPH01136342A/ja
Application granted granted Critical
Publication of JP2777644B2 publication Critical patent/JP2777644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/081—Insulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は基板表面から自然の二酸化シリコンをエツチ
ング除去した後、窒化シリコン層を直接デポジットして
シーリングし、マスキングするシリコン半導体製造方法
に関する。
〔従来の技術〕
シリコン半導体基板のアクティブ領域は、従来。
酸化環境下で、基板シリコンを使用して選ばれた領域に
二酸化シリコン誘電体を成長させることによって分離し
ていた。そのアクティブ領域は酸化を防止するためパタ
ーン化した窒化シリコン層によってマスクされる。それ
にも拘わらず、二酸化シリコンはマスクの窒化シリコン
層の端部の下まで成長して延び、°°パーツピーク”と
呼ばれる好ましくない二酸化シリコンの突出が形成され
る。パーツビークの減少のための調査研究の結果、その
主な原因は薄い二酸化シリコン・ノダツド又はバッファ
層であるということがわかった。その層は、従来、窒化
シリコン・マスキング層の下に形成され、それがなけれ
ば発生するであろう厚い窒化シリコンマスクと単結晶シ
リコン基板との間の熱膨張係数の不一致によって誘発さ
れる位置ずれ型破損を防止する。
窒化シリコン・マスクの下のパッド層を通して移動する
酸素粒子の横移動を抑制する各種方式が評価され、成功
の程度が測定された。例えば、パッド／バッファ二酸化
シリコン（酸化物）層又は単なる自然酸化物層を傾斜オ
キシナイトライドに変換するために使用する急速熱窒化
は比較的良い結果が現われ、それは゛この出願の出願人
と同一出願人による同時米国出願（ＮＣＲ連番第３９６
７号）に記載しである。自然酸化物又は窒化された自然
酸化物の上に直接デポジットされた薄いシーリング窒化
シリコン層（窒化物）の使用を含む他の方式はＩＥＥＥ
電子装置レター（１９８１年１０月）に見られるよりな
Ｈｕｉほかによる°”高密度ＭＯ８のためのセレクティ
ブ酸化技術”に記載されている。
Ｈｕｉほかの論文に最初に記載されたシールド界面ロー
カライズド酸化（ＳＩＬＯ）の拡張は米国特許筒４、４
７２．４５９号及び第４．５５１．９１０号に記載され
ている。前者の特許は中間パッド／・々ツファ酸化物層
の急速形成をせずに、基板シリコンの上に薄い窒化物層
をデポジットすることを提案している。
しかし、自然酸化物層との係わり合いについての記載は
ない。同様に、後者の特許にも自然酸化の影響の認識が
記載されていない。そこには自然酸化物層の上の窒化物
層の形成方法が記載されている。
半導体製造の処理シーケンスにおける前後関係は不揮発
性メモリー装置の形成中に行う多重誘電体層のインサイ
チュ−・デポジション方法が記載しである米国特許第４
．４３８．１５７号を参考にすることができる。
〔発明が解決しようとする問題点〕
シリコン半導体基板のフィールド酸化物成長中、更にパ
ーツビーク効果を減少させる必要がいまだ残されている
。パーツビーク突起の実質的抑制又は除去の重要性は最
近の特許及び技術文書で発行されているよ）な種々の溝
分離構造及び方法の評価に使われている主な手段によっ
て証明しうるところかられかるであろう。
〔問題を解決するための手段〕
この処理方法は、上記の問題を解決するため、インサイ
チュ−製造に焦点を当て、自然酸化物エツチングから窒
化物デポジションまでのシーケンス中、新たな自然酸化
物の形成を除去及び禁止するようにした。
この発明の実施形態の１つの好ましいものでは、すべて
の自然酸化物をエッチして除去するに適した塩化水素（
ＨＣｌ　）ガス流の供給に、及び前準備として圧力を下
げ、温度を上げるようにした単結晶基板ウェハの反応管
内での準備調節を含む。
ＨＣｌガス流を止めると、反応管はあけられ、エツチン
グ残留物を取除く。きれいなシリコン基板面に直接窒化
シリコンを化学的にデポジットするよう大気圧以下（準
大気圧という）でジクロロシラン（５ｉＨ２Ｃｔ２）及
びアンモニア（ＮＨ３）ガスの流れを開始する。インサ
イチュ−動作はフィールド酸化中マスクのために使用す
る薄いシーリング窒化シリコン層がそのシリコン面で酸
化物又はオキシナイトライド・デポジット層をエントラ
ップしないということを保証する。テストによシ、フィ
ールド酸化物の成長を受けたとき、インサイチュー・エ
ツチング及びデポジション・シーケンスはパーツビーク
突起のそれ以上の減少を生じさせるようなシーリング窒
化物層を提供する。
この発明の別の実施例によると、自然酸化物のインサイ
チエ−・エツチングは水素環境（Ｈ２）における高温低
圧下で行われ、それに続き前述の窒化物デポジションの
排除及び功撃を行う。
〔実施例〕
シリコン半導体基板のアクティブ領域間に誘電体を形成
する方式はあまた異なる方式が考慮され、テストされて
きた。その大きいゴールはアクティブ領域がマスク窒化
シリコン層によってカバーされている間、単結晶シリコ
ン基板のセレクティプ酸化中に直面する一般にパーツビ
ークと呼ばれるフィールド酸化物誘電体のアクティブ領
域に対する侵食を制限することであった。パーツビーク
領域が直接装置製造に使用しうるアクティブ領域から差
引かれた場合、それが相当率さな量であってもパーツビ
ーク突起の大きさを減少するよう大きく基本的希望が引
続き存在する。他方、これらの技術者達は、パーツビー
ク効果を更に減少させる製造技術はアクティブ領域に製
造される装置の特性を大きく劣化させるべきでなく、製
造時間及びコストにも悪影響を及ぼさせるべきでないと
いうことを認識している。
前述の論文で説明したシールド・インタフェース局部的
酸化（ＳＩＬＯ）は従来のセレクティブ・シリコン酸化
処理と対比して・ぐ−ノビークの長さを大きく減少する
ようにみえる技術を示した。この襞間の処理方法はＳＩ
ＬＯ方式の利点を認め、パーツビーク長を更に減少する
ことによってその利点を拡大するものである。
この処理方法は図に示す装置の状況下で実施される０そ
れは、例えば、Ｔｈｅｒｍｃｏ　Ｃｏｒｐｏｒａｔｉｏ
ｎ製のＬＰＣＶＤ窒化物反応炉、すなわち水晶管反応炉
１の中にデート３を使用して半導体基板ウェハ２が装填
される。管反応炉１はカバー６でシールされ、出口パル
プ４を通し、一端でアクセスを制限し、管を通して真空
ポンプに導き、マニホールド１１を通し反対端において
種々のガス源にアクセスされる。反応炉の圧力は希望に
よシデテクタ７で感知され、真空ポンプの流率を制御す
る。熱はＲＦ加熱コイル９に接続して動作可能な電源及
び温度制御８によって与えられ、調節される。反応炉１
ニ供給されるガスはマニホールド１１で混合される。混
合マニホールド１１に送られる各ガス、ジクロロシラン
又はシラン、アンモニア、及び水素又は塩化水素の流率
は夫々の電子流量コントローラ１２，１３．１４で制御
される。パルプ１６゜ｉ’ｙ、ｉｓは夫々のガス源をマ
ニホールド１１及び反応炉１から固く遮断する。
製造シーケンスの一実施例によると、まず反応炉１内の
チャンバがＲＦコイル９からの熱及び約１５分間バルブ
４からの排気によって予備調節される。その後、パルプ
１８が開けられ、マニホールド１１を通して反応炉１に
塩化水素ガスが流入される。チャンバ圧は真空−ンゾの
排気量を調節して約１００ミリトルに設定される。その
時間中、反応炉チャンバ温度は約８００〜９００℃に、
塩化水素の流量は約２５標準ｃｍ”７分（Ｓｅｅｍ）に
維持される。この状態はその後約１５分間維持され、大
気酸化状態にさらされた単結晶シリコン・ウニノ・２に
典型的に存在する０、５〜３ナノメートルの自然の二酸
化シリコンをエツチングにより完全に除去する。
１５分間のエツチングの後、パルプ１８は閉められ、反
応炉１のチャンバはその温度及びシール状態を維持しな
がら、塩化水素ガス及びエツチング反応物の残留物を排
除するよう排出する。この排出又は排除サイクルは約１
５分間続けられる。
次に、パルプ１６．１７が開けられ、混合マニホールド
１１にアンモニアとジクロロシラン又はシラン・ガスの
どちらかが流され、明らかにウェハ２があるチャンバに
入る。ジクロロシラン又はシランの流れはコントローラ
１２によって約２０ｓｅｃｍに調節され、コントローラ
１３を通るアンモニアの流れは約７０　ｓｅｃｍに調節
される。排出率は約７００ミリトルのチャンバ圧を維持
するよう調節され、前から使用しているチャンバの温度
を約８００〜９００℃に保持される。反応炉１内におけ
る低圧及び高温下でジクロロシランとアンモニアの混合
物はウェハ２上に窒化シリコンをデポジットする化学反
応を起こし、ウェハ２はその直前にすべての二酸化シリ
コンがエツチング除去される。
ここで明らかにした状態下で、窒化物が約２ナノメート
ル／分の速度で基板ウェハにデポジットされる。好まし
くは、窒化物層の低圧化学蒸着（ＬＰＣＶＤ　）を約６
分間行い、ウェハ２のきれいな単結晶シリコン基板に直
接約１２ナノメートルの相当薄いシーリング窒化シリコ
ン層を形成する。
自然酸化物を除去するエツチングからシーリング窒化シ
リコン層を形成するデポジションへの変遷はチャンバ酸
素や大気にもウェハを露すことなく直接継続で行われる
。その結果、インサイチエ−・エツチング及びデポジシ
ョンが単結晶シリコン基板とマスキング窒化シリコン層
との間の理想的結合及び接着を保証し、フィールド酸化
物成長中窒化物層の下の酸素種の移動通路であるオキシ
ナイトライド又は二酸化シリコンの完全除去を保証する
。
代替実施例は塩化水素の代りに水素ガスを使用して自然
の二酸化シリコン・エツチング動作を行う。それによる
と、予備調節及び加熱動作はそれに続き、パルプ１８を
通して約２５　ｓｅｃｍの流速で水素ガスを供給し、排
気を制御して約１００ミリトルの圧力を維持し、約８０
０〜９００℃に反応炉温度を制御する。水素基準酸素エ
ツチング条態は窒化シリコンのデポジションの準備のた
め次の工程で行う１５分は排出を開始する前約１５分間
維持される。又、自然酸化物エツチングと窒化シリコン
のデポジションとの間のインサイチエ−変遷はフィール
ド酸化物成長動作中酸素種の通路を除去する。
シーリングの効果は比較できる７００ナノメートルのフ
ィールド酸化物層を成長するとき、相対的パーツビーク
侵食を考慮することによって最もよく評価することがで
きる。パーツビーク長又は侵食はマスキング窒化物の端
からシーリング窒化物層の下にフィールド酸化物が突通
る最遠長点までの距離と定義される。５ＩＬＯ技術は一
般に指定したフィールド酸化物の７００ナノメートルの
端に沿って０．４５〜０．６マイクロメードルからの範
囲の侵食長を発生する。逆に、この発明によるシリコン
面のインサイチュー・シーリングは４０ナノメートルの
低温デポジット酸化物と１００又は１４０ナノメートル
のＬＰＣＶＤ窒化シリコンとの組合わせによる約１３ナ
ノメートルのシーリング・シリコン窒化物層を使用した
とき０．２５〜０．３５マイクロメートルの侵食長を発
生する。約１３ナノメートルのシーリング窒化シリコン
層と、約３０ナノメートルの低温酸化物層と、約１００
ナノメートルの最終窒化物マスク層との組合わせを使用
して０．１５〜０．２５マイクロメートルに、更に侵食
の減少を得ることができるということをテストが示した
。
又、構造の断面分析は、成長したフィールド酸化物とア
クティブ領域との間の変遷は相当ゆるやかで、その後に
形成されパターン化される導通層の工程確保を容易にす
る。
【図面の簡単な説明】
図は自然酸化物のエツチング、清浄動作及び窒化シリコ
ン・デポジション動作を行うに適したインサイチエ−反
応系を示す略図である。 図中、１・・・水晶管反応炉、２・・・ウェハ、３・・
・ビート、４・・・出ロパルブ、７・・・デテクタ、８
・・・電源及び温度制御、９・・・ＲＦ加熱コイル、１
１・・・マニホールド、１２，１３．１４・・・コント
ローラ、１６．１７．１８・・・バルブ。 出願代理人　　　斉　藤　　　　勲

Claims (9)

    【特許請求の範囲】
  1. （１）シリコン基板面におけるフィールド酸化物の成長
    中に使用しうるシーリング層をデポジットする方法であ
    って、 圧力を減じ、温度を高めたチャンバにおいて前記基板を
    予め調節し、 第１の準大気圧及び高い温度を維持しながら前記チャン
    バを通して二酸化シリコン・エッチャント・ガス流を開
    始することにより前記シリコン基板から自然二酸化シリ
    コンを除去し、 排出することによりエッチング又は酸化ガスを前記チャ
    ンバから除去し、 窒化シリコン・デポジション・ガスの流れを開始して前
    記チャンバに満たし、高められた温度を維持しながら第
    ２の準大気圧レベルまで圧力を上げ、 前記シリコン基板の上に直接、厚さ１０乃至２０ナノメ
    ートルの公称範囲に窒化シリコンのシールド界面マスキ
    ング層をデポジットする各工程を含むようにした半導体
    の製造方法。
  2. （２）前記二酸化シリコン・エッチャント・ガスはＨＣ
    ｌを含み、前記第１の準大気圧は１００ミリトルの範囲
    にあり、前記高められた温度は８００〜９００℃の範囲
    にあることを特徴とする特許請求の範囲第１項記載の半
    導体の製造方法。
  3. （３）前記窒化シリコン・デポジション・ガスはシラン
    又はジクロロシラン及びアンモニアを含み、前記第２の
    準大気圧は７００ミリトルの範囲にある特許請求の範囲
    第２項記載の半導体の製造方法。
  4. （４）前記二酸化シリコン・エッチャント・ガスはＨ２
    を含み、前記第１の準大気圧は１００ミリトルの範囲に
    あり、前記高められた温度は８００〜９００℃の範囲に
    ある特許請求の範囲第１項記載の半導体の製造方法。
  5. （５）前記窒化シリコン・デポジション・ガスはシラン
    又はジクロロシラン及びアンモニアを含み、前記第２の
    準大気圧は７００ミリトルの範囲にある特許請求の範囲
    第４項記載の半導体の製造方法。
  6. （６）シリコン基板に直接薄い窒化シリコン層をデポジ
    ットする方法であって、 第１の準大気圧及び高められた温度に維持されたチャン
    バにおいてＨＣｌ混合ガスを使用して前記シリコン基板
    から自然二酸化シリコンをエッチングし、 排出することにより前記チャンバから残留ガスを除去し
    、 前記チャンバを第２の準大気圧及び高められた温度に維
    持しつつ、インサイチュー及び排出直後においてシラン
    又はジクロロシラン及びアンモニアを使用し前記基板に
    窒化シリコンをデポジットする各工程を含むデポジショ
    ン方法。
  7. （７）前記第１の準大気圧は１００ミリトルの範囲にあ
    り、前記高められた温度は８００〜９００℃の範囲にあ
    る特許請求の範囲第６項記載のデポジション方法。
  8. （８）第１の準大気圧及び高められた温度に維持された
    チャンバ内でＨ＿２混合ガスを使用しシリコン基板から
    自然二酸化シリコンをエッチングし、排出により前記チ
    ャンバから残留ガスを除外し、第２の準大気圧及び高め
    られた温度に前記チャンバを維持しつつインサイチュー
    及び排出直後にシラン又はジクロロシラン及びアンモニ
    アを使用して前記基板に窒化シリコンをデポジットする
    各工程を含むシリコン基板に直接薄い窒化シリコン層を
    デポジットする方法。
  9. （９）前記第１の準大気圧は１００ミリトルの範囲にあ
    り、前記高められた温度は８００〜９００℃の範囲にあ
    る特許請求の範囲第８項記載の方法。
JP63260724A 1987-10-22 1988-10-18 半導体製造方法および窒化物のデポジション方法 Expired - Fee Related JP2777644B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US111,377 1987-10-22
US07/111,377 US4855258A (en) 1987-10-22 1987-10-22 Native oxide reduction for sealing nitride deposition

Publications (2)

Publication Number Publication Date
JPH01136342A true JPH01136342A (ja) 1989-05-29
JP2777644B2 JP2777644B2 (ja) 1998-07-23

Family

ID=22338168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63260724A Expired - Fee Related JP2777644B2 (ja) 1987-10-22 1988-10-18 半導体製造方法および窒化物のデポジション方法

Country Status (2)

Country Link
US (1) US4855258A (ja)
JP (1) JP2777644B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355838A (ja) * 1989-07-25 1991-03-11 Tokyo Electron Sagami Ltd 縦型処理装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017979A (en) 1989-04-28 1991-05-21 Nippondenso Co., Ltd. EEPROM semiconductor memory device
US6373093B2 (en) 1989-04-28 2002-04-16 Nippondenso Corporation Semiconductor memory device and method of manufacturing the same
EP0410390A3 (en) * 1989-07-27 1993-02-24 Seiko Instruments Inc. Method of producing semiconductor device
EP0413982B1 (en) * 1989-07-27 1997-05-14 Junichi Nishizawa Impurity doping method with adsorbed diffusion source
EP0606114A1 (en) * 1989-08-11 1994-07-13 Seiko Instruments Inc. Method of producing field effect transistor
EP0417456A3 (en) * 1989-08-11 1991-07-03 Seiko Instruments Inc. Method of producing semiconductor device
JP2906260B2 (ja) * 1989-12-01 1999-06-14 セイコーインスツルメンツ株式会社 Ｐｎ接合素子の製造方法
CA2031254A1 (en) * 1989-12-01 1991-06-02 Kenji Aoki Doping method of barrier region in semiconductor device
CA2031253A1 (en) * 1989-12-01 1991-06-02 Kenji Aoki Method of producing bipolar transistor
US5366922A (en) * 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
JP2928930B2 (ja) * 1989-12-06 1999-08-03 セイコーインスツルメンツ株式会社 不純物ドーピング装置
US5039625A (en) * 1990-04-27 1991-08-13 Mcnc Maximum areal density recessed oxide isolation (MADROX) process
JP2637265B2 (ja) * 1990-06-28 1997-08-06 株式会社東芝 窒化珪素膜の形成方法
US5032545A (en) * 1990-10-30 1991-07-16 Micron Technology, Inc. Process for preventing a native oxide from forming on the surface of a semiconductor material and integrated circuit capacitors produced thereby
US5175123A (en) * 1990-11-13 1992-12-29 Motorola, Inc. High-pressure polysilicon encapsulated localized oxidation of silicon
US5110757A (en) * 1990-12-19 1992-05-05 North American Philips Corp. Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition
EP0505877A2 (en) * 1991-03-27 1992-09-30 Seiko Instruments Inc. Impurity doping method with adsorbed diffusion source
US5256162A (en) * 1991-05-01 1993-10-26 Hewlett Packard Company Apparatus for forming shallow electrical junctions
US5352636A (en) * 1992-01-16 1994-10-04 Applied Materials, Inc. In situ method for cleaning silicon surface and forming layer thereon in same chamber
US5913149A (en) * 1992-12-31 1999-06-15 Micron Technology, Inc. Method for fabricating stacked layer silicon nitride for low leakage and high capacitance
EP0637063B1 (en) * 1993-07-30 1999-11-03 Applied Materials, Inc. Method for depositing silicon nitride on silicium surfaces
JPH07176627A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体装置の製造方法
JP3660391B2 (ja) * 1994-05-27 2005-06-15 株式会社東芝 半導体装置の製造方法
US5939333A (en) 1996-05-30 1999-08-17 Micron Technology, Inc. Silicon nitride deposition method
US5940718A (en) * 1998-07-20 1999-08-17 Advanced Micro Devices Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation
US6494959B1 (en) 2000-01-28 2002-12-17 Applied Materials, Inc. Process and apparatus for cleaning a silicon surface
US6268299B1 (en) 2000-09-25 2001-07-31 International Business Machines Corporation Variable stoichiometry silicon nitride barrier films for tunable etch selectivity and enhanced hyrogen permeability
CN108538780A (zh) * 2018-04-18 2018-09-14 睿力集成电路有限公司 位线/存储节点接触栓塞和多晶硅接触薄膜的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56121632A (en) * 1980-03-03 1981-09-24 Shunpei Yamazaki Film formation
JPS6057974A (ja) * 1983-09-09 1985-04-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS60175417A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587444A (en) * 1978-12-26 1980-07-02 Fujitsu Ltd Method of forming insulating film on semiconductor surface
US4277320A (en) * 1979-10-01 1981-07-07 Rockwell International Corporation Process for direct thermal nitridation of silicon semiconductor devices
US4373965A (en) * 1980-12-22 1983-02-15 Ncr Corporation Suppression of parasitic sidewall transistors in locos structures
US4402997A (en) * 1982-05-17 1983-09-06 Motorola, Inc. Process for improving nitride deposition on a semiconductor wafer by purging deposition tube with oxygen
US4428975A (en) * 1983-01-28 1984-01-31 Motorola, Inc. Process for improving nitride deposition on a semiconductor wafer
JPS59215732A (ja) * 1983-05-24 1984-12-05 Semiconductor Energy Lab Co Ltd 窒化珪素被膜作製方法
US4472459A (en) * 1983-10-24 1984-09-18 Rca Corporation Local oxidation of silicon substrate using LPCVD silicon nitride
FR2571542B1 (fr) * 1984-10-09 1987-01-23 Labo Electronique Physique Procede de realisation d'un dispositif semiconducteur incluant l'action de plasma
JPS61117841A (ja) * 1984-11-14 1986-06-05 Hitachi Ltd シリコン窒化膜の形成方法
US4551910A (en) * 1984-11-27 1985-11-12 Intel Corporation MOS Isolation processing
US4692344A (en) * 1986-02-28 1987-09-08 Rca Corporation Method of forming a dielectric film and semiconductor device including said film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56121632A (en) * 1980-03-03 1981-09-24 Shunpei Yamazaki Film formation
JPS6057974A (ja) * 1983-09-09 1985-04-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS60175417A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355838A (ja) * 1989-07-25 1991-03-11 Tokyo Electron Sagami Ltd 縦型処理装置

Also Published As

Publication number Publication date
JP2777644B2 (ja) 1998-07-23
US4855258A (en) 1989-08-08

Similar Documents

Publication Publication Date Title
JPH01136342A (ja) 半導体製造方法および窒化物のデポジション方法
US6013575A (en) Method of selectively depositing a metal film
US6589877B1 (en) Method of providing an oxide
JP2776726B2 (ja) 半導体装置の製造方法
US5264396A (en) Method for enhancing nitridation and oxidation growth by introducing pulsed NF3
WO2004095559A1 (ja) シリコン酸化膜の除去方法及び処理装置
US20220186362A1 (en) Film formation method and film formation device
JP2000173925A (ja) 半導体製造装置
JPH0383337A (ja) 後処理方法
US6150226A (en) Semiconductor processing methods, methods of forming capacitors, methods of forming silicon nitride, and methods of densifying silicon nitride layers
JPH09199424A (ja) エピタキシャル成長方法
JPH1180962A (ja) シリコンベースの基板上に多結晶材料を積層する方法
JPH07245268A (ja) 薄膜形成方法
JPH10256183A (ja) 半導体装置の製造方法
JP3244760B2 (ja) 半導体熱処理装置
US6835634B1 (en) Streamlined field isolation process
JPH0855838A (ja) 微細加工装置のクリーニング方法
JPH07130724A (ja) 半導体装置の製造方法
JP3806753B2 (ja) 半導体デバイス用の薄膜形成装置及び薄膜形成方法
JPH06232116A (ja) シリコン酸化膜の成膜方法
JPS6234139B2 (ja)
JPH0625859A (ja) Ｃｖｄ膜形成装置およびプラズマクリーニング方法
JPH0963955A (ja) 成膜装置、成膜方法および単結晶膜の製造方法
JPH07283205A (ja) エッチング方法
JPS6390133A (ja) シリコン窒化膜のドライエツチング方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370