JPH07130724A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07130724A JPH07130724A JP27673193A JP27673193A JPH07130724A JP H07130724 A JPH07130724 A JP H07130724A JP 27673193 A JP27673193 A JP 27673193A JP 27673193 A JP27673193 A JP 27673193A JP H07130724 A JPH07130724 A JP H07130724A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- forming
- silicon substrate
- element isolation
- isolation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 簡単な工程で素子分離膜を形成すること。
【構成】 シリコン基板１を局所酸化法により酸化させ
て素子分離膜５を形成するものであって、シリコン基板
１上に前記素子分離膜形成予定領域４を覆うレジストパ
ターン２を形成する工程と、シリコン基板１に、ＣＦ4
−ＣＨＦ3−Ａｒ系の反応ガスを用いてプラズマ照射を
行い、この部分にＳｉＣ化ダメージ層３を形成する工程
と、レジストパターン２を除去する工程と、シリコン基
板１をパイロ酸化して、素子分離膜形成予定領域４に素
子分離膜５を形成する工程とを行うもの。
て素子分離膜５を形成するものであって、シリコン基板
１上に前記素子分離膜形成予定領域４を覆うレジストパ
ターン２を形成する工程と、シリコン基板１に、ＣＦ4
−ＣＨＦ3−Ａｒ系の反応ガスを用いてプラズマ照射を
行い、この部分にＳｉＣ化ダメージ層３を形成する工程
と、レジストパターン２を除去する工程と、シリコン基
板１をパイロ酸化して、素子分離膜形成予定領域４に素
子分離膜５を形成する工程とを行うもの。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、局所酸化法による素子分離膜形成技術に
関する。
に関し、特に、局所酸化法による素子分離膜形成技術に
関する。
【０００２】
【従来の技術】局所酸化法（ＬＯＣＯＳ；Local Oxidat
ion of Silicon）は、半導体素子の製造技術における素
子分離膜形成のための重要な基幹技術である。ＬＳＩ技
術の進歩に伴い、その高集積化、微細化が進み、微細な
素子分離膜の形成技術も要求されている。
ion of Silicon）は、半導体素子の製造技術における素
子分離膜形成のための重要な基幹技術である。ＬＳＩ技
術の進歩に伴い、その高集積化、微細化が進み、微細な
素子分離膜の形成技術も要求されている。
【０００３】従来のＬＯＣＯＳは、シリコン基板に素子
分離膜を形成するのに、シリコン窒化膜（Ｓｉ3Ｎ4）を
マスクとして熱酸化する方法が行われていたが、シリコ
ン窒化膜を直接シリコン基板上に形成し、高温で酸化す
ると、シリコン基板に転位等の結晶欠陥が発生すること
がある。そこで、バッファ層としてシリコン窒化膜の堆
積前に、薄い熱酸化膜を形成し欠陥を防止することが行
われる。
分離膜を形成するのに、シリコン窒化膜（Ｓｉ3Ｎ4）を
マスクとして熱酸化する方法が行われていたが、シリコ
ン窒化膜を直接シリコン基板上に形成し、高温で酸化す
ると、シリコン基板に転位等の結晶欠陥が発生すること
がある。そこで、バッファ層としてシリコン窒化膜の堆
積前に、薄い熱酸化膜を形成し欠陥を防止することが行
われる。
【０００４】しかしながら、このような方法では、素子
分離膜形成後に、シリコン窒化膜を除去する作業を、高
温に保持された燐酸溶液中で長時間行う必要があり、時
間、手間を非常に費やすことになる。そこで、前記シリ
コン窒化膜の代わりに、炭化シリコン膜（ＳｉＣ）を用
い、これをシリコン基板上に直接ＣＶＤ法により堆積
し、これをマスクとして熱酸化を行う技術が提案されて
いる（例えば特開平１−７６４１号公報（Ｈ０１Ｌ２１
／９４））。
分離膜形成後に、シリコン窒化膜を除去する作業を、高
温に保持された燐酸溶液中で長時間行う必要があり、時
間、手間を非常に費やすことになる。そこで、前記シリ
コン窒化膜の代わりに、炭化シリコン膜（ＳｉＣ）を用
い、これをシリコン基板上に直接ＣＶＤ法により堆積
し、これをマスクとして熱酸化を行う技術が提案されて
いる（例えば特開平１−７６４１号公報（Ｈ０１Ｌ２１
／９４））。
【０００５】この従来例にあっても、素子分離領域を形
成した後、素子形成領域に素子を形成するために、Ｓｉ
Ｃ膜を一旦除去する工程が必要となるが、この作業は、
前述の熱燐酸中の作業に比べていくぶん容易である。
成した後、素子形成領域に素子を形成するために、Ｓｉ
Ｃ膜を一旦除去する工程が必要となるが、この作業は、
前述の熱燐酸中の作業に比べていくぶん容易である。
【０００６】
【発明が解決しようとする課題】従来例にあっては、前
記通常のＬＯＣＯＳ法に比べて、耐酸化マスク、即ち、
ＳｉＣ膜を除去する作業がいくぶん容易ではあるが、除
去するためには特開平１−７６４１号公報中にも記載が
ある通り、ＳｉＣ膜は化学的に安定な物質であることか
ら、そのまま除去することは困難であり、一旦、酸化膜
の状態にしてから除去する必要がある。従って、やはり
そのための手間や材料費等、製造コストが増加する問題
がある。
記通常のＬＯＣＯＳ法に比べて、耐酸化マスク、即ち、
ＳｉＣ膜を除去する作業がいくぶん容易ではあるが、除
去するためには特開平１−７６４１号公報中にも記載が
ある通り、ＳｉＣ膜は化学的に安定な物質であることか
ら、そのまま除去することは困難であり、一旦、酸化膜
の状態にしてから除去する必要がある。従って、やはり
そのための手間や材料費等、製造コストが増加する問題
がある。
【０００７】本発明は、半導体装置の製造方法に関し、
斯かる問題点を解消することを目的とする。
斯かる問題点を解消することを目的とする。
【０００８】
【課題を解決するための手段】本発明における半導体装
置の製造方法は、シリコン基板を局所酸化法により酸化
させて素子分離膜を形成するものであって、前記シリコ
ン基板上に前記素子分離膜形成予定領域を覆うマスクを
形成する工程と、前記シリコン基板に、少なくとも炭素
を含むガスによりプラズマ照射を行い、この部分にＳｉ
Ｃ化ダメージ層を形成する工程と、前記マスクを除去す
る工程と、前記シリコン基板を熱処理して、前記素子分
離膜形成予定領域に素子分離膜を形成する工程とを行う
ものである。
置の製造方法は、シリコン基板を局所酸化法により酸化
させて素子分離膜を形成するものであって、前記シリコ
ン基板上に前記素子分離膜形成予定領域を覆うマスクを
形成する工程と、前記シリコン基板に、少なくとも炭素
を含むガスによりプラズマ照射を行い、この部分にＳｉ
Ｃ化ダメージ層を形成する工程と、前記マスクを除去す
る工程と、前記シリコン基板を熱処理して、前記素子分
離膜形成予定領域に素子分離膜を形成する工程とを行う
ものである。
【０００９】
【作用】シリコン基板表面に、炭素（Ｃ）を含んだガス
によるプラズマ照射を行うと、シリコン基板表面にダメ
ージ層が形成される。即ち、炭素を含んだガス（ＣＨＦ
3、ＣＦ4、ＣＨ2Ｆ2、Ｃ3Ｆ8、Ｃ2Ｆ6、ＣＣｌ4等）に
よるプラズマ照射を行うと、照射中に発生する炭素原子
によってシリコン基板表面が炭化シリコン（ＳｉＣ）化
するＳｉＣ化ダメージが生じ、ＳｉＣ化層が形成され
る。
によるプラズマ照射を行うと、シリコン基板表面にダメ
ージ層が形成される。即ち、炭素を含んだガス（ＣＨＦ
3、ＣＦ4、ＣＨ2Ｆ2、Ｃ3Ｆ8、Ｃ2Ｆ6、ＣＣｌ4等）に
よるプラズマ照射を行うと、照射中に発生する炭素原子
によってシリコン基板表面が炭化シリコン（ＳｉＣ）化
するＳｉＣ化ダメージが生じ、ＳｉＣ化層が形成され
る。
【００１０】尚、シリコン表面のＳｉＣ化については、
Surface & Interface Anal.,9,275(1986)に詳しく解説
されている。シリコン基板表面に、このＳｉＣ化ダメー
ジ層が形成されると、シリコン基板を熱酸化しても、ダ
メージ部分の酸化膜の成長が著しく妨げられる。そこ
で、本発明では、この特性を利用し、ＳｉＣ化ダメージ
層を局所酸化法の耐酸化マスクとして用いる。
Surface & Interface Anal.,9,275(1986)に詳しく解説
されている。シリコン基板表面に、このＳｉＣ化ダメー
ジ層が形成されると、シリコン基板を熱酸化しても、ダ
メージ部分の酸化膜の成長が著しく妨げられる。そこ
で、本発明では、この特性を利用し、ＳｉＣ化ダメージ
層を局所酸化法の耐酸化マスクとして用いる。
【００１１】ＳｉＣ化ダメージ層は、酸化膜の成長を妨
げるとはいえ、全く成長しないわけではなく、局所酸化
時の熱処理によって、ダメージが徐々に改善される。従
って、素子分離膜の形成が完了する頃には、ＳｉＣ化ダ
メージ層の個所は薄い酸化膜として残るが、この部分は
フッ酸によるウェットエッチングを行うことにより簡単
に除去できる。そのため、素子形成領域にはＳｉＣ化ダ
メージ層は残らない。
げるとはいえ、全く成長しないわけではなく、局所酸化
時の熱処理によって、ダメージが徐々に改善される。従
って、素子分離膜の形成が完了する頃には、ＳｉＣ化ダ
メージ層の個所は薄い酸化膜として残るが、この部分は
フッ酸によるウェットエッチングを行うことにより簡単
に除去できる。そのため、素子形成領域にはＳｉＣ化ダ
メージ層は残らない。
【００１２】
【実施例】図１に本発明の実施例における素子分離膜の
形成工程を示す。 工程：シリコン基板１上に、レジスト塗布、マスク露
光、現像等の作業を経て、素子分離膜形成予定領域を覆
うレジストパターン２を形成する（図１Ａ）。 工程：このレジストパターン２をマスクとし、ＣＦ4
−ＣＨＦ3−Ａｒ系の反応ガス（ＣＦ4：２０sccm、ＣＨ
Ｆ3：２０sccm、Ａｒ：４００sccm）を用いて、前記シ
リコン基板１の表面にプラズマ照射を行う（図１Ｂ）。
この時の条件は、チャンバ内圧力：２５０mTorr、ＲＦ
出力：８００W、時間：２分間である。
形成工程を示す。 工程：シリコン基板１上に、レジスト塗布、マスク露
光、現像等の作業を経て、素子分離膜形成予定領域を覆
うレジストパターン２を形成する（図１Ａ）。 工程：このレジストパターン２をマスクとし、ＣＦ4
−ＣＨＦ3−Ａｒ系の反応ガス（ＣＦ4：２０sccm、ＣＨ
Ｆ3：２０sccm、Ａｒ：４００sccm）を用いて、前記シ
リコン基板１の表面にプラズマ照射を行う（図１Ｂ）。
この時の条件は、チャンバ内圧力：２５０mTorr、ＲＦ
出力：８００W、時間：２分間である。
【００１３】これにより、前記シリコン基板表面１にＳ
ｉＣ化ダメージ層３が形成される。図２はこのＳｉＣ化
ダメージ層３のＣ1SのＸＰＳ（Ｘ線励起光電子分光法：
X-ray Photoemission Spectroscopy）プロファイルを示
したものである。Ｓｉ−Ｃ結合の証拠である約２８３eV
付近にピークが認められるため（図中Ａ点）、ＳｉＣ化
ダメージ層が形成されていることが分かる。
ｉＣ化ダメージ層３が形成される。図２はこのＳｉＣ化
ダメージ層３のＣ1SのＸＰＳ（Ｘ線励起光電子分光法：
X-ray Photoemission Spectroscopy）プロファイルを示
したものである。Ｓｉ−Ｃ結合の証拠である約２８３eV
付近にピークが認められるため（図中Ａ点）、ＳｉＣ化
ダメージ層が形成されていることが分かる。
【００１４】図３は前記ＳｉＣ化ダメージ層３を形成す
る際の条件として、ＲＦ出力を変化させた場合の特性グ
ラフである。これから、ＲＦ出力に関係なく、ＳｉＣ化
ダメージ層が約２００Åになると炭素濃度が一定となる
ことが分かる。 工程：前記レジストパターン２を除去し、シリコン基
板１上の素子分離膜形成予定領域４を露出させる（図１
Ｃ）。
る際の条件として、ＲＦ出力を変化させた場合の特性グ
ラフである。これから、ＲＦ出力に関係なく、ＳｉＣ化
ダメージ層が約２００Åになると炭素濃度が一定となる
ことが分かる。 工程：前記レジストパターン２を除去し、シリコン基
板１上の素子分離膜形成予定領域４を露出させる（図１
Ｃ）。
【００１５】工程：工程で作成した基板１を熱処理
炉内に入れ、Ｐｙｒｏ（パイロ）酸化（条件・・温度：
１０００℃、時間：１３０分、Ｈ2：３ＳＬＭ、Ｏ2：３
ＳＬＭ）を行うことにより、前記素子分離膜形成予定領
域４が酸化され、膜厚５０００Åの素子分離膜５（Ｓｉ
Ｏ2）が形成される。 素子分離膜形成予定領域４以外の個所には、ＳｉＣ化ダ
メージ層３が形成されているので、酸化膜の形成が抑制
される。但し、後述するが、このＳｉＣ化ダメージ層３
も熱処理によって、徐々に改善され、素子分離膜５の形
成が完了する頃には、その部分に薄い酸化膜６（ＳｉＯ
2）が形成される（前述の条件では３００Å形成され
る）。
炉内に入れ、Ｐｙｒｏ（パイロ）酸化（条件・・温度：
１０００℃、時間：１３０分、Ｈ2：３ＳＬＭ、Ｏ2：３
ＳＬＭ）を行うことにより、前記素子分離膜形成予定領
域４が酸化され、膜厚５０００Åの素子分離膜５（Ｓｉ
Ｏ2）が形成される。 素子分離膜形成予定領域４以外の個所には、ＳｉＣ化ダ
メージ層３が形成されているので、酸化膜の形成が抑制
される。但し、後述するが、このＳｉＣ化ダメージ層３
も熱処理によって、徐々に改善され、素子分離膜５の形
成が完了する頃には、その部分に薄い酸化膜６（ＳｉＯ
2）が形成される（前述の条件では３００Å形成され
る）。
【００１６】この薄い酸化膜６は、（素子分子膜５が若
干薄くなるが）、表面全体をフッ酸によるウェットエッ
チングにより除去し、活性領域を簡単に形成することが
できる。図４は前記ＳｉＣ化ダメージ層３を形成する際
の条件として、ＲＦ出力を変化させた場合におけるパイ
ロ酸化時間と酸化膜厚との関係を示したグラフである。
ＳｉＣ化ダメージ層３が形成されていないと（図中●
印）、酸化膜は酸化時間に従って順調に成長する。
干薄くなるが）、表面全体をフッ酸によるウェットエッ
チングにより除去し、活性領域を簡単に形成することが
できる。図４は前記ＳｉＣ化ダメージ層３を形成する際
の条件として、ＲＦ出力を変化させた場合におけるパイ
ロ酸化時間と酸化膜厚との関係を示したグラフである。
ＳｉＣ化ダメージ層３が形成されていないと（図中●
印）、酸化膜は酸化時間に従って順調に成長する。
【００１７】ＳｉＣ化ダメージ層３が形成されている
と、しばらくはダメージ層を改善する（即ち、Ｓｉ−Ｃ
の結合を切る）のに時間を要し、改善後は、 ＳｉＣ＋２Ｏ2→ＳｉＯ2＋ＣＯ2 の反応式に従って、酸化膜が徐々に成長する。図４から
ＲＦ出力が低いほど、早くダメージが改善され、酸化膜
の形成が始まることが分かる。これは、ＲＦ出力が高い
と、それだけＳｉＣ化ダメージの度合いも高くなること
を示している。例えば、前記薄い酸化膜６の膜厚が２０
０Åになるように熱酸化の諸条件を設定しておいた場
合、ＲＦ出力を変化させることによって、素子分離膜５
の膜厚を代えることができる。即ち、ＲＦ出力が高いほ
ど、前記薄い酸化膜６の形成が遅れ、そのぶん素子分離
膜５の膜厚が厚くなる。
と、しばらくはダメージ層を改善する（即ち、Ｓｉ−Ｃ
の結合を切る）のに時間を要し、改善後は、 ＳｉＣ＋２Ｏ2→ＳｉＯ2＋ＣＯ2 の反応式に従って、酸化膜が徐々に成長する。図４から
ＲＦ出力が低いほど、早くダメージが改善され、酸化膜
の形成が始まることが分かる。これは、ＲＦ出力が高い
と、それだけＳｉＣ化ダメージの度合いも高くなること
を示している。例えば、前記薄い酸化膜６の膜厚が２０
０Åになるように熱酸化の諸条件を設定しておいた場
合、ＲＦ出力を変化させることによって、素子分離膜５
の膜厚を代えることができる。即ち、ＲＦ出力が高いほ
ど、前記薄い酸化膜６の形成が遅れ、そのぶん素子分離
膜５の膜厚が厚くなる。
【００１８】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、シリコン基板表面にＳｉＣ化ダメージ層を形成し、
これを局所酸化法の耐酸化マスクとして用いるので、わ
ざわざＳｉＣ層を形成し、局所酸化後にそれを除去する
というような手間がかからず、簡単に素子分離膜を形成
することができる。
ば、シリコン基板表面にＳｉＣ化ダメージ層を形成し、
これを局所酸化法の耐酸化マスクとして用いるので、わ
ざわざＳｉＣ層を形成し、局所酸化後にそれを除去する
というような手間がかからず、簡単に素子分離膜を形成
することができる。
【図１】本発明の第１実施例における半導体装置の製造
プロセスを順次示した断面図である。
プロセスを順次示した断面図である。
【図２】ＳｉＣ化ダメージ層のＸＰＳプロファイルを示
した図である。
した図である。
【図３】ＳｉＣ化ダメージ層の深さと炭素イオン濃度と
の関係を示した図である。
の関係を示した図である。
【図４】パイロ酸化時間と素子分離膜厚との関係を示し
た図である。
た図である。
１ シリコン基板 ２ レジストパターン（マスク） ３ ＳｉＣ化ダメージ層 ４ 素子分離膜形成予定領域 ５ 素子分離膜
Claims (1)
- 【請求項１】 シリコン基板を局所酸化法により酸化さ
せて素子分離膜を形成するものであって、前記シリコン
基板上に前記素子分離膜形成予定領域を覆うマスクを形
成する工程と、前記シリコン基板に、少なくとも炭素を
含むガスによりプラズマ照射を行い、この部分にＳｉＣ
化ダメージ層を形成する工程と、前記マスクを除去する
工程と、前記シリコン基板を熱処理して、前記素子分離
膜形成予定領域に素子分離膜を形成する工程とを含むこ
とを特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27673193A JPH07130724A (ja) | 1993-11-05 | 1993-11-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27673193A JPH07130724A (ja) | 1993-11-05 | 1993-11-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130724A true JPH07130724A (ja) | 1995-05-19 |
Family
ID=17573561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27673193A Pending JPH07130724A (ja) | 1993-11-05 | 1993-11-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07130724A (ja) |
-
1993
- 1993-11-05 JP JP27673193A patent/JPH07130724A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764248A (en) | Rapid thermal nitridized oxide locos process | |
| US4363868A (en) | Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process | |
| US4472459A (en) | Local oxidation of silicon substrate using LPCVD silicon nitride | |
| JPH01136342A (ja) | 半導体製造方法および窒化物のデポジション方法 | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| JP2875972B2 (ja) | 半導体素子の隔離方法 | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| JPH07130724A (ja) | 半導体装置の製造方法 | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JPH021123A (ja) | 分離酸化中シールされる界面のためのオキシナイトライドを形成する急速熱窒化方法 | |
| JPS612317A (ja) | 半導体装置の製造方法 | |
| US7358197B2 (en) | Method for avoiding polysilicon film over etch abnormal | |
| JPS63153273A (ja) | 金属薄膜の選択堆積方法 | |
| JPH07245268A (ja) | 薄膜形成方法 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0628259B2 (ja) | 半導体装置の製造方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| JP2625372B2 (ja) | 区域性シリコン酸化法の酸化層を成長させる改良方法 | |
| KR19990057370A (ko) | 반도체 소자의 제조방법 | |
| JP3523016B2 (ja) | 半導体装置の製造方法 | |
| KR100334524B1 (ko) | 반도체소자의게이트산화막제조방법 | |
| JPH0578193B2 (ja) | ||
| JPH09223668A (ja) | 半導体基板および半導体基板の処理方法 | |
| JPH09213692A (ja) | シリコンの区域酸化による半導体集積回路の製造方法及び半導体集積回路の構造 | |
| JP2003258131A (ja) | 半導体装置の製造方法 |