TWI476833B - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TWI476833B
TWI476833B TW098111918A TW98111918A TWI476833B TW I476833 B TWI476833 B TW I476833B TW 098111918 A TW098111918 A TW 098111918A TW 98111918 A TW98111918 A TW 98111918A TW I476833 B TWI476833 B TW I476833B
Authority
TW
Taiwan
Prior art keywords
substrate
gas
film
temperature
substrate processing
Prior art date
Application number
TW098111918A
Other languages
English (en)
Other versions
TW201001536A (en
Inventor
Atsushi Moriya
Yasuhiro Inokuchi
Yasuo Kunii
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201001536A publication Critical patent/TW201001536A/zh
Application granted granted Critical
Publication of TWI476833B publication Critical patent/TWI476833B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

基板處理方法及基板處理裝置
本發明係關於一種基板處理方法及基板處理裝置，該方法係在表面之至少一部分具有絕緣層，且在露出矽表面之單結晶的基板上形成非晶質之矽膜。
已知一種基板處理方法及基板處理裝置，係在表面之至少一部分具有絕緣層，且在露出矽表面之單結晶的基板上形成非晶質之矽膜。
然而，在習知之基板處理方法及基板處理裝置中，例如，在以低溫形成矽膜之情況，會有成膜速度變慢，或是在使用高反應性之氣體形成矽膜的情況，造成膜厚不均勻的問題。
亦即，在習知之技術中，在使用例如橫向固相磊晶生長法作為基板處理的情況，容易在a-Si(非晶質矽)與絕緣膜之界面形成微細結晶顆粒，當形成有微細結晶顆粒時，在為了將Si單結晶化而進行熱處理時，會造成微細結晶顆粒生長，從而阻礙了單結晶化的問題。
在此，為了抑制微細結晶顆粒之生長，可考慮以低溫對a-Si進行成膜。例如，在利用SiH4 之CVD法的情況，600℃是a-Si與Poly-Si(多晶矽)之境界，在580℃以下，幾乎均成為a-Si，所以，在利用SiH4 之CVD法的情況中，可認為只要在580℃以下之溫度下進行成膜便可。
然而，在低溫處理之情況，亦會產生成膜速度變慢的問題。例如，當設成膜壓力為80Pa時，在處理溫度為580℃下，a-Si之成膜速度約為6(nm/min)，相對於此，在設處理溫度為530℃時，a-Si之成膜速度下降至約為2(nm/min)。
在此，為了抑制因使處理溫度降低而招致成膜速度的降低，可考慮採用反應性高且成膜速度高之氣體、例如Si2 H6 等。若採用Si2 H6 作為處理氣體的話，在設成膜壓力為25Pa之情況，即使將處理溫度降低至500℃，仍可使成膜速度約為3(nm/min)。
然而，在採用高反應性氣體作為處理氣體的情況，會有產生膜厚均勻性變差的問題。例如，在採用SiH4 作為處理氣體，並設處理溫度為530℃，而於直徑為200mm之基板(晶圓)上進行成膜處理的情況，膜厚面內均勻性可成為±1%以下。相對於此，在採用高反應性之Si2 H6 作為處理氣體，並設處理溫度為500℃，而於直徑為200mm之基板進行成膜處理的情況，膜厚面內均勻性變差，而會超過±5%。
如上述，在習知基板處理方法及基板處理裝置中，無法邊確保成膜速度，邊進行膜厚面內均勻性優良之基板處理。
本發明之目的在於，提供一種基板處理方法及基板處理裝置，其可確保成膜速度且使膜厚變得均勻。更為詳細而言，本發明之目的在於，提供一種基板處理方法及基板處理裝置，其可抑制例如、a-Si之絕緣膜界面的微細結晶顆粒的形成，且不會使成膜速度變慢，並可確保膜厚均勻性。
本發明之基板處理方法，係於表面之至少一部分具有絕緣膜，且在露出矽表面之單結晶矽基板上形成非晶質矽膜，該基板處理方法包含：第1步驟，將複數片基板搬入處理室內進行積層且予以收容；第2步驟，至少邊加熱該基板邊供給第一氣體，以形成所需厚度之第一非晶質矽膜；及第3步驟，至少邊加熱該基板邊供給與該第一氣體相異之第二氣體，以形成所需厚度之第二非晶質矽膜，該第一氣體係比該第二氣體還高價數之氣體。
根據本發明，提供一種基板處理方法及基板處理裝置，其可確保成膜速度且使膜厚變得均勻。更為詳細而言，提供一種基板處理方法及基板處理裝置，其可抑制例如、a-Si之絕緣膜界面的微細結晶顆粒的形成，且不會使成膜速度變慢，並可確保膜厚均勻性。
以下，參照圖面說明本發明之實施形態的基板處理方法及基板處理裝置。
第1圖顯示本發明之實施形態的基板處理裝置10。
在基板處理裝置10中，用以進行本發明之實施形態的基板處理，且其被構成作為縱型之CVD裝置。
又，基板處理裝置10係縱型之CVD裝置，但本發明亦可應用於橫型之CVD裝置、單片型之CDV裝置等縱型以外之基板處理裝置。另外，基板處理裝置10係所謂熱壁型的裝置，但本發明亦可應用於所謂冷壁型之裝置。
如第1圖所示，基板處理裝置10具有：處理爐202及作為加熱機構用之加熱器206。
加熱器206係圓筒形，其由熱耦絲及設於其周圍之隔熱構件所構成，且藉由未圖示之保持體所支撐而被垂直地安裝。
在加熱器206之內側與加熱器206呈同心圓狀地配設有作為反應管用的外管205。外管205係由石英(SiO2 )或碳化矽(SiC)等之耐熱材料所構成，被形成為上端閉塞、下端開口之圓筒形狀。在外管205內側之筒中空部形成有處理室201，其被構成為可藉由後述之晶舟217以水平姿勢且於垂直方向多層地整齊排列之狀態下收容矽基板300。
在外管205之下方與外管205呈同心圓狀地配設有分歧管209。分歧管209係由例如、不鏽鋼等所構成，並形成為上端及下端開口之圓筒形狀。此分歧管209係設置為用以支撐外管205。又，在分歧管209與外管205之間設有作為密封構件用的O型環。藉由未圖示之保持體支撐分歧管209，使得外管205成為垂直安裝之狀態。藉由此外管205與分歧管209來形成反應容器。
在分歧管209上設有氣體排氣管231，並以貫通的方式設有供氣管232。供氣管232係在上游側被分成三段，且透過閥177、178、179及作為氣體流量控制裝置用之MFC183、184、185而分別連接於第1供氣源180、第2供氣源181、第3供氣源182。在MFC183、184、185及閥177、178、179上電性連接有氣體流量控制部235，且被構成為能以所需之時序(timing)進行控制而使得供氣流量成為所需的流量。
在氣體排氣管231之下游側透過作為未圖示之壓力檢測器用的壓力感測器及作為壓力調整器用的APC閥242而連接有真空泵等之真空排氣裝置246。在壓力感測器及APC閥242上電性連接有壓力控制部236，壓力控制部236根據藉由壓力感測器所檢測出之壓力來調節APC閥242的開啟度，藉此，被構成為以所需時序進行控制而使處理室201內之壓力成為所需的壓力。
在分歧管209之下方設有密封蓋219，該密封蓋219係作為氣密性地閉塞分歧管209之下端開口用的爐口蓋體。密封蓋219係由例如不鏽鋼等之金屬所構成，且形成為圓盤狀。在密封蓋219之上面設有與分歧管209的下端抵接之作為密封構件用的O型環。在密封蓋219上設有旋轉機構254。旋轉機構254之旋轉軸255，係貫穿密封蓋219而與後述之晶舟(boat)217連接，利用使晶舟217旋轉，以使矽基板300旋轉。
密封蓋219係被構成為藉由設於處理爐202外側之作為昇降機構用的後述之昇降馬達248而可於垂直方向作昇降動作，藉此可將晶舟217搬入搬出於處理室201內。在旋轉機構254及昇降馬達248上電性地連接有驅動控制部237，其被構成為能以所需之時序來控制成可進行所需之動作。
作為基板保持具用之晶舟217，係由例如石英或碳化矽等之耐熱性材料所構成，其被構成為在以水平姿勢且使相互之中心對準之狀態下將複數片矽基板300整齊排列且多層地保持。又，在晶舟217之下部，以水平姿勢多層地配置有複數片隔熱板216，該隔熱板216係作為隔熱構件，且被形成為由例如石英或碳化矽等之耐熱性材料所構成的圓板形狀，且構成為使來自加熱器206之熱不容易被傳遞至分歧管209側。
在加熱器206之附近設有用以檢測處理室201內之溫度的作為溫度檢測體之溫度感測器(未圖示)。在加熱器206及溫度感測器上電性連接有溫度控制部238，根據藉由溫度感測器所檢測之溫度資訊，來調節對加熱器206之通電程度，藉此，以所需時序將處理室201內之溫度控制為所需的溫度分布。
在此處理爐202之構成中，第1處理氣體(第一氣體)，係由第1供氣源180所供給，在由MFC183調節完其流量之後，透過閥177而從供氣管232導入處理室201內。第2處理氣體(第二氣體)，係由第2供氣源181所供給，在由MFC184調節完其流量之後，透過閥178而從供氣管232導入處理室201內。第3處理氣體係由第3供氣源182所供給，在由MFC185調節完其流量之後，透過閥179而從供氣管232導入處理室201內。另外，處理室201內之氣體，係藉由連接於排氣管231的作為排氣裝置用之真空泵246，被從處理室210排出。
其次，說明本發明所使用之基板處理裝置的處理爐周邊之構成。
在作為預備室之加載互鎖(load-lock)室140之外面設有下基板245。在下基板245設有與昇降台249嵌合之導軸264及與昇降台249螺合之滾珠螺桿244。在立設於下基板245之導軸264及滾珠螺桿244的上端設有上基板247。滾珠螺桿244係藉由設於上基板247上之昇降馬達248進行旋轉。昇降台249被構成為藉由滾珠螺桿244之旋轉進行昇降。
在昇降台249上垂設有中空之昇降軸250，昇降台249與昇降軸250之連結部成為氣密。昇降軸250係構成為與昇降台249一起進行昇降。昇降軸250係遊動於加載互鎖室140之頂板251。昇降軸250所穿通之頂板251的穿孔，具有能與昇降軸250不接觸的足夠的寬鬆量。在加載互鎖室140與昇降台249之間設有波紋管(bellows)265，該波紋管265係作為具有伸縮性之中空伸縮體而圍繞於昇降軸250的周圍，用以保持加載互鎖室140之氣密性。波紋管265具有可對應於昇降台249之昇降量的充足的伸縮量，波紋管265之內徑係構成為比昇降軸250之外形大到足夠不會因為波紋管265的伸縮而接觸之程度。
在昇降軸250之下端水平地固定有昇降基板252。在昇降基板252之下面，透過O型環等之密封構件氣密性地安裝有驅動部罩253。驅動部收容箱256係由昇降基板252及驅動部罩253所構成。藉由此構成，驅動部收容箱256內部與加載互鎖室140內之環境氣體形成隔離。
另外，在驅動部收容箱256內部設有晶舟217之旋轉機構254，旋轉機構254之周邊係藉由冷卻機構257所冷卻。
電力供給電纜258係從昇降軸250之上端通過昇降軸250的中空部被導引連接於旋轉機構254。又，在冷卻機構257、密封蓋219上形成有冷卻流路259，於冷卻流路259連接著供應冷卻水之冷卻水配管260，其從昇降軸250之上端通過昇降軸250的中空部。
利用驅動昇降馬達248，以使滾珠螺桿244旋轉，並透過昇降台249及昇降軸250，使驅動部收容箱256昇降。
藉由使驅動部收容箱256上昇，將氣密性地設於昇降基板252上之密封蓋(seal cap)219閉塞作為處理爐202之開口部的爐口161，形成可進行晶圓處理之狀態。藉由使驅動部收容箱256下降，晶舟217與密封蓋219一起下降，成為可將矽基板300搬出至外部的狀態。
氣體流量控制部235、壓力控制部236、驅動控制部237及溫度控制部238，亦構成為操作部及輸入輸出部，且與控制整個基板處理裝置之主控制部239電性連接。該等氣體流量控制部235、壓力控制部236、驅動控制部237、溫度控制部238及主控制部239，係構成作為控制部用的控制器240。
在基板處理裝置10中，當將複數片矽基板300裝填於晶舟217上時，如第1圖所示，保持著複數片矽基板300之晶舟217，藉由昇降馬達248驅動之昇降台249及昇降軸250的昇降動作，被搬入(裝載晶舟，boat loading)處理室201內。在此狀態下，密封蓋219成為透過O型環將分歧管209之下端密封的狀態。
處理室201內係藉由真空排氣裝置246進行真空排氣而成為所需之壓力(真空度)。此時，處理室201內之壓力，由壓力感測器所測定，並根據此測定之壓力來反饋控制壓力調節器242。另外，處理室201內係藉由加熱器206進行加熱而成為所需的溫度。此時，根據由溫度感測器所檢測出之溫度資訊來反饋控制對加熱器206的通電程度，以使處理室201內成為所需之溫度分布。接著，利用旋轉機構254使晶舟217旋轉，藉以帶動矽基板300旋轉。
在第1供氣源180、第2供氣源181及第3供氣源182，分別被封入作為處理氣體之Si2 H6 、SiH4 、H2 ，接著，從該等之處理氣體供給源分別供給各處理氣體。在將MFC183、184、185之開啟度調節成為所需的流量之後，打開閥176、177、178，使各處理氣體分別流通於供氣管232內，並從處理室201的上部導入處理室201內。導入後之氣體通過處理室201內而被從排氣管231排出。在處理氣體通過處理室201內時，與矽基板300接觸，於矽基板300之表面上沉積(deposition)矽膜。
當經過預定之時間後，從未圖示之惰性氣體供氣源供給惰性氣體，由惰性氣體來洗淨(purge)處理室201內，並進行取代，同時使處理室201內之壓力返回至常壓。
然後，藉由昇降馬達248降下密封蓋219，將分歧管209之下端開放，並在處理完之矽基板300被晶舟217所保持的狀態下，從分歧管209之下端搬出至外管205的外部(晶舟卸載，boat unloading)。然後，從晶舟217中取出處理完之矽基板300(卸出晶圓，wafer discharge)。
如上述構成之基板處理裝置10，被使用於例如採用SOI(Silicon Insulator)構造的LSI之製造。
採用SOI構造的LSI之製造，因寄生電容之減低引起的動作速度之高速化或元件間分離簡單，所以，具有容易將製造之LSI高積體化等的優點。在此，作為形成SOI構造之方法，可舉出SIMOX(Separation by Implanted Oxygen)等所代表之表面單結晶分離法。SIMOX係邊保存基板表面之單結晶矽層，邊在內部形成絕緣膜的方法。
另外，作為形成SOI構造之方法，可舉出橫向固相磊晶生長法。橫向固相磊晶生長法係採用在基板表面之一部分或全部形成絕緣膜的矽基板，是由在形成之絕緣膜上藉由橫向磊晶生長法來形成單結晶矽層的方法。在基板處理裝置10中，採用橫向磊晶生長法進行基板之處理。
以下，更為具體地進行說明。
第2圖顯示在基板處理裝置10所進行之基板處理的步驟。
更為詳細而言，第2圖顯示由基板處理裝置10進行之採用橫向固相磊晶生長法的基板處理的步驟。
首先，如第2(a)圖所示，在局部形成有絕緣膜302之矽基板300的表面形成a-Si膜304。
其次，進行矽基板300之熱處理。亦即，以約500℃～700℃之溫度加熱矽基板300。利用對矽基板300進行熱處理，如第2(b)圖所示，以矽基板300之開口部306作為種子，將絕緣膜302上之a-Si予以單結晶化，形成單結晶層308。然後，持續一定時間之熱處理，如第2(c)圖所示，藉以將絕緣膜302上之a-Si膜304全部予以單結晶化。
藉由經過以上說明之步驟，在絕緣膜302上形成單結晶層308。因此，利用在形成之單結晶層308的再上面一層反覆地進行上述步驟，可形成電路，而可形成三維積體化電路，可提高半導體裝置之構造設計的自由度。
例如，利用反覆地進行上述橫向固相磊晶生長法，可製造屬於半導體裝置之三維LSI。
第3圖顯示藉由橫向固相磊晶生長法來製造三維LSI製程的製造步驟。
首先，如第3(a)圖所示，對已形成有電路320之基板，如第3(b)圖所示，以被覆電路320之方式形成絕緣膜302。然後，藉由參照第2圖說明之方法，在絕緣膜302上形成a-Si膜，並藉由熱處理將成膜後之a-Si膜予以單結晶化，形成單結晶層308。
藉由反覆地進行上述步驟，可製造多層構造之三維LSI。
在以上說明之橫向固相磊晶生長法中，在形成a-Si膜304之時，重要的是需將a-Si膜304及矽基板300基板之界面予以高度清淨化。如前述，以矽基板300之開口部306作為種子，將絕緣膜302上之a-Si予以單結晶化，所以，若清淨化程度不夠充分，而在矽基板300上形成有自然氧化膜或附著有污染物質時，矽基板300無法成為種子，使得無法良好地進行單結晶化。
這點因為本實施形態之基板處理裝置10係磊晶生長用途之可高度清淨化的CVD裝置，所以，a-Si膜304及矽基板300之界面被高度清淨化，從而可良好地進行單結晶化。
另外，在橫向固相磊晶生長法中，重要的是抑制在a-Si膜304與絕緣膜302之界面的微細結晶顆粒之形成。這是因為當形成有微細結晶顆粒時，為了將a-Si膜304單結晶化而進行熱處理時，會使得微細結晶顆粒生長，從而阻礙了單結晶化。
因此，在本實施形態中，實施了獨創之方法，以抑制在a-Si膜304及絕緣膜302之界面的微細結晶顆粒之形成。另外，還實施了獨創之方法，可抑制在a-Si膜304與絕緣膜302之界面的微細結晶顆粒之形成，同時不會使成膜速度變慢且可確保膜厚均勻性。
以下，進行具體之說明。
以下說明之藉由基板處理裝置10對矽晶圓300進行的處理，係藉由用作為控制部之控制器240來控制至少由MFC183、184、185，閥177、178、179等所構成的供氣部來進行。
在本發明中，在形成a-Si膜304時，最初採用作為第一氣體之Si2 H6 ，以不容易產生poly化之低溫較薄地成膜，而抑制在a-Si膜304與絕緣膜302之界面上的微細結晶顆粒之形成。然後，使其後溫度上昇，採用SiH4 作為第二氣體用之處理氣體，採用Si2 H6 ，以重疊於以低溫且較薄地成膜之a-Si膜304上的方式形成較厚之膜。藉此，可邊確保成膜速度邊使a-Si膜304變得均勻。在此，作為第1處理氣體用之Si2 H6 ，係比作為第二氣體用之SiH4 還高價數的氣體。處理氣體一般越是高價數越是能以低溫成膜。
具體而言，當以基板處理裝置10形成500nm之a-Si膜304時，a-Si膜304之最初50nm，係設處理溫度為500℃、處理室201內之壓力為25Pa，且採用Si2 H6 作為處理氣體而成膜。在此，因處理溫度為500℃而為較低之溫度，所以，可抑制在a-Si膜304與絕緣膜302之界面上的微細結晶顆粒之生長。
亦可取代採用Si2 H6 作為處理氣體來形成a-Si膜304之最初50nm的成膜，而改採用Si2 H6 作為處理氣體來僅形成最初的一層。另外，藉由採用Si2 H6 作為處理氣體所進行之最初的處理所形成的膜之膜厚，亦可不一定是50nm。
在此，作為處理溫度之500℃，成為處理氣體之Si2 H6 的分解溫度以上之溫度。處理溫度不一定需要是500℃，只要在大致為450℃～500℃之範圍即可。
然後，剩餘之厚度450nm部分的成膜，係在使處理溫度上昇為約580℃，並使處理室201內之壓力上昇為80Pa以上後，採用SiH4 作為處理氣體所進行。如此，在採用Si2 H6 所成膜之a-Si膜304上，採用SiH4 以重疊之方式形成a-Si膜304，與由Si2 H6 形成厚度為500nm之全部膜的情況比較，可形成良好之膜厚均勻性。
在此，作為處理溫度之580℃，成為處理氣體之SiH4 之poly化界限溫度的600℃以下。又，已知在採用SiH4 進行處理之情況，隨著處理溫度從580℃下降至545℃，poly化率亦隨之降低。
在以上之處理中，採用Si2 H6 之最初的成膜所需要時間為17分鐘，且因採用下一步進行之SiH4 ，所以，成膜時間約為75分鐘，即使加上昇溫所需時間及使溫度穩定用之時間，仍可以120分鐘之程度來結束成膜步驟。
另外，有關膜厚面內均勻性，因採用SiH4 之450nm的厚度部分佔支配地位，所以，如前述，與僅採用Si2 H6 之情況比較，可提高膜厚均勻性，且膜厚面內均勻性落在±2%以下的範圍內。
又，採用Si2 H6 之最初的成膜速率為3(nm/分)，而採用下一步驟之SiH4 的成膜速率為6(nm/分)。
在此，在使用基板處理裝置進行膜厚500nm之a-Si膜302的成膜時，欲使用SiH4 來形成全部500nm之厚度的膜之情況，即使將處理溫度設為530℃，仍需要花費250分鐘之處理時間。另一方面，在欲僅使用Si2 H6 來形成全部500nm之厚度的膜之情況，當將處理溫度設為500℃時，需要以約167分鐘來進行成膜，但膜厚面內均勻性卻超過±5%。
又，在以上之說明中，雖例示了使用SiH4 及Si2 H6 的情況，但只要使得類似Si3 H8 、Si4 H10 的高價數之矽烷系氣體、或類似SiH2 Cl2 、SiH3 Cl的鹵素系氣體等，能滿足最初使用之第一氣體為高價數氣體，其次使用之第二氣體為比第一氣體低價數者的關係，即可使用其中任意的組合。
另外，在以上之說明中，雖例示了將處理溫度從500℃上昇為580℃的情況，但處理溫度並非限定於此一情況。另外，在以上之說明中，雖例示了以二個不同之成膜條件來形成a-Si膜304的二層成膜之情況，但a-Si膜304的成膜，亦可以三個以上不同之成膜條件來成膜。
本發明雖以申請專利範圍記載之事項作為其特徵，但還包括如下附記之事項。
[附記1]一種基板處理方法，係於表面之至少一部分具有絕緣膜，且在露出矽表面之單結晶矽基板上形成非晶質矽膜，該基板處理方法包含：
第1步驟，將複數片基板搬入處理室內進行積層且予以收容；
第2步驟，至少邊加熱該基板邊供給第一氣體，以形成所需厚度之第一非晶質矽膜；及
第3步驟，至少邊加熱該基板邊供給與該第一氣體相異之第二氣體，以形成所需厚度之第二非晶質矽膜，
該第一氣體係比該第二氣體還高價數之氣體。
[附記2]如附記1記載之基板處理方法，其中更具有第4步驟，對該第一非晶質矽膜及該第二非晶質矽膜施以熱處理，以從基板表面露出之單結晶矽表面作為種子，進行固相磊晶生長。
[附記3]如附記1或2記載之基板處理方法，其中該第3步驟之處理溫度係比該第2步驟的處理溫度還高。
[附記4]如附記1至3項中任一項記載之基板處理方法，其中該第3步驟係以比該第二氣體之多結晶化溫度還低的溫度加熱該基板。
[附記5]如附記1至4項中任一項記載之基板處理方法，其中該第2步驟係將該基板加熱至450℃～550℃之間的溫度，該第3步驟係在580℃以下的溫度加熱該基板。
[附記6]如附記1至4項中任一項記載之基板處理方法，該第2步驟係以450℃～550℃之溫度加熱該基板，並使用Si2 H6 氣體作為該第一氣體，
該第3步驟係以比該第2步驟所加熱之溫度還高且為580℃以下之溫度加熱該基板，並使用SiH4 氣體作為該第二氣體。
[附記7]一種基板處理方法，其包含：
第1步驟，將複數片基板搬入處理室內進行積層且予以收容；
第2步驟，邊以450℃～550℃之溫度加熱該基板，邊對該處理室供給Si2 H6 氣體，以形成所需厚度之第一非晶質矽膜；
第3步驟，邊以比該第2步驟所加熱之溫度還高且為580℃以下之溫度加熱該基板，邊對該處理室供給SiH4 氣體，以形成所需厚度之第二非晶質矽膜；及
第4步驟，對該第一非晶質矽膜及該第二非晶質矽膜施以熱處理，以從該基板表面露出之單結晶矽表面作為種子，進行固相磊晶生長。
[附記8]如附記1至8項中任一項記載之基板處理方法，其中具有洗淨(purge)步驟，在該第2步驟之後且在該第3步驟之前，對該處理室內進行洗淨。
[附記9]如附記1至8項中任一項記載之基板處理方法，其中該第1步驟係以比該第2步驟還低的壓力來進行。
[附記10]如附記1至9項中任一項記載之基板處理方法，其中該第2步驟係形成由一層所構成之第一非晶質矽膜。
[附記11]一種基板處理裝置，其具備：
處理室，用以處理被積層且收容之複數片基板；
加熱部，用以加熱收容於該處理室內之基板；
供氣部，對該處理室內供給所需氣體；
排氣部，用以排放該處理室內之氣體；及
控制部，至少控制該供氣部，
該控制部係以在將第一氣體供給該處理室內，於該基板上形成第一非晶質矽膜後，將比該第一氣體還低價數之第二氣體供給該處理室內，以在該基板上形成第二非晶質矽膜的方式來控制該供氣部。
[附記12]如附記11記載之基板處理裝置，其中該控制部係控制該加熱手段，使得對該第一非晶質矽膜及該第二非晶質矽膜施以熱處理，以從該基板表面露出之單結晶矽表面作為種子，進行固相磊晶生長。
[附記13]如附記11或12記載之基板處理裝置，其中該控制部係控制該加熱手段，使得該基板之溫度在該第二氣體之供給中比該第一氣體之供給中還高。
[附記14]一種基板處理裝置，其具備：
處理室，用以處理被積層且收容之複數片基板；
加熱部，用以加熱收容於該處理室內之基板；
供氣部，對該處理室內供給所需氣體；
排氣部，用以排放該處理室內之氣體；及
控制部，至少控制該供氣部，
該控制部係以在將第一氣體供給該處理室內，於該基板上形成第一非晶質矽膜後，將與該第一氣體相異之第二氣體供給該處理室內，以在該基板上形成第二非晶質矽膜的方式來控制該供氣部，並以該基板之第二氣體之供給中的溫度比該第一氣體之供給中的該基板的溫度還高，且比該第二氣體之多結晶化溫度還低的方式來控制該加熱部。
[附記15]如附記14記載之基板處理裝置，其中該控制部係控制該加熱手段，使得對該第一非晶質矽膜及該第二非晶質矽膜施以熱處理，以從該基板表面露出之單結晶矽表面作為種子，進行固相磊晶生長。
[附記16]如附記11至15項中任一項記載之基板處理裝置，其中該控制部係在該第一氣體被供給之後，且該第二氣體被供給之前，以將該處理室內洗淨的方式，來控制該供氣部及該排氣部之至少任意一方。
[附記17]如附記11至16項中任一項記載之基板處理裝置，其中該控制部係以該第一氣體之供給中的該處理室內的壓力比該第二氣體之供給中的處理室內的壓力還低的方式，來控制該供氣部及該排氣部之至少任意一方。
[附記18]如附記11至17項中任一項記載之半導體處理裝置，其中該控制部係控制該加熱部，使得該第一氣體之供給中的該基板的溫度成為450℃～550℃，該第二氣體之供給中的該基板的溫度成為580℃以下。
[附記19]一種基板處理裝置，其具備：
處理室，用以處理被積層且收容之複數片基板；
加熱部，用以加熱收容於該處理室內之基板；
供氣部，對該處理室內供給所需氣體；
排氣部，用以排放該處理室內之氣體；及
控制部，至少控制該供氣部，
該控制部係至少控制該加熱部及該供氣，使得在該基板的溫度為450℃～500℃之狀態下，對該處理室內供給Si2 H6 氣體，在該基板上形成第一非晶質矽膜，然後，在該基板的溫度為580℃以下之狀態下，對該處理室內供給SiH4 氣體，在該基板上形成第二非晶質矽膜。
[附記20]如附記19記載之基板處理裝置，其中該控制部係在Si2 H6 氣體被供給之後，且SiH4 氣體被供給之前，以將該處理室內洗淨的方式，來控制該供氣部及該排氣部之至少任意一方。
[附記21]如附記19或20項記載之基板處理裝置，其中該控制部係以Si2 H6 氣體之供給中的該處理室內的壓力比SiH4 氣體之供給中的處理室內的壓力還低的方式，來控制該供氣部及該排氣部之至少任意一方。
[附記22]如附記11至21項中任一項記載之基板處理裝置，其中該第一非晶質矽膜，僅用於最初一層之成膜。
 (產業上之可利用性)
如上述，本發明可應用於例如進行晶圓等之基板的處理之基板處理裝置及半導體裝置的製造方法。
10．．．基板處理裝置
201．．．處理室
240．．．控制器
300．．．矽基板
302．．．絕緣膜
304．．．a-Si膜
306．．．開口部
308．．．單結晶層
320．．．電路
第1圖為顯示本發明之實施形態的基板處理裝置之剖視圖。
第2圖為由本發明之實施形態的基板處理裝置所進行之基板處理的步驟的示意圖。
第3圖為由本發明之實施形態的基板處理裝置所進行之根據橫向固相磊晶生長法的三維LSI製程的製造步驟之示意圖。
300．．．矽基板
302．．．絕緣膜
304．．．a-Si膜
306．．．開口部
308．．．單結晶層

Claims (4)

  1. 一種基板處理方法，係於表面之至少一部分具有絕緣膜，且在露出矽表面之單結晶矽基板上形成非晶質矽膜，該基板處理方法包含：第1步驟，將複數片基板搬入處理室內進行積層且予以收容；第2步驟，至少邊加熱該基板邊供給第一氣體，以形成所需厚度之第一非晶質矽膜；及第3步驟，至少邊加熱該基板邊供給比該第一氣體還低價數之第二氣體，以形成所需厚度之第二非晶質矽膜，該第2步驟係在比該第3步驟還低的壓力下進行處理。
  2. 如申請專利範圍第1項之基板處理方法，其中更具有第4步驟，對該第一非晶質矽膜及該第二非晶質矽膜施以熱處理，以從基板表面露出之單結晶矽表面作為種子，進行固相磊晶生長。
  3. 如申請專利範圍第1或2項之基板處理方法，其中該第3步驟之處理溫度係比該第2步驟的處理溫度還高。
  4. 如申請專利範圍第1項之基板處理方法，其中該第2步驟係以450℃~550℃之溫度加熱該基板，並使用Si2 H6 氣體作為該第一氣體，該第3步驟係以比該第2步驟所加熱之溫度還高且 為580℃以下之溫度加熱該基板，並使用SiH4 氣體作為該第二氣體。
TW098111918A 2008-06-30 2009-04-10 基板處理方法及基板處理裝置 TWI476833B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008169819A JP5023004B2 (ja) 2008-06-30 2008-06-30 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
TW201001536A TW201001536A (en) 2010-01-01
TWI476833B true TWI476833B (zh) 2015-03-11

Family

ID=41447963

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102114746A TWI483311B (zh) 2008-06-30 2009-04-10 基板處理方法及基板處理裝置
TW098111918A TWI476833B (zh) 2008-06-30 2009-04-10 基板處理方法及基板處理裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102114746A TWI483311B (zh) 2008-06-30 2009-04-10 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (1) US7851379B2 (zh)
JP (1) JP5023004B2 (zh)
KR (1) KR101066136B1 (zh)
CN (1) CN101620993B (zh)
TW (2) TWI483311B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5495847B2 (ja) * 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
CN102842507B (zh) * 2011-06-24 2015-08-19 中国科学院微电子研究所 半导体场效应晶体管的制备方法
CN102903750B (zh) * 2011-07-27 2015-11-25 中国科学院微电子研究所 一种半导体场效应晶体管结构及其制备方法
CN102903749B (zh) * 2011-07-27 2015-04-15 中国科学院微电子研究所 一种半导体器件结构及其制造方法
JP2013258188A (ja) * 2012-06-11 2013-12-26 Hitachi Kokusai Electric Inc 基板処理方法と半導体装置の製造方法、および基板処理装置
JP5902073B2 (ja) * 2012-09-25 2016-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5931780B2 (ja) 2013-03-06 2016-06-08 東京エレクトロン株式会社 選択エピタキシャル成長法および成膜装置
CN103219228B (zh) * 2013-03-11 2016-05-25 京东方科技集团股份有限公司 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法
US9797042B2 (en) 2014-05-15 2017-10-24 Lam Research Corporation Single ALD cycle thickness control in multi-station substrate deposition systems
JP6247181B2 (ja) 2014-09-05 2017-12-13 東京エレクトロン株式会社 シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置
CN105609406B (zh) 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
JP6100854B2 (ja) * 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6501576B2 (ja) * 2015-03-24 2019-04-17 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP6078604B2 (ja) * 2015-09-24 2017-02-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
JP6594768B2 (ja) * 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) * 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US20170314129A1 (en) * 2016-04-29 2017-11-02 Lam Research Corporation Variable cycle and time rf activation method for film thickness matching in a multi-station deposition system
US10697059B2 (en) 2017-09-15 2020-06-30 Lam Research Corporation Thickness compensation by modulation of number of deposition cycles as a function of chamber accumulation for wafer to wafer film thickness matching
JP6952620B2 (ja) 2018-02-23 2021-10-20 東京エレクトロン株式会社 シリコン膜またはゲルマニウム膜またはシリコンゲルマニウム膜を成膜する方法および装置
JP7103070B2 (ja) * 2018-08-29 2022-07-20 株式会社デンソー 半導体装置の製造方法
JP2023023459A (ja) 2021-08-05 2023-02-16 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04124814A (ja) * 1990-09-14 1992-04-24 Sanyo Electric Co Ltd Ｓｏｉ基板の作製方法
JP2001068421A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 半導体製造装置および半導体装置の製造方法
JP2001077316A (ja) * 1992-04-30 2001-03-23 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290921A (ja) * 1985-06-10 1987-04-25 Sanyo Electric Co Ltd エピタキシヤル成長方法
JP3510973B2 (ja) * 1990-11-16 2004-03-29 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JPH07142505A (ja) * 1993-11-22 1995-06-02 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH07147233A (ja) * 1993-11-24 1995-06-06 Agency Of Ind Science & Technol 半導体薄膜の製造方法
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
US6121081A (en) * 1994-11-15 2000-09-19 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon
JPH0963955A (ja) * 1995-08-23 1997-03-07 Toyota Central Res & Dev Lab Inc 成膜装置、成膜方法および単結晶膜の製造方法
JP2795313B2 (ja) * 1996-05-08 1998-09-10 日本電気株式会社 容量素子及びその製造方法
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US6197669B1 (en) * 1999-04-15 2001-03-06 Taiwan Semicondcutor Manufacturing Company Reduction of surface defects on amorphous silicon grown by a low-temperature, high pressure LPCVD process
JP2002280309A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 薄膜形成方法
US7468311B2 (en) * 2003-09-30 2008-12-23 Tokyo Electron Limited Deposition of silicon-containing films from hexachlorodisilane
JP3872071B2 (ja) * 2004-05-19 2007-01-24 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP4510707B2 (ja) * 2004-09-08 2010-07-28 三星電子株式会社 エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法
JP2007250840A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04124814A (ja) * 1990-09-14 1992-04-24 Sanyo Electric Co Ltd Ｓｏｉ基板の作製方法
JP2001077316A (ja) * 1992-04-30 2001-03-23 Toshiba Corp 半導体装置およびその製造方法
JP2001068421A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 半導体製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TW201334067A (zh) 2013-08-16
US7851379B2 (en) 2010-12-14
TW201001536A (en) 2010-01-01
TWI483311B (zh) 2015-05-01
CN101620993B (zh) 2011-03-23
CN101620993A (zh) 2010-01-06
US20090325366A1 (en) 2009-12-31
JP5023004B2 (ja) 2012-09-12
KR101066136B1 (ko) 2011-09-20
KR20100003183A (ko) 2010-01-07
JP2010010513A (ja) 2010-01-14

Similar Documents

Publication Publication Date Title
TWI476833B (zh) 基板處理方法及基板處理裝置
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
TWI424496B (zh) 半導體裝置的製造方法
JP4809175B2 (ja) 半導体装置の製造方法
US20080245303A1 (en) Manufacturing method of semiconductor apparatus
WO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
JP2012169668A (ja) 半導体装置の製造方法
KR101058057B1 (ko) 반도체 장치의 제조 방법
US11373876B2 (en) Film forming method and film forming apparatus
WO2010067517A1 (ja) 半導体装置の製造方法
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
JP2006186015A (ja) 基板処理装置
JP2009289807A (ja) 半導体装置の製造方法
JP2023071413A (ja) 多結晶シリコン膜の形成方法
JP2008258240A (ja) 基板処理装置
JP2007234935A (ja) 半導体装置の製造方法および基板処理装置
JP2010093131A (ja) 基板処理装置
JP2010073860A (ja) 基板処理装置
WO2010070981A1 (ja) 半導体製造方法と装置
JP2013016635A (ja) 基板処理装置及び半導体装置の製造方法
JP2012178490A (ja) 基板処理装置およびガスノズルならびに基板若しくは半導体デバイスの製造方法
JP2009088305A (ja) 半導体デバイスの製造方法
JP2007234937A (ja) 半導体装置の製造方法および基板処理装置
JP2007088225A (ja) 半導体デバイスの製造方法
JP2009117555A (ja) 基板処理装置