CN103177962B - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN103177962B CN103177962B CN201110431456.XA CN201110431456A CN103177962B CN 103177962 B CN103177962 B CN 103177962B CN 201110431456 A CN201110431456 A CN 201110431456A CN 103177962 B CN103177962 B CN 103177962B
- Authority
- CN
- China
- Prior art keywords
- transistor
- reducing power
- hydrogen
- formation method
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种晶体管的形成方法,包括:提供基底,所述基底包括半导体衬底、位于所述半导体衬底表面的栅极结构、以及位于所述栅极结构两侧的半导体衬底内的开口;采用氢气和具有还原能力的物质对所述基底进行预处理;所述预处理后,在所述开口内形成应力衬垫层。形成的晶体管沟道区的载流子迁移率低,晶体管的热预算低,晶体管的性能好。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种晶体管的形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能,半导体器件朝向更高的元件密度、更高的集成度方向发展,因此,互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor,CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。为了获得较好的电学性能,通常需要通过控制载流子迁移率来提高半导体器件性能。该技术的一个关键要素是控制晶体管沟道中的应力。比如适当控制应力,提高了载流子(n-沟道晶体管中的电子,p-沟道晶体管中的空穴)迁移率,就能提高驱动电流。因而应力可以极大地提高晶体管的性能。
应力衬垫技术在NMOS晶体管上形成张应力衬垫层(tensilestressliner),在PMOS晶体管上形成压应力衬垫层(compressivestressliner),从而增大了PMOS晶体管和NMOS晶体管的驱动电流,提高了电路的响应速度。据研究,使用双应力衬垫技术的集成电路能够带来24%的速度提升。
因为硅、锗具有相同的晶格结构,即“金刚石”结构,在室温下,锗的晶格常数大于硅的晶格常数,所以在PMOS晶体管的源、漏区形成硅锗(SiGe),可以引入硅和锗硅之间晶格失配形成的压应力,进一步提高压应力,提高PMOS晶体管的性能。相应地,在NMOS晶体管的源、漏区形成碳硅(CSi)可以引入硅和碳硅之间晶格失配形成的拉应力,进一步提高拉应力,提高NMOS晶体管的性能。
现有技术中,晶体管的形成方法为:
请参考图1,提供半导体衬底100,在所述半导体衬底100内形成浅沟槽隔离区103,形成位于所述半导体衬底100表面栅绝缘层105,形成覆盖所述栅绝缘层105的栅电极层107,在所述半导体衬底100表面形成与位于所述栅绝缘层105、栅电极层107两侧且与其接触的侧墙109;
请参考图2,以所述侧墙109为掩膜在所述半导体衬底100内形成开口111;
请参考图3,在所述开口111内填充满硅锗,形成源/漏区113。
然后现有技术在晶体管的源漏区域形成锗硅的方法形成的应力有限,沟道区的载流子迁移率的提高较小,晶体管的性能提高有限。
更多关于晶体管及其形成方法见公开号为“CN101789447A”的申请文件。
发明内容
本发明实施例解决的问题是提供一种晶体管的形成方法,沟道区的载流子迁移率高,晶体管的性能好。
为解决上述问题,本发明的实施例提供了一种晶体管的形成方法,包括:
提供基底,所述基底包括半导体衬底、位于所述半导体衬底表面的栅极结构、以及位于所述栅极结构两侧的半导体衬底内的开口;
采用氢气和具有还原能力的物质对所述基底进行预处理;
所述预处理后,在所述开口内形成应力衬垫层。
可选地,所述具有还原能力的物质为Ge5H10、Ge4H10、Ge3H8、Ge2H6、Si5H10、Si4H10、Si3H10、Si2H6中的一种。
可选地,当所述具有还原能力的物质为液态时,还包括:加热所述具有还原能力的物质,使所述具有还原能力的物质变为气态。
可选地,还包括:将氢气通入液态的具有还原能力的物质中,氢气和气态的具有还原能力的物质到达基底表面对所述基底进行预处理。
可选地,所述预处理的工艺参数范围为:氢气的流量为30slm-50slm,气态时的具有还原能力的物质的流量为10sccm-100sccm,温度为650℃-800℃,压力为10Torr-100Torr。
可选地,所述应力衬垫层的材料为SiGe或SiC。
可选地,所述应力衬垫层的形成工艺为选择性外延生长工艺。
可选地,所述选择性外延生长工艺采用的反应物包括:SiH4、GeH4、HCl、CH4、CH3Cl、CH2Cl2、H2和B2H6,或者SiH2Cl2、GeH4、HCl、CH4、CH3Cl、CH2Cl2、H2和B2H6。
可选地,所述选择性外延生长工艺的工艺参数范围为:温度为500℃-800℃,压强为1Torr-100Torr,氢气的流量为0.1slm-50slm,SiH4、GeH4、HCl、CH4、CH3Cl、CH2Cl2和B2H6的流量为1sccm-1000sccm;或者温度为500℃-800℃,压强为1Torr-100Torr,氢气的流量为0.1slm-50slm,SiH2Cl2、GeH4、HCl、CH4、CH3Cl、CH2Cl2和B2H6的流量为1sccm-1000sccm。
与现有技术相比,本发明的实施例具有以下优点:
由于基底暴露在空气中时,其表面容易与空气中的氧气相结合,在所述基底表面形成氧化层。因此,本发明的实施例中,在开口内形成应力衬垫层之前,采用氢气和具有还原能力的物质对基底进行预处理,去除了基底表面尤其是开口内的氧化层,使得后续形成的应力衬垫层直接与基底作用,在沟道区形成拉应力或压应力,提高了沟道区载流子的迁移率,而且,所述预处理的温度低,晶体管的热预算低,晶体管的性能好。
附图说明
图1-图4是现有技术的晶体管的形成过程的剖面结构示意图;
图5是本发明的实施例的晶体管的形成方法的流程示意图;
图6-图9是本发明的实施例的晶体管的形成过程的剖面结构示意图;
图10是本发明的实施例对所述基底进行预处理时的装置的结构示意图。
具体实施方式
正如背景技术所述,现有技术的晶体管的沟道区载流子的迁移率低,晶体管的性能差。
请参考图4,经过研究,发明人发现,沟道区载流子的迁移率低的一部分原因是由于半导体衬底100暴露在空气中时,其表面容易与空气中的氧气相结合,在所述半导体衬底100表面形成了氧化层115,后续在开口内形成应力衬垫层113时,所述应力衬垫层113并不是直接作用在半导体衬底100表面,因此沟道区形成的拉应力或压应力的大小也会受到影响,从而影响了沟道区的载流子迁移率。
经过进一步研究,发明人发现,在开口内形成应力衬垫层前,在温度为800℃-900℃的条件下,采用氢气对半导体衬底表面进行预处理,可以去除上述氧化层,但是,发明人发现,如果单纯的采用氢气对半导体衬底表面进行预处理时温度较高,会使晶体管产生较高的热预算,开口的底部形状也会发生变化,变得较以前平坦,影响了沟道区的载流子迁移率,并且,预处理前注入到基底内的离子也会发生扩散,有可能影响晶体管的性能。
更进一步的,发明人研究后发现,采用氢气和具有还原能力的物质共同对半导体衬底表面进行预处理时,其去除氧化层的能力更强,可以在较低的温度下进行,晶体管的热预算低,不会存在离子扩散,开口的底部形状发生改变的问题,并且沟道区的载流子迁移率高,晶体管的性能好。
为了使本领域技术人员更好的理解本发明,下面结合附图以及具体实施例对本发明进行详细说明。
请参考图5,图5示出了本发明实施例的晶体管的形成方法,包括:
步骤S201,提供基底,所述基底包括半导体衬底、位于所述半导体衬底表面的栅极结构、以及位于所述栅极结构两侧的半导体衬底内的开口;
步骤S202,采用氢气和具有还原能力的物质对所述基底进行预处理;
步骤S203,所述预处理后,在所述开口内形成应力衬垫层。
具体请参考图6-图10,图6-图10示出了本发明实施例的晶体管的形成过程的剖面结构示意图和预处理时的装置的结构示意图。
请参考图6,提供基底,所述基底包括半导体衬底300、位于所述半导体衬底300表面的栅极结构。
其中,所述半导体衬底300的材料为单晶硅,所述半导体衬底300内形成有浅沟槽隔离结构303,用于隔离晶体管。
所述栅极结构包括位于所述半导体衬底300表面的栅介质层305、位于所述栅介质层305表面的栅电极层307、以及位于所述栅介质层305和栅电极层307两侧且与其接触的半导体衬底300表面的侧墙309。
在本发明的实施例中,所述栅极结构的形成步骤为:采用沉积工艺在所述半导体衬底300表面形成栅介质层305;采用沉积工艺在所述栅介质层305表面形成栅电极层307;采用沉积、刻蚀工艺在所述栅介质层305和栅电极层307两侧的半导体衬底300表面形成侧墙309。
其中,所述栅介质层305的材料为二氧化硅或高K介质,所述栅电极层307的材料为多晶硅或者金属,所述侧墙309的材料为二氧化硅。
请参考图7,以所述栅极结构为掩膜,刻蚀所述半导体衬底300,形成开口311。
所述开口311用于后续填充应力衬垫层,所述开口311的形状为倒梯形、sigma(∑)状或其他。在本发明的实施例中,所述开口311的形状为sigma状,所述开口311的形成工艺为干法刻蚀和湿法刻蚀,其具体步骤包括:首先以所述栅极结构为掩膜,采用干法刻蚀工艺刻蚀所述半导体衬底300形成倒梯形的预开口(未图示),然后采用湿法刻蚀工艺继续刻蚀所述预开口,形成sigma状的开口311。
请继续参考图7,发明人发现,形成开口311后,所述半导体衬底300会有一段时间暴露在空气中,而半导体衬底300的表面容易与空气中的氧气相结合,在所述半导体衬底300表面形成了氧化层313。所述氧化层313的存在使得后续在开口311内形成应力衬垫层时,所述应力衬垫层并不是直接作用在半导体衬底100表面,因此沟道区形成的拉应力或压应力的大小也会受到影响,从而影响了沟道区的载流子迁移率。
请参考图8,采用氢气和具有还原能力的物质对所述基底的半导体衬底300进行预处理。
由于氧化层313(如图7所示)会影响沟道区的载流子迁移率,因此,在开口311内形成应力衬垫层前,需要对所述基底进行预处理,去除半导体衬底300表面的氧化层313。
经过研究,发明人发现,在开口311内形成应力衬垫层前,在温度为800℃-900℃的条件下,采用氢气对半导体衬底300表面进行预处理,可以去除上述氧化层313,但是,发明人发现,如果单纯的采用氢气对半导体衬底300表面进行预处理时温度较高,会使晶体管产生较高的热预算,开口311的底部形状也会发生变化,变得较以前平坦,影响了沟道区的载流子迁移率,并且,预处理前注入到基底内的离子也会发生扩散,有可能影响晶体管的性能。
进一步的,发明人研究后发现,采用氢气和具有还原能力的物质共同对基底的半导体衬底300表面进行预处理时,其去除氧化层的能力更强,可以在较低的温度下进行,晶体管的热预算低,不会存在离子扩散,开口311的底部形状发生改变的问题,并且沟道区的载流子迁移率高,晶体管的性能好。
所述具有还原能力的物质为Ge5H10、Ge4H10、Ge3H8、Ge2H6、Si5H10、Si4H10、Si3H10、Si2H6中的一种。在本发明的实施例中,选取Si5H10和氢气共同对半导体衬底300表面进行预处理。
考虑到Si5H10在常温下为液态,请参考图10,在本发明的实施例中,采用氢气和Si5H10对所述基底的半导体衬底300进行预处理的步骤包括:向盛有液态的Si5H10的容器401内通入氢气10;加热所述盛有液态的Si5H1020的容器401,使所述液态的Si5H10变为气态;氢气和气态的Si5H10的混合物30进入到放置有待预处理的基底的预处理腔室403对所述基底的半导体衬底300表面进行预处理,去除氧化层。
其中,所述容器401用于盛装液态的具有还原能力的物质,例如Si5H10,本发明的实施例中,通过加热器405对容器内的液态的Si5H1020进行加热,所述加热器405围绕所述容器401的底部和部分侧壁。
在本发明的实施例中,所述预处理的工艺参数范围为:氢气的流量为30slm-50slm,气态时的具有还原能力的物质(Si5H10)的流量为10sccm-100sccm,温度为650℃-800℃,预处理腔室压力为10Torr-100Torr。预处理后半导体衬底300表面的氧化层被去除,晶体管的热预算低,不存在离子扩散,开口的底部形状发生改变的问题,以利于提高沟道区的载流子迁移率,提高后续形成的晶体管的性能。
需要说明的是,在本发明的实施例中,仅示出了开口内的半导体衬底300表面的氧化层,实际上,只要半导体衬底300暴露在空气中的地方,都会被氧化形成氧化层。
请参考图9,所述预处理后,在所述开口311内形成应力衬垫层315。
所述应力衬垫层315用于增加沟道区的压应力或拉应力,以提高沟道区的载流子迁移率,改善晶体管的性能。所述应力衬垫层315的材料为SiGe或SiC。所述应力衬垫层315的形成工艺为沉积工艺或选择性外延生长工艺。在本发明的实施例中,所述应力衬垫层315的形成工艺为选择性外延生长工艺。
采用选择性外延生长工艺形成所述应力衬垫层315时,所采用的反应物包括:SiH4、GeH4、HCl、CH4、CH3Cl、CH2Cl2、H2和B2H6,或者SiH2Cl2、GeH4、HCl、CH4、CH3Cl、CH2Cl2、H2和B2H6。所述选择性外延生长工艺的工艺参数范围为:温度为500℃-800℃,压强为1Torr-100Torr,氢气的流量为0.1slm-50slm,SiH4、GeH4、HCl、CH4、CH3Cl、CH2Cl2和B2H6的流量为1sccm-1000sccm;或者温度为500℃-800℃,压强为1Torr-100Torr,氢气的流量为0.1slm-50slm,SiH2Cl2、GeH4、HCl、CH4、CH3Cl、CH2Cl2和B2H6的流量为1sccm-1000sccm。
上述步骤中,形成的应力衬垫层315的质量好,应力衬垫层315在晶体管的沟道区能够产生较大的拉应力或压应力,后续形成的晶体管沟道区的载流子迁移率高,晶体管的性能好。
上述步骤完成后,本发明实施例的晶体管的制作完成。形成晶体管的过程中,在开口内形成应力衬垫层之前,采用氢气和具有还原能力的物质对基底进行预处理,去除了基底表面尤其是开口内的氧化层,使得后续形成的应力衬垫层直接与基底作用,在沟道区形成拉应力或压应力,提高了沟道区载流子的迁移率,而且,所述预处理的温度低,晶体管的热预算低,晶体管的性能好。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (8)
1.一种晶体管的形成方法,其特征在于,包括:
提供基底,所述基底包括半导体衬底、位于所述半导体衬底表面的栅极结构、以及位于所述栅极结构两侧的半导体衬底内的开口;
采用氢气和具有还原能力的物质对所述基底进行预处理,所述氢气和具有还原能力的物质共同与前述基底表面自然氧化形成的氧化层发生反应,将所述氧化层去除,其中,所述预处理的工艺参数范围为:氢气的流量为30slm-50slm,气态时的具有还原能力的物质的流量为10sccm-100sccm,温度为650℃-800℃,预处理腔室压力为10Torr-100Torr;
所述预处理后,在所述开口内形成应力衬垫层。
2.如权利要求1所述的晶体管的形成方法,其特征在于,所述具有还原能力的物质为Ge5H10、Ge4H10、Ge3H8、Ge2H6、Si5H10、Si4H10、Si3H10、Si2H6中的一种。
3.如权利要求1所述的晶体管的形成方法,其特征在于,当所述具有还原能力的物质为液态时,还包括:加热所述具有还原能力的物质,使所述具有还原能力的物质变为气态。
4.如权利要求3所述的晶体管的形成方法,其特征在于,还包括:将氢气通入液态的具有还原能力的物质中,氢气和气态的具有还原能力的物质到达基底表面对所述基底进行预处理。
5.如权利要求1所述的晶体管的形成方法,其特征在于,所述应力衬垫层的材料为SiGe或SiC。
6.如权利要求1所述的晶体管的形成方法,其特征在于,所述应力衬垫层的形成工艺为选择性外延生长工艺。
7.如权利要求6所述的晶体管的形成方法,其特征在于,所述选择性外延生长工艺采用的反应物包括:SiH4、GeH4、HCl、CH4、CH3Cl、CH2Cl2、H2和B2H6,或者SiH2Cl2、GeH4、HCl、CH4、CH3Cl、CH2Cl2、H2和B2H6。
8.如权利要求7所述的晶体管的形成方法,其特征在于,所述选择性外延生长工艺的工艺参数范围为:温度为500℃-800℃,压强为1Torr-100Torr,氢气的流量为0.1slm-50slm,SiH4、GeH4、HCl、CH4、CH3Cl、CH2Cl2和B2H6的流量为1sccm-1000sccm;或者温度为500℃-800℃,压强为1Torr-100Torr,氢气的流量为0.1slm-50slm,SiH2Cl2、GeH4、HCl、CH4、CH3Cl、CH2Cl2和B2H6的流量为1sccm-1000sccm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110431456.XA CN103177962B (zh) | 2011-12-20 | 2011-12-20 | 晶体管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110431456.XA CN103177962B (zh) | 2011-12-20 | 2011-12-20 | 晶体管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103177962A CN103177962A (zh) | 2013-06-26 |
CN103177962B true CN103177962B (zh) | 2015-12-09 |
Family
ID=48637738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110431456.XA Active CN103177962B (zh) | 2011-12-20 | 2011-12-20 | 晶体管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103177962B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110459477B (zh) * | 2019-08-05 | 2022-10-21 | 上海华力集成电路制造有限公司 | 半导体器件的制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1700422A (zh) * | 2004-05-19 | 2005-11-23 | 上海宏力半导体制造有限公司 | 改善金属硅化物工艺产生桥连现象的清洗方法 |
CN1926664A (zh) * | 2004-05-14 | 2007-03-07 | 应用材料股份有限公司 | 使用选择沉积工艺制造mosfet器件的方法 |
CN1936109A (zh) * | 2005-09-22 | 2007-03-28 | 硅电子股份公司 | 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 |
CN101208786A (zh) * | 2005-06-30 | 2008-06-25 | 英特尔公司 | 具有改进的尖端轮廓的晶体管及其制造方法 |
US7611951B2 (en) * | 2005-09-08 | 2009-11-03 | Samsung Electronics Co., Ltd. | Method of fabricating MOS transistor having epitaxial region |
CN102176414A (zh) * | 2011-03-15 | 2011-09-07 | 上海集成电路研发中心有限公司 | 金属硅化物的制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100518561B1 (ko) * | 2003-03-06 | 2005-10-04 | 삼성전자주식회사 | 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자 |
US7579617B2 (en) * | 2005-06-22 | 2009-08-25 | Fujitsu Microelectronics Limited | Semiconductor device and production method thereof |
-
2011
- 2011-12-20 CN CN201110431456.XA patent/CN103177962B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1926664A (zh) * | 2004-05-14 | 2007-03-07 | 应用材料股份有限公司 | 使用选择沉积工艺制造mosfet器件的方法 |
CN1700422A (zh) * | 2004-05-19 | 2005-11-23 | 上海宏力半导体制造有限公司 | 改善金属硅化物工艺产生桥连现象的清洗方法 |
CN101208786A (zh) * | 2005-06-30 | 2008-06-25 | 英特尔公司 | 具有改进的尖端轮廓的晶体管及其制造方法 |
US7611951B2 (en) * | 2005-09-08 | 2009-11-03 | Samsung Electronics Co., Ltd. | Method of fabricating MOS transistor having epitaxial region |
CN1936109A (zh) * | 2005-09-22 | 2007-03-28 | 硅电子股份公司 | 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 |
CN102176414A (zh) * | 2011-03-15 | 2011-09-07 | 上海集成电路研发中心有限公司 | 金属硅化物的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103177962A (zh) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104733312B (zh) | 鳍式场效应晶体管的形成方法 | |
KR20120022464A (ko) | 반도체 장치의 제조방법 | |
CN104733311A (zh) | 鳍式场效应晶体管的形成方法 | |
CN102956445A (zh) | 一种锗硅外延层生长方法 | |
CN103730404A (zh) | 浅沟槽隔离的制造方法 | |
CN105529268A (zh) | 晶体管及其形成方法 | |
CN103000499B (zh) | 一种锗硅硼外延层生长方法 | |
CN103187269B (zh) | 晶体管的形成方法 | |
CN103871951B (zh) | 沟槽填充方法 | |
CN103177962B (zh) | 晶体管的形成方法 | |
CN102931233B (zh) | Nmos晶体管及其形成方法 | |
CN103715089A (zh) | 晶体管的形成方法 | |
CN103545257A (zh) | Cmos晶体管的制作方法 | |
CN103094340B (zh) | 晶体管及其形成方法 | |
US20080003783A1 (en) | Method of reducing a roughness of a semiconductor surface | |
CN105097520A (zh) | 半导体结构的形成方法 | |
CN103426766B (zh) | Pmos晶体管及其形成方法 | |
CN103165448B (zh) | Pmos晶体管的形成方法 | |
CN108074870A (zh) | 晶体管及其形成方法 | |
US8198633B2 (en) | Stress transfer enhancement in transistors by a late gate re-crystallization | |
CN103681457B (zh) | 浅沟槽隔离结构的形成方法 | |
CN103871889A (zh) | Pmos晶体管及其形成方法 | |
JP2008053403A (ja) | 半導体装置および半導体装置の製造方法 | |
CN103187299B (zh) | 晶体管的形成方法 | |
CN104425379A (zh) | 半导体器件的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |