CN103681457B - 浅沟槽隔离结构的形成方法 - Google Patents
浅沟槽隔离结构的形成方法 Download PDFInfo
- Publication number
- CN103681457B CN103681457B CN201310746926.0A CN201310746926A CN103681457B CN 103681457 B CN103681457 B CN 103681457B CN 201310746926 A CN201310746926 A CN 201310746926A CN 103681457 B CN103681457 B CN 103681457B
- Authority
- CN
- China
- Prior art keywords
- forming method
- isolation structure
- fleet plough
- plough groove
- groove isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000002955 isolation Methods 0.000 title claims abstract description 36
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims abstract description 19
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 17
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 238000010276 construction Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 125000003963 dichloro group Chemical group Cl* 0.000 claims description 3
- 229910000078 germane Inorganic materials 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 30
- 230000006835 compression Effects 0.000 abstract description 8
- 238000007906 compression Methods 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000009471 action Effects 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005265 energy consumption Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
-
- H01L29/7846—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明一种浅沟槽隔离结构的形成方法，通过应变锗硅及其侧壁的二氧化硅作为应变隔离层填充浅沟槽，由于应变锗硅中锗的晶格常数大于硅，对MOS器件的沟道引入压应力，并根据应变锗硅中锗和硅之间4.1%的晶格差异，其大幅提高空穴和电子的迁移率，同时，由侧壁的二氧化硅层起到隔离作用；此外，本发明还与现有的体硅工艺相兼容，大大减少了改善工艺环境所带来的投资，降低了生产成本。为此，本发明在与现有工艺相兼容的基础上，在沟槽内填充应变材料以提高沟道应力，提高了CMOS器件的性能，大大减少了改善工艺环境所带来的投资，降低了生产成本。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种调整浅沟槽应力来提高互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)器件性能的浅沟槽隔离结构的形成方法。
背景技术
随着超大型集成电路尺寸微缩化的持续发展，电路元器件的尺寸越来越小且对其运行速度的要求越来越高，但直到目前为止，提高CMOS器件运行速度的方法都集中于减小其沟道长度以及栅介质层的厚度。然而，在小于100nm的沟道长度情况下，若器件尺寸进一步缩小就会受到物理极限以及设备成本的限制。随着集成电路工艺逐步进入40nm、32nm甚至是28nm时代，栅氧厚度和栅极长度的减小趋势都已经逐步放缓，微电子工业界开始寻找其它方式以继续提高CMOS器件性能。其中，提升载流子迁移率被视为提高CMOS器件性能较佳的替代方案之一。
应变硅作为一种通过不同的物理方法拉伸或是压缩硅晶格来达到提高CMOS晶体管载流子迁移率以至提高晶体管性能而不用减小晶体管面积的技术，其常用以提高沟道中电荷载流子的迁移率(NMOS器件中的电子迁移率和PMOS中的空穴迁移率)。通常应用外延生长SiGe源/漏或在栅上使用一个具有诱导应力的接触刻蚀停止层（Contact Etch StopLayer,简称CESL），以使该应力施加在通道区域上。当沉积接触刻蚀停止层（CESL）后，由于CESL与其底部材质层之间的晶格空间不匹配，因而形成一个应力，此应力具有平行于晶体管通道的应力分量以及平行于晶体管宽度的应力分量。研究显示，CESL在通道长度的方向诱导出拉伸的应力场，以改善NMOS的性能，而利用压缩应力改善PMOS的性能。所以，为了提高CMOS的整体性能，可以通过增加NMOS晶体管在通道长度方向的拉伸应力，或者提高PMOS晶体管在通道长度方向的压缩应力来实现。
目前，集成电路包括许多形成在半导体衬底上的晶体管，一般来说，晶体管是通过绝缘或隔离结构而彼此间隔开。现有技术中，用来形成隔离结构的工艺是浅沟槽隔离（Shallow Trench Isolation，简称STI）工艺，传统的STI工艺通常包括以下简化步骤：首先，在硅衬底上热生长或淀积氮化硅层；接下来，通过光刻和刻蚀选择性去除该氮化硅层和硅衬底，在该硅衬底中产生浅沟槽；最后向浅沟槽里填充绝缘层二氧化硅（SiO2）。但是，现有技术浅沟槽隔离结构中填充的隔离介质对沟道区产生的应力很小，基本对MOS管没起到作用，使得现有的STI工艺所形成的沟道张应力还不能满足对电子元器件尺寸的高速增长的需求。
因此，如何提供一种浅沟槽隔离结构的形成方法，提高沟道的应力，以提高硅的载流子迁移率，减小电阻和能耗并增大驱动电流和频率响应，进而提高器件的性能是目前业界亟需解决的问题之一。
发明内容
本发明的目的为，针对上述问题，提出了一种浅沟槽隔离结构的形成方法，通过于浅沟槽内填充应变材料以提高沟道应力，进而提高硅的载流子迁移率，减小电阻和能耗并增大驱动电流和频率响应，最终提高器件的性能。
为实现上述目的，本发明一种浅沟槽隔离结构的形成方法，包括如下步骤：
步骤S01，提供衬底，在所述衬底上依次形成有衬垫氧化层和刻蚀阻挡层；
步骤S02，刻蚀所述刻蚀阻挡层、衬垫氧化层和衬底，以形成位于所述衬底中的浅沟槽；
步骤S03，淀积应变材料以填充所述浅沟槽，并去除所述浅沟槽上端口附近的所述刻蚀阻挡层和衬垫氧化层，以暴露出所述浅沟槽上端口附近的衬底；
步骤S04，于上述所形成的层叠结构上注入氧气并进行退火处理，形成浅沟槽隔离结构。
在优选或可选的实施例中，所述刻蚀阻挡层的材料为氮化硅。
在优选或可选的实施例中，所述应变材料为应变锗硅。
在优选或可选的实施例中，所述应变锗硅是通过选择性外延工艺淀积以填充所述浅沟槽。
在优选或可选的实施例中，淀积所述应变锗硅的工艺温度是600℃～750℃，反应气体为二氯氢硅，锗烷和氢气。
在优选或可选的实施例中，所述应变锗硅中锗的浓度大于50%。
在优选或可选的实施例中，去除所述浅沟槽上端口附近的所述刻蚀阻挡层和衬垫氧化层是通过干法刻蚀实现的，其中，去除区域为3nm～5nm。
在优选或可选的实施例中，步骤S03还包括于所述刻蚀阻挡层上涂布一层光刻胶。
在优选或可选的实施例中，所述注入氧气是通过离子注入实现的，注入能量大于200Kev。
在优选或可选的实施例中，所述退火处理后形成位于所述衬底内并在所述浅沟槽侧壁外的隔离层二氧化硅，其中，退火温度为1000℃～1100℃，退火时间为25秒～40秒。
从上述技术方案可以看出，本发明一种浅沟槽隔离结构的形成方法，通过应变锗硅及其侧壁的二氧化硅作为应变隔离层填充浅沟槽，由于应变锗硅中锗的晶格常数大于硅，对MOS器件的沟道引入压应力，并根据应变锗硅中锗和硅之间4.1%的晶格差异，其大幅提高空穴和电子的迁移率，同时，由侧壁的二氧化硅层起到隔离作用；此外，本发明还与现有的体硅工艺相兼容，大大减少了改善工艺环境所带来的投资，降低了生产成本。为此，本发明在与现有工艺相兼容的基础上，在沟槽内填充应变材料以提高沟道应力，提高了CMOS器件的性能，大大减少了改善工艺环境所带来的投资，降低了生产成本。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1为本发明一实施例中浅沟槽隔离结构的形成方法的流程示意图；
图2～8为本发明一实施例中浅沟槽隔离结构的形成方法的结构示意图。
具体实施方式
体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本发明。
随着电路元件尺寸的持续缩小，为了提高器件的性能，除常规的应变方法外，本发明一种浅沟槽隔离结构的形成方法，采用应变绝缘材料填充到浅沟槽中，这种绝缘层对MOS沟道能够产生的拉伸或压缩的应力，进而提高硅的载流子迁移率，减小电阻和能耗并增大驱动电流和频率响应，最终提高器件的性能。
上述及其它技术特征和有益效果，将结合附图1-8对本发明一种浅沟槽隔离结构的形成方法的较佳实施例进行详细说明。
图1为本发明一实施例中浅沟槽隔离结构的形成方法的流程示意图。图2～8为本发明一实施例中浅沟槽隔离结构的形成方法的结构示意图。请参考图1及图2～图8，本发明一种浅沟槽隔离结构的形成方法，包括如下步骤：
步骤S01，提供衬底，在该衬底上依次形成有衬垫氧化层和刻蚀阻挡层。
请参阅图2，如图2所示，提供一半导体衬底100，在半导体衬底100上依次形成有衬垫氧化层101和刻蚀阻挡层102；其中，上述半导体衬底100的材料为单晶硅、多晶硅或非晶硅形成的硅材料，或是绝缘硅材料（Silicon On Insulator，简称SOI），还可以是其它半导体材料或其它结构，在此不再赘述。
衬垫氧化层101可以为二氧化硅（SiO2），衬垫氧化层101为后续刻蚀阻挡层102提供缓冲层，具体地说，衬垫氧化层101用于避免直接在衬底上生长刻蚀阻挡层102会产生位错的缺点，同时，衬垫氧化层101还可以作为后续刻蚀该刻蚀阻挡层102步骤中的刻蚀停止层；优选地，该刻蚀阻挡层102的形成工艺可以为现有的化学气相沉积工艺，进一步地，该刻蚀阻挡层102的材料为氮化硅。
步骤S02，刻蚀上述刻蚀阻挡层、衬垫氧化层和衬底，以形成位于该衬底中的浅沟槽。
请参阅图3和图4，如图3所示，具体来说，采用等离子体刻蚀工艺刻蚀上述的刻蚀阻挡层102和衬垫氧化层101至半导体衬底100的上表面，在该刻蚀阻挡层102和衬垫氧化层101中形成开口103以暴露出半导体衬底100，用以定义出在半导体衬底中形成浅沟槽的工艺窗口。
然后，如图4所示，同样采用现有的等离子刻蚀工艺，沿开口103刻蚀上述半导体衬底100，形成位于该半导体衬底100内的浅沟槽104。
步骤S03，沉积应变材料以填充上述浅沟槽，并去除该浅沟槽上端口附近的刻蚀阻挡层和衬垫氧化层，以暴露出该浅沟槽上端口附近的衬底。
请参阅图5和图6，具体来说，如图5所示，在上述半导体衬底100中的浅沟槽104内淀积应变材料，以填充该浅沟槽104。其中，该应变材料为应变锗硅（SiGe）105，因该应变锗硅（SiGe）中锗的晶格常数大于硅，在后续高温退火工艺中，能够在半导体衬底100的沟道中引入压应力，并根据应变锗硅（SiGe）中锗和硅之间4.1%的晶格差异，其能大幅提高空穴和电子的迁移率，进而能提高CMOS器件的性能。在本实施例中，该应变锗硅（SiGe）105是通过选择性外延工艺进行淀积以填充浅沟槽104，其中，淀积该应变锗硅（SiGe）105的工艺温度为600℃～750℃，较佳地，该工艺温度为700℃；反应气体二氯氢硅（DCS），锗烷（GeH4）和氢气（H2）的混合体；更近一步地，该应变锗硅（SiGe）105中的锗（Ge）浓度要大于50%，以便能更好的提高CMOS器件的性能。此外，上述锗硅（SiGe）层105的厚度根据沟槽104的深度来进行确定，以确保完全填满所述沟槽104，并使得该锗硅（SiGe）层105的上表面与上述开口103的底面相重合。
之后，如图6所示，去除上述填充有锗硅（SiGe）层105的浅沟槽104上端口附近区域的氮化硅层102，去除该氮化硅层102可以采用业界通用的干法刻蚀工艺进行去除，其中，去除区域应在3nm～5nm之间，更进一步地，上述去除氮化硅层102后还包括对相同区域的衬垫氧化层101的去除以暴露出浅沟槽104上端口外侧的半导体衬底100。
此外，在上述剩余氮化硅层102上涂布光刻胶106，其中，该光刻胶106的涂布工艺为采用业界通用的涂胶工艺。
步骤S04，于上述所形成的层叠结构上注入氧气并进行退火处理，形成浅沟槽隔离结构。
请参阅图7和图8，具体来说，如图7所示，于上述所形成的的层叠结构上注入氧气，具体地，该层叠结构为半导体衬底100，该半导体衬底100中填充有应变锗硅105的浅沟槽104，该浅沟槽104上端口外暴露出的3nm～5nm的半导体衬底100，以及依次覆盖于半导体衬底100上的衬垫氧化层101、氮化硅层102和光刻胶106。然后将上述层叠结构上通过离子注入工艺注入氧气，其中，注入的能量大于200Kev，使得上述暴露出的3nm～5nm的半导体衬底100（即硅衬底）注入氧气。
然后，去除上述层叠结构中的光刻胶106，进行退火处理，在该衬底100内形成位于该浅沟槽104侧壁的二氧化硅隔离层107，如图8所示；其中，上述二氧化硅隔离层107位于填充有应变锗硅的浅沟槽的外侧起到了隔离的作用，从而提高了浅沟槽隔离结构的隔离性能，避免漏电流的产生。在本实施中，上述退火工艺的退火温度为1000℃～1100℃，退火时间为25秒～40秒。
此外，在完成上述步骤之后，继续执行现有技术中形成CMOS器件的其它步骤，例如，形成CMOS器件的栅极、源极和漏极，以及在CMOS器件的源极和漏极以及栅极上形成金属硅化物，例如NiPt等、形成层间介质，接触孔的刻蚀以及执行铜后道工艺，上述工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不赘述。因此，本发明能与现有技术中的其他体硅工艺相兼容，大大减少了改善工艺环境所带来的投资，降低了生产成本。
综上所述，本发明一种浅沟槽隔离结构的形成方法，通过应变锗硅及其侧壁的二氧化硅作为应变隔离层填充浅沟槽，由于应变锗硅中锗的晶格常数大于硅，对MOS器件的沟道引入压应力，并根据应变锗硅中锗和硅之间4.1%的晶格差异，其大幅提高空穴和电子的迁移率，同时，由侧壁的二氧化硅层起到隔离作用；此外，本发明还与现有的体硅工艺相兼容，大大减少了改善工艺环境所带来的投资，降低了生产成本。为此，本发明在与现有工艺相兼容的基础上，在沟槽内填充应变材料以提高沟道应力，提高了CMOS器件的性能，大大减少了改善工艺环境所带来的投资，降低了生产成本。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括如下步骤：
步骤S01，提供衬底，在所述衬底上依次形成有衬垫氧化层和刻蚀阻挡层；
步骤S02，刻蚀所述刻蚀阻挡层、衬垫氧化层和衬底，以形成位于所述衬底中的浅沟槽；
步骤S03，淀积应变材料以填充所述浅沟槽，并去除所述浅沟槽上端口附近的所述刻蚀阻挡层和衬垫氧化层，以暴露出所述浅沟槽上端口附近的衬底；
步骤S04，于上述所形成的层叠结构上注入氧气并进行退火处理，形成浅沟槽隔离结构。
2.根据权利要求1所述一种浅沟槽隔离结构的形成方法，其特征在于，所述刻蚀阻挡层的材料为氮化硅。
3.根据权利要求1所述一种浅沟槽隔离结构的形成方法，其特征在于，所述应变材料为应变锗硅。
4.根据权利要求3所述一种浅沟槽隔离结构的形成方法，其特征在于，所述应变锗硅是通过选择性外延工艺淀积以填充所述浅沟槽。
5.根据权利要求4所述一种浅沟槽隔离结构的形成方法，其特征在于，淀积所述应变锗硅的工艺温度是600℃～750℃，反应气体为二氯氢硅，锗烷和氢气。
6.根据权利要求3所述一种浅沟槽隔离结构的形成方法，其特征在于，所述应变锗硅中锗的浓度大于50％。
7.根据权利要求1所述一种浅沟槽隔离结构的形成方法，其特征在于，去除所述浅沟槽上端口附近的所述刻蚀阻挡层和衬垫氧化层是通过干法刻蚀实现的，其中，去除区域的宽度为3nm～5nm。
8.根据权利要求1所述一种浅沟槽隔离结构的形成方法，其特征在于，步骤S03还包括于所述刻蚀阻挡层上涂布一层光刻胶。
9.根据权利要求1所述一种浅沟槽隔离结构的形成方法，其特征在于，所述注入氧气是通过离子注入实现的，注入能量大于200Kev。
10.根据权利要求1所述一种浅沟槽隔离结构的形成方法，其特征在于，所述退火处理后形成位于所述衬底内并在所述浅沟槽侧壁外的二氧化硅隔离层，其中，退火温度为1000℃～1100℃，退火时间为25秒～40秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310746926.0A CN103681457B (zh) | 2013-12-30 | 2013-12-30 | 浅沟槽隔离结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310746926.0A CN103681457B (zh) | 2013-12-30 | 2013-12-30 | 浅沟槽隔离结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681457A CN103681457A (zh) | 2014-03-26 |
| CN103681457B true CN103681457B (zh) | 2018-05-29 |
Family
ID=50318602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310746926.0A Expired - Fee Related CN103681457B (zh) | 2013-12-30 | 2013-12-30 | 浅沟槽隔离结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681457B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111290148A (zh) * | 2020-02-19 | 2020-06-16 | 联合微电子中心有限责任公司 | 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1437250A (zh) * | 2002-02-07 | 2003-08-20 | 夏普株式会社 | 用于生产cmos器件的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846720B2 (en) * | 2003-06-18 | 2005-01-25 | Agency For Science, Technology And Research | Method to reduce junction leakage current in strained silicon on silicon-germanium devices |
| US6955955B2 (en) * | 2003-12-29 | 2005-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI liner for SOI structure |
| TW200847328A (en) * | 2007-05-23 | 2008-12-01 | Promos Technologies Inc | Method for preparing a shallow trench isolation |
-
2013
- 2013-12-30 CN CN201310746926.0A patent/CN103681457B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1437250A (zh) * | 2002-02-07 | 2003-08-20 | 夏普株式会社 | 用于生产cmos器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681457A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9324836B2 (en) | Methods and apparatus for doped SiGe source/drain stressor deposition | |
| TWI689971B (zh) | 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分 | |
| US7494884B2 (en) | SiGe selective growth without a hard mask | |
| KR100844933B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| US10361201B2 (en) | Semiconductor structure and device formed using selective epitaxial process | |
| JP4890448B2 (ja) | 相異なるチャネル領域に相異なるよう調整された内在応力を有するエッチストップ層を形成することによって、相異なる機械的応力を生成するための技術 | |
| US7553717B2 (en) | Recess etch for epitaxial SiGe | |
| JP5671294B2 (ja) | 集積回路及びその製造方法 | |
| JP2007214481A (ja) | 半導体装置 | |
| US8343872B2 (en) | Method of forming strained structures with compound profiles in semiconductor devices | |
| TW201137985A (en) | Multi-gate semiconductor device with self-aligned epitaxial source and drain | |
| CN105719969B (zh) | 鳍式场效应管的形成方法 | |
| CN101621073A (zh) | 半导体器件及半导体器件的制造方法 | |
| US9564488B2 (en) | Strained isolation regions | |
| US20110127614A1 (en) | Reducing the series resistance in sophisticated transistors by embedding metal silicide contact regions reliably into highly doped semiconductor material | |
| US20100078735A1 (en) | Cmos device comprising nmos transistors and pmos transistors having increased strain-inducing sources and closely spaced metal silicide regions | |
| CN103730404B (zh) | 浅沟槽隔离的制造方法 | |
| CN106409679A (zh) | 具有掺杂的隔离绝缘层的鳍式场效应晶体管 | |
| JP5870478B2 (ja) | 半導体装置の製造方法 | |
| US20150235906A1 (en) | Methods for etching dielectric materials in the fabrication of integrated circuits | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| TWI596708B (zh) | Ｃｍｏｓ結構其製備方法 | |
| CN103681457B (zh) | 浅沟槽隔离结构的形成方法 | |
| CN104465377B (zh) | Pmos晶体管及其形成方法 | |
| CN103594374B (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180529 |