CN1936109A - 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 - Google Patents

外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 Download PDF

Info

Publication number
CN1936109A
CN1936109A CNA2006101543509A CN200610154350A CN1936109A CN 1936109 A CN1936109 A CN 1936109A CN A2006101543509 A CNA2006101543509 A CN A2006101543509A CN 200610154350 A CN200610154350 A CN 200610154350A CN 1936109 A CN1936109 A CN 1936109A
Authority
CN
China
Prior art keywords
silicon wafer
silicon
wafer
pedestal
under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101543509A
Other languages
English (en)
Other versions
CN100587128C (zh
Inventor
赖因哈德·绍尔
克里斯蒂安·哈格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1936109A publication Critical patent/CN1936109A/zh
Application granted granted Critical
Publication of CN100587128C publication Critical patent/CN100587128C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Abstract

本发明涉及用于制造外延涂覆的硅晶片的方法，其中提供许多至少在其正面上经过抛光的硅晶片，随后在外延反应器内均单独进行涂覆，这是通过以下步骤实施的，将所提供的硅晶片均放置在外延反应器内的基座上，在第一步骤中于氢气氛内实施预处理，以及在第二步骤中在将蚀刻介质加入氢气氛的情况下实施预处理，随后在其经抛光的正面上实施外延涂覆，并从外延反应器取出，随后均在至少1000℃的温度下在氢气氛中加热该基座，此外在实施外延涂覆一定次数之后，均对该基座实施蚀刻处理，并用硅短时间涂覆该基座。本发明还涉及包括一个正面及一个背面的硅晶片，其中至少正面经过抛光且其正面上涂覆了外延层，其特征在于，R3O－1毫米参数为－10纳米至+10纳米。

Description

外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
技术领域
本发明涉及外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法。
背景技术
外延涂覆的硅晶片适用于半导体工业，尤其适用于制造高度集成的电子元件，如微处理器或存储芯片。现代微电子技术对原材料(基板)在总体及局部平直度、边缘几何形状、厚度分布、单面基准的局部平直度(纳米布局)及无缺陷性方面具有很高的要求。
依照现有技术，硅晶片是按照以下加工顺序制造的：将硅单晶切割成晶片，使机械敏感边缘变圆，实施研磨步骤，如磨削或研磨，然后抛光。EP 547 894 A1描述了一种研磨法；专利申请EP 27253 A1及EP 580162 A1中请求保护磨削法。
最终平直度通常是通过最终抛光步骤现实的，在抛光之前任选借助蚀刻步骤除去干扰性的晶体层并去除杂质。例如DE 198 33 257 C1公开了一种合适的蚀刻法。传统单面加工的抛光法(“单面抛光”)通常导致平面平行度较差，而双面侵蚀的抛光法(“双面抛光”)可制得具有改进的平直度的硅晶片。
对于经抛光的硅晶片，还可尝试通过合适的加工步骤，如磨削、研磨及抛光，以达到所需的平直度。
另一方面，DE 199 38 340 C1描述了一种单晶硅晶片，其具有相同晶体取向的硅制成的单晶生长层，即所谓的外延层，随后在该层上制造电子元件。与同质均匀材料所制的硅晶片相比，该外延涂覆的硅晶片的优点例如是：双极性CMOS电路内的电荷逆转现象由元件短路(“闩锁”问题)，更低的缺陷密度(例如降低COP(“晶体原生颗粒”)的数量)以及不存在值得一提的氧含量而加以阻止(元件相关区域内的氧析出物可排除短路风险)。
依照现有技术，外延涂覆的硅晶片是由合适的中间产物通过去除材料的抛光-最终抛光-清洗-外延涂覆的加工顺序而制得的。
例如DE 100 25 871 A1公开了用于制造正面上具有沉积外延层的硅晶片的方法，该方法包括以下加工步骤：
(a)作为单独的抛光步骤的去除材料的抛光步骤；
(b)硅晶片的(亲水式)清洗及烘干；
(c)于外延反应器内，在950至1250℃下，预处理该硅晶片的正面；及
(d)在经预处理的硅晶片的正面上沉积外延层。
为保护硅晶片不被颗粒加载，通常于抛光后依照上述加工顺序中的步骤(b)对该硅晶片施加亲水性清洗。该亲水性清洗作用产生自然氧化物，该自然氧化物非常薄(取决于清洗及测量的类型，约为0.5至2纳米)。
于外延反应器内依照(c)，通常在氢气氛中，在预处理过程中将该自然氧化物去除。该预处理步骤是本领域技术人员所熟知的术语“H2烘烤”处理。
在第二步骤中，在实际沉积外延层之前同样作为预处理步骤，使该硅晶片正面的表面粗糙度降低并从待外延涂覆的硅晶片表面去除抛光缺陷。为此，将HCl加入该氢气氛中，从而用气态氯化氢(HCl)实施蚀刻处理。
除HCl以外，通常还添加硅烷源，如硅烷(SiH4)、二氯硅烷(SiH2Cl2)、三氯硅烷(TCS、SiHCl3)或四氯硅烷(SiCl4)至氢气氛中的量，使硅沉积量与硅去除量达到平衡。但这两个反应以足够高的反应速率进行，从而使表面上的硅移动，使表面光滑并去除表面上的缺陷。
以此方式实施预处理的硅晶片随后获得外延层。
现有技术中描述了外延反应器，它们尤其在半导体工业中用于在硅晶片上沉积外延层。
在所有涂覆或沉积步骤中，对一个或更多个硅晶片利用热源，优选利用上方及下方的热源，如灯或排灯，进行加热，随后曝露于由源气体(硅烷)、载体气体(如氢)及任选的掺杂气体(如二硼烷)组成的气体混合物中。
将外延反应器的沉积室内的例如由石墨、SiC或石英制成的基座用作硅晶片的支架。在沉积外延层期间，该硅晶片放置于该基座上或该基座的铣孔内，以确保加热均匀并保护其上通常不进行沉积的硅晶片背面不接触源气体。
依照现有技术，外延反应器的加工室被设计为用于一个或更多个硅晶片。
对于具有更大直径(大于或等于150毫米)的硅晶片，通常使用单晶片反应器，这是因为已知其具有优良的外延层厚度均匀性。层厚度的均匀性可通过不同的措施加以调节，例如通过改变气流(H2、SiHCl3)，通过安装及调节气体入口装置(注射器)，通过改变沉积温度或对基座进行修改。
在外延涂覆中，于硅晶片上实施一次或更多次外延沉积之后，通常对无基材的基座进行蚀刻处理，其中从基座及加工室的其他部件去除硅沉积物。例如用氯化氢(HCl)实施的蚀刻，在单晶片反应器的情况下通常在加工几个硅晶片之后(1至5次)已经实施，而在沉积薄的外延层时则在加工更多数量的硅晶片之后(10至20次)才部分地实施。
现有技术表明，部分外延涂覆的硅晶片在边缘区域内的局部平直度明显更差。若在4次外延沉积作用之后对基座实施蚀刻处理，则例如可观察到：一个于两次基座处理之间实施外延涂覆的硅晶片在边缘区域内的局部平直度明显更差，在此情况下，25％的外延涂覆的硅晶片无法满足局部平直度的要求。
此外，依照现有技术实施外延涂覆的硅晶片在边缘区域内的厚度发生非期望的减低(边缘下降“Edge Roll-off”)，这已发生在经抛光的晶片，其中该硅晶片通常实施凹面抛光，从而将该边缘下降现象至少限制在外部边缘区域。经凹面抛光的硅晶片中心较薄，厚度朝边缘方向减少，而仅边缘处的厚度下降。
通常通过说明一种或更多种边缘下降参数而使边缘几何形状量化，该参数通常与硅晶片的总厚度或与其正面和/或背面的边缘几何形状有关，并且可用于描述通常所观察到的硅晶片边缘区域内的厚度下降或该硅晶片同样在边缘区域内的正面和/或背面的平直度的特征。Jpn.J.Appl.Phys.Vol.38(1999)pp38-39描述了一种用于测量边缘下降现象的方法。
有关硅晶片厚度的边缘下降参数例如可利用KLA Tencor公司的形貌测量系统NanoPro NP1通过以下方式计算，从该晶片中心开始，首先计算硅晶片整体图(形貌，“晶片图”)的间隔1°的360个径向截面。通常将这些截面划分成4个扇形S2至S5(均为90°的扇形)，并且对每个扇形的所有90个径向截面加以平均。并且对从该晶片边缘R-5毫米至R-35毫米距离的范围计算出匹配三阶参考线(“最佳配合”)。最后，将边缘下降的四重对称性加以平均(通过平均所有径向厚度截面)，并例如对于从R-1毫米至该晶片边缘的距离通过求出经平均的径向截面与由回归确定的参考线之间的偏差而得出R3O-1毫米参数。通常还可确定对于距离硅晶片边缘3毫米的R3O-3毫米参数以及对于距离硅晶片边缘2毫米的R3O-2毫米参数以及可能的中间值。若该硅晶片具有边缘下降现象，则对应的R3O参数取负号。
选择性地，还可考虑每个扇形的平均径向截面(单迹)与参考线之间的偏差，从而求得每个扇形的下降值。但在本发明范畴内，总是考虑平均的边缘下降值。
对于根据现有技术实施抛光并随后实施外延涂覆的硅晶片而言，与该硅晶片厚度相关的R3O-1毫米边缘下降参数为100纳米或更高。例如，依照现有技术实施外延涂覆的硅晶片测得以下数值：R3O-3毫米为-42纳米，R3O-2毫米为-105纳米，而R3O-1毫米为-304纳米。
发明内容
所以，本发明的目的在于，提供一种用于外延涂覆硅晶片的方法，该方法一方面可实现更高的产率，另一方面可制得边缘下降低的外延涂覆的硅晶片。
本发明的目的是通过用于制造外延涂覆的硅晶片的方法实现的，其中提供许多至少在正面上经过抛光的硅晶片，并随后在外延反应器内均单独进行涂覆，这是通过以下步骤实施的，将所提供的硅晶片均放置在外延反应器内的基座上，在第一步骤中于氢气氛内实施预处理，以及在第二步骤中在将蚀刻介质加入氢气氛的情况下实施预处理，随后在其经抛光的正面上实施外延涂覆，并从外延反应器取出，随后均在至少1000℃的温度下在氢气氛中加热该基座，此外在实施外延涂覆一定次数之后，均对该基座实施蚀刻处理，并用硅短时间涂覆该基座。
在根据本发明的方法中，首先提供许多至少于其正面上经抛光的硅晶片。
为此，利用已知的切割方法，优选通过具有自由颗粒(“浆料”)或固定颗粒(金刚砂线)的线切割，将依照现有技术，优选通过Czochralski坩埚拉晶法制得的硅单晶切割成许多硅晶片。
此外，实施机械加工步骤，如顺序单面磨削法(SSG)、同时双面磨削法(DDG)或研磨。硅晶片的边缘包含任选存在的机械标记，如取向刻痕，或硅晶片边缘的基本上呈直线的削平(“平面”)，通常还进行加工(边缘圆化，“边缘-刻痕-研磨”)。
此外，还存在包括清洗及蚀刻步骤的化学处理步骤。
在实施磨削、清洗及蚀刻步骤之后，通过去除材料实施抛光使该硅晶片的表面平滑化。对于单面抛光(SSP)，于加工期间，用胶泥通过真空或利用粘接剂将硅晶片的背面固定在载体板上。对于双面抛光(DSP)，将硅晶片松散地嵌入锯齿状的薄圆盘中，并于覆盖着抛光布的上抛光盘和下抛光盘之间以“自由浮动”的方式同时抛光正面及背面。
随后，硅晶片的正面优选以不含光雾的方式，例如利用软抛光布借助于碱性抛光溶胶实施抛光；为获得至此步骤所制硅晶片的平直度，在此情况下去除材料的量相对较少，优选为0.05至1.5微米。文献中通常称此步骤为CMP抛光(“化学机械抛光”)。
在抛光之后，依照现有技术对硅晶片实施亲水性清洗及烘干。实施清洗作用可采用分批法，于洗浴内同时清洗许多硅晶片，或采用喷洒法等实施单晶片加工。
所提供的硅晶片优选为单晶硅晶片、SOI(“绝缘体上硅”)晶片、具有应变硅层(“应变硅”)的晶片或sSOI(“绝缘体上应变硅”)晶片。合适的制造SOI或sSOI晶片的方法，如SmartCut，以及制造具有应变硅层的晶片的方法在现有技术中是已知的。
在硅晶片实际外延涂覆之前，均对该硅晶片实施处理，其包括在氢气氛中处理该硅晶片并用蚀刻介质处理该硅晶片。
在氢气氛内实施的预处理优选在氢气流量为0至100slm(标准升/分钟)，特别优选为30至60标准升/分钟，处理时间优选为0至120秒(H2烘烤)。
通过在氢气氛中实施预处理的时间控制待实施外延涂覆的硅晶片的正面及背面上的自然氧化物的去除。
在氢气氛中实施预处理之后，用蚀刻介质进行处理。优选使用氯化氢作为蚀刻介质，氯化氢加入氢气氛的量优选为5至20体积％，从而使蚀刻处理期间的材料去除速率为0.01至0.2微米/分钟(HCl蚀刻)。
在此情况下，氢气流量优选为0至100slm，特别优选为30至60slm。
添加氯化氢的预处理优选实施0至120秒。
以后生长的外延层的高度由用蚀刻介质实施预处理的时间加以调节。
由于在硅晶片背面上，某个位置上的硅被蚀刻且另一个位置上沉积硅，所以蚀刻处理额外引起待实施外延涂覆的硅晶片背面上质量迁移。
若该硅晶片的初始几何形状在抛光后具有边缘下降，则可通过选择合适的蚀刻介质处理时间，使得在硅晶片的背面上的涂覆高度至少部分地补偿该边缘下降，并且在硅晶片背面上通过用氢实施预处理以去除自然氧化物的位置恰到好处。这是在硅晶片上实际沉积外延层之前实施的。例如若硅晶片在距边缘2毫米处的边缘下降为120纳米，通过流量为60slm的H2烘烤预处理120秒以及H2流量为50slm的HCl蚀刻处理120秒，于硅晶片背面上距离边缘2毫米处涂覆升高120纳米，这实际上完全补偿了该边缘下降R3O-2毫米。
因此，对于待实施外延涂覆的硅晶片而言，由于其实施了预处理，已经可以实现边缘区域内改善的局部平直度以及更小的边缘下降。
距离该待实施外延涂覆的硅晶片的边缘1毫米、2毫米及3毫米的R3O值优选是已知的，从而可以选择H2烘烤预处理及HCl预处理期间的时间及流量，使抛光后该硅晶片带来的下降优选于距离硅晶片边缘1毫米处至少部分地加以补偿。这会导致：在距离该硅晶片边缘2毫米及3毫米处，与原来的R2O及R3O值所需相比，在其背面上涂覆更高的硅层，即该R3O-2毫米参数及R3O-3毫米参数改变其符号，即在该位置上不产生下降现象，而是升高(Roll-up)现象。
此外，在外延反应器内实施预处理期间，还可优选将在R-1毫米处的边缘下降加以过度补偿，所以在R-1毫米处也产生升高现象而且R3O-1毫米变成正的。
在外延反应器对硅晶片实施预处理期间，优选地选择流量及处理时间，使得在R-1毫米处的下降最多为10纳米(以量表示)及升高现象同样为最高10纳米。所以，R3O-1毫米优选为至少-10纳米(下降)且最多+10纳米(升高)。
优选以适当的方式实施该预处理，使外延涂覆的硅晶片的R3O-1毫米为-5纳米及+5纳米之间。
在预处理步骤之后，于硅晶片经抛光的正面上沉积外延层。为此，将作为源气体的硅烷源加入作为载体气体的氢气中。取决于所用的硅烷源，在900至1200℃的温度下沉积外延层。
在1050至1150℃的沉积温度下，优选使用三氯硅烷(TCS)作为硅烷源。
沉积的外延层的厚度优选为0.5至5微米。
在将外延涂覆的硅晶片从基座上取下后，在至少1000℃，优选至少1100℃的温度下加热该基座。
依照本发明，在每次对硅晶片实施外延涂覆及随后将该外延涂覆的硅晶片从加工室移出之后，加热该基座。
在氢气氛中对该基座进行加热，即H2烘烤步骤。
在加热该基座到至少1000℃的温度之后，优选保持在该温度下5至15秒。
代替在氢气氛中的烘烤步骤，可在可比较的温度下用硅涂覆该基座。但在本发明的范畴内这不是优选的。
在该外延反应器内，对硅晶片实施外延涂覆一定次数，优选3至6次之后，用蚀刻介质处理该基座，同时不把基材放置在该基座上。
优选使用HCl作为蚀刻介质。
基座蚀刻之后，优选用硅对该基座实施短时间的涂覆。涂覆时间优选为10至60秒。在此情况下，沉积在该基座上的层厚度优选为0.5至2微米。
对于所有待实施外延涂覆的硅晶片而言，为了在预处理之后使具有同样的条件，需要短时间加热该基座至1000℃以上。
在现有技术中发现，第一个在基座蚀刻处理之后的外延涂覆硅晶片在边缘区域内的局部平直度总是较差。这与基座蚀刻处理之后该基座表面的氢达到饱和有关。若现在将待实施外延涂覆的硅晶片放置在氢达到饱和的基座表面上，则在氢气氛中实施预处理期间，氢可能在基座与硅晶片之间向内朝该硅晶片中心方向进行扩散，并除去那里的自然氧化物。随后在对该硅晶片实施外延涂覆期间，硅可在背面被蚀刻的位置上，尤其是该硅晶片的边缘区域内生长，但或者该硅晶片的背面上会发生质量迁移现象。
但在预处理期间，部分氧从自然氧化物层迁移至该基座表面上。这意谓着在对第一个硅晶片实施外延涂覆随后蚀刻处理该基座之后，该基座表面上富含氧，即该基座表面具有亲水性。这导致待在氢气氛中进行加工的下一个硅晶片的预处理期间，因为基座表面上过剩的氧与扩散进入的氢发生反应，从而阻止氢深度透入基座与硅晶片之间。这还意谓着硅晶片背面上的自然氧化物很少被蚀刻掉或者不被蚀刻掉。因此，硅不能在待实施外延涂覆的硅晶片背面上生长。
这表明在基座蚀刻处理之后，第一个与第二个经外延涂覆的硅晶片之间在边缘区域内的局部平直度发生改变。因此，清楚的是在四次外延涂覆之后对该基座实施一次蚀刻处理时，4个经外延涂覆的硅晶片中的一个在其边缘区域内具有显着不同的局部平直度值。
但在根据本发明的方法中，所有待实施外延涂覆的硅晶片在预处理期间的条件均相同。
这可在每次外延涂覆之后通过加热基座而实现。因为每次外延涂覆之后加热该基座具有与每次对硅晶片实施外延涂覆之前用HCl处理该基座的相同效果。这意谓着于氢气氛中实施预处理期间，氢更容易在基座与硅晶片之间透过并将该硅晶片背面上的自然氧化物蚀刻掉。
然而，在氢气氛中对硅晶片实施预处理期间，正面上的氧化物相对快速并且均匀地在整个区域上分解，为此例如在1150℃的温度下进行处理20秒已经足够，该硅晶片背面上的氧化物并未被均匀地去除，这是因为主要用于去除自然氧化物的氢必须预先在硅晶片与基座之间扩散。在硅晶片正面上的氧化物被完全去除的同时，其中相对快速地去除材料，通过适当地选择氢气流量及处理时间调节该硅晶片背面上的自然氧化物的预期去除量。
随后用蚀刻介质，优选用氯化氢，对该硅晶片实施预处理期间，该硅晶片背面上发生质量迁移。在硅晶片背面上(或正面上)的特定位置上蚀刻掉硅，并从用硅涂覆的基座蚀刻掉硅，而硅沉积在该硅晶片背面上的边缘区域内去除了无自然氧化物的位置上。硅无法沉积在硅晶片背面上仍然具有自然氧化物的区域内。
所以，在氢气氛中以及添加蚀刻介质至氢气氛中的情况下实施预处理期间并且在实际外延沉积之前，利用根据本发明的方法可在该硅晶片背面上涂覆硅材料形式的升高，这至少部分地补偿了待实施外延涂覆的硅晶片所带来的边缘下降现象。该硅晶片背面上涂覆的高度及范围可通过适当地选择气体流量及处理时间而加以调节。
本发明方法的特别优点在于：由于对该基座实施了短时间的加热，预处理期间的条件对所有的硅晶片均是相同的。因此，除了改善外延涂覆的硅晶片边缘区域内的局部几何形状以及通过最优化的预处理步骤补偿边缘下降现象之外，根据本发明的方法还可提高产率。与在每次外延沉积之后用蚀刻介质处理该基座而具有基本上相同的效果的情况相比，该方法在时间方面为中性，这是因为在处理步骤中(例如在准备下一个待实施外延涂覆的硅晶片期间)实施，所以成本低廉。
此外还表明，利用本发明方法可制造包括一个正面及一个背面的硅晶片，其中至少正面经过抛光且其正面上涂覆了外延层，其特征在于：R3O-1毫米参数为-10纳米至+10纳米，这对应于由厚度测量测定的平均截面与由回归确定的参考线在距离该硅晶片边缘1毫米处测得的偏差。
在根据本发明的方法中，通过最优化的预处理步骤，即针对性地调节了处理时间及气体流量，从而有针对性地使硅材料沉积在该硅晶片的背面上，并在实际沉积外延层之前，使该硅晶片具有改进的边缘几何形状。
该经外延涂覆的硅晶片的R3O-1毫米参数优选为-5纳米至+5纳米。
该非常低的R3O-1毫米边缘下降参数意味着对现有技术中外延涂覆的硅晶片进行了具有重要意义的改进。
目前，进行了许多的努力，为将用于外延涂覆的基材的边缘下降现象最小化，其中通常凹面抛光具有一些可能性，边缘下降现象至少在外边缘区域受限制。目前通过随后的外延涂覆无法进一步改进，尤其是当外延层的层厚度规则性的严格规范不允许以补偿边缘下降现象的方式沉积外延层。所以，在本发明公开之前，所有已知的外延涂覆的硅晶片的边缘下降值均不合格。现在，本发明首次提供其边缘下降现象可满足下一代技术的电子元件对起始原料的要求的经外延涂覆的硅晶片。
根据本发明的硅晶片优选为单晶硅晶片、SOI晶片、具有应变硅层的晶片或至少在其正面上具有外延层的sSOI晶片。
附图说明
图1所示为经抛光的硅晶片的厚度的线扫描。
图2所示为该经抛光的硅晶片的厚度在边缘区域内的线扫描。
图3所示为在该硅晶片上沉积的外延层的厚度的线扫描。
图4所示为边缘区域内的外延层的厚度。
图5所示为外延涂覆的硅晶片的厚度的线扫描。
图6所示为该外延涂覆的硅晶片在边缘区域内的厚度。
图7所示为未实施H2烘烤，而用HCl以不同的时间进行处理的硅晶片上的外延沉积层厚度的线扫描。
图8所示为用HCl以不同的时间进行处理并且均实施H2烘烤处理20秒的硅晶片上的外延沉积层厚度的线扫描。
图9所示为用HCl以不同的时间进行处理并且实施H2烘烤处理60或120秒的硅晶片上的外延沉积层厚度的线扫描。
具体实施方式
实施例：
在预处理/外延涂覆之前，测量凹面抛光的硅晶片的初始几何形状得到以下R3O值：R3O-1毫米为-120纳米，R3O-2毫米为-50纳米而R3O-3毫米为-30纳米。
依照本发明对该凹面抛光的硅晶片实施外延涂覆，其中选择以下加工参数：将无基材的基座加热至1100℃；以H2流量为60slm实施H2烘烤预处理，处理时间为20秒；以H2流量为50slm实施HCl蚀刻处理，处理时间为60秒；利用TCS在1120℃的沉积温度下以TCS流量为17slm实施外延沉积作用，沉积时间为63秒。
对于依照本发明实施外延涂覆的硅晶片而言，R3O-1毫米边缘下降参数获得明显改进的数值-7纳米。在距离边缘2毫米或3毫米处，所有径向截面的平均曲线位于参考线的上方。R3O-3毫米值位于+21纳米处，而R3O-2毫米值位于+30纳米处。此处发生升高现象。
通过预处理步骤，在R-1毫米约为110纳米，R-2毫米约为80纳米，而R-3毫米约为50纳米的情况下，硅沉积在该硅晶片的背面上。
通过增加HCl蚀刻处理时间至100秒，可进一步提高硅晶片背面上的沉积量。由此，可过度补偿R-1毫米处的初始边缘下降-120纳米，并在R-1毫米处例如升高+10纳米。
通过HCl处理约90秒并保持所有其他加工参数不变，可将1毫米处的下降现象完全补偿。在此情况下，R3O-1毫米等于0。
表明：利用最优化的H2烘烤处理及HCl预处理步骤，外延涂覆的硅晶片的R3O-1毫米参数可被设定在-10纳米与+10纳米之间的任意值。还表明：借助于根据本发明的方法，可完全补偿边缘下降现象及调节小幅升高现象。
下面参考图1至9阐述本发明。
图1所示为直径为300毫米、经抛光的硅晶片的厚度对其半径的线扫描。在边缘区域内，厚度明显下降。此处以2毫米的边缘去除部分为基准。
图2所示为该经抛光的硅晶片的厚度的线扫描，局限于约30毫米的边缘区域。表明从距离硅晶片边缘-3毫米处(测量点147)至-2毫米处(测量点148)的下降现象约为0.02微米。
图3所示为该在经抛光的硅晶片上涂覆层的厚度的线扫描，其包括边缘去除部分的硅晶片整个直径。在此情况下，考虑预处理期间在背面上涂敷的层。为此，通过在外延涂覆的起始晶片与经抛光的起始晶片之间形成的厚度差测定该测量值。可以看出，在边缘区域内沉积的层比朝向晶片中心更厚。
这在图4中更加清楚，该附图所示为边缘区域内外延层的厚度。在测量点147(距边缘-3毫米)与148(-2毫米)之间的厚度差约为0.02微米，即对应于外延沉积作用之前该经抛光的硅晶片所带来的边缘下降现象。所以，初始几何形状中的厚度下降是通过外延层直至R-2毫米边缘区域内加以补偿。
使用以下加工参数：将无基材的基座加热至1100℃；以H2流量为60slm实施H2烘烤预处理，处理时间为20秒；以H2流量为50slm实施HCl蚀刻处理，处理时间为40秒；利用TCS在1120℃的沉积温度下以TCS流量为17slm实施外延沉积作用，沉积时间为63秒。
最后，图5所示为该外延涂覆的硅晶片的厚度的线扫描。在边缘去除部分为2毫米的情况下，不再出现边缘下降现象。这已通过该外延层完全补偿。
图6所示为该外延涂覆的硅晶片在约30毫米的边缘区域内的厚度。该外延涂覆的硅晶片的边缘几何形状明显改善。在2毫米的边缘去除部分的情况下，不存在下降现象。
图7所示为：以4个不同的HCl预处理时间，硅晶片背面上的边缘区域内涂覆的外延层的线扫描。均不在氢气氛中(烘烤)实施预处理。发现通过改变蚀刻处理时间，可针对性地在距离该硅晶片边缘2毫米处涂覆10至80纳米厚的层。发现采用更长的蚀刻处理时间时，还可在更内部沉积外延层，这与通过更长时间的蚀刻作用而蚀刻掉背面上更内部的氧化物的情况有关。均利用TCS在1120℃的沉积温度下以TCS流量为17slm的情况下实施外延沉积63秒。H2流量均为50slm。将无基材的基座预先加热至1100℃。
图8所示为：以7个不同的HCl预处理时间，在硅晶片背面上涂覆外延层的厚度的线扫描。在氢气氛中实施预处理(烘烤)20秒。发现通过从0至120秒改变蚀刻处理时间，可针对性地在距离边缘2毫米处涂覆厚度为10至110纳米的层。发现采用更长的蚀刻处理时间时，还可在更内部沉积外延层，这与通过更长时间的蚀刻作用而蚀刻掉背面上更内部的氧化物的情况有关。均利用TCS在1120℃的沉积温度下以TCS流量为17slm的情况下实施外延沉积63秒。H2预处理期间的H2流量均为60slm，而在HCl处理期间为50slm。将无基材的基座预先加热至1100℃。
图9所示：以5个不同的HCl预处理时间，在硅晶片的背面上涂覆外延层的厚度的线扫描。均在氢气氛中实施预处理(烘烤)60或120秒。发现通过改变蚀刻处理时间，可针对性地在该硅晶片背面上的边缘区域内涂覆厚度为30至120纳米的层。采用更长的蚀刻处理时间时，还可在更内部沉积外延层，这与通过更长时间的蚀刻作用而蚀刻掉背面上更内部的氧化物的情况有关。因此，均实施H2烘烤处理及HCl处理120秒的情况下，实施沉积作用直至距离边缘13毫米的区域内(测量点137毫米)。均利用TCS在1120℃的沉积温度下以TCS流量为17slm的情况下实施外延沉积63秒。H2预处理期间的H2流量均为60slm，而HCl处理期间的H2流量为50slm。将无基材的基座预先加热至1100℃。

Claims (14)

1、用于制造外延涂覆的硅晶片的方法，其中提供许多至少在其正面上经过抛光的硅晶片，随后在外延反应器内均单独进行涂覆，这是通过以下步骤实施的，将所提供的硅晶片均放置在外延反应器内的基座上，在第一步骤中于氢气氛内实施预处理，以及在第二步骤中在将蚀刻介质加入氢气氛的情况下实施预处理，随后在其经抛光的正面上实施外延涂覆，并从外延反应器取出，随后均在至少1000℃的温度下在氢气氛中加热该基座，此外在实施外延涂覆一定次数之后，均对该基座实施蚀刻处理，并用硅短时间涂覆该基座。
2、根据权利要求1所述的方法，其中在氢气流量为0至100标准升/分钟的情况下，于氢气氛中进行处理0至120秒。
3、根据权利要求2所述的方法，其中在氢气流量为30至60标准升/分钟的情况下，于氢气氛中进行处理。
4、根据权利要求1至3之一所述的方法，其中在添加蚀刻介质至氢气氛中的情况下，于氢气流量为0至100标准升/分钟下进行预处理0至120秒。
5、根据权利要求4所述的方法，其中在添加蚀刻介质至氢气氛中的情况下，于氢气流量为30至60标准升/分钟下进行预处理。
6、根据权利要求1至5之一所述的方法，其中在至少1100℃的温度下加热所述基座。
7、根据权利要求1至6之一所述的方法，其中在一定的温度下加热所述基座之后，在该温度下保持5至15秒。
8、根据权利要求1至7之一所述的方法，其中在外延涂覆期间使用三氯硅烷作为源气体，而沉积温度为1050至1150℃。
9、根据权利要求1至8之一所述的方法，其中在处理所述基座时以及预处理所述硅晶片时，使用氯化氢作为蚀刻介质。
10、根据权利要求1至9之一所述的方法，其中所提供的硅晶片是单晶硅晶片、SOI晶片、具有应变硅层的晶片或sSOI晶片。
11、硅晶片，其包括一个正面及一个背面，其中至少正面经过抛光且其正面上涂覆了外延层，其特征在于，R3O-1毫米参数为-10纳米至+10纳米，这对应于由厚度测量确定的平均截面与由回归确定的参考线在距离该硅晶片边缘1毫米处测得的偏差。
12、根据权利要求11所述的硅晶片，其特征在于，R3O-1毫米参数为-5纳米至+5纳米。
13、根据权利要求11或12所述的硅晶片，其中所涂覆的外延层的厚度为0.5至5微米。
14、根据权利要求11至13之一所述的硅晶片，其中所提供的硅晶片是单晶硅晶片、SOI晶片、具有应变硅层的晶片或经外延涂覆的sSOI晶片。
CN200610154350A 2005-09-22 2006-09-22 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 Active CN100587128C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005045338.4 2005-09-22
DE102005045338A DE102005045338B4 (de) 2005-09-22 2005-09-22 Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben

Publications (2)

Publication Number Publication Date
CN1936109A true CN1936109A (zh) 2007-03-28
CN100587128C CN100587128C (zh) 2010-02-03

Family

ID=37852462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610154350A Active CN100587128C (zh) 2005-09-22 2006-09-22 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法

Country Status (7)

Country Link
US (1) US7922813B2 (zh)
JP (1) JP4589283B2 (zh)
KR (2) KR100829878B1 (zh)
CN (1) CN100587128C (zh)
DE (1) DE102005045338B4 (zh)
SG (1) SG131053A1 (zh)
TW (1) TWI296129B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620985B (zh) * 2008-07-02 2011-05-11 联华电子股份有限公司 晶边蚀刻设备及其相关的晶片平坦化方法
CN102174692A (zh) * 2008-05-09 2011-09-07 硅电子股份公司 用于制造外延半导体晶片的方法
CN103177962A (zh) * 2011-12-20 2013-06-26 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN107438676A (zh) * 2015-03-30 2017-12-05 硅电子股份公司 用于涂覆半导体晶圆的方法
CN108447772A (zh) * 2018-03-23 2018-08-24 南京国盛电子有限公司 一种coolmos用硅外延片的制造方法
CN108474133A (zh) * 2015-12-17 2018-08-31 硅电子股份公司 外延涂布半导体晶片的方法和半导体晶片
CN110383425A (zh) * 2016-12-26 2019-10-25 胜高股份有限公司 外延硅晶片的制造方法
CN112201568A (zh) * 2020-10-28 2021-01-08 西安奕斯伟硅片技术有限公司 一种用于硅片的外延生长的方法和设备
CN115537918A (zh) * 2022-10-10 2022-12-30 中环领先半导体材料有限公司 一种改善111衬底外延表面粗糙度的工艺方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142818A2 (en) 2006-05-17 2007-12-13 Stryker Corporation Use of a soluble morphogenic protein complex for treating cartilage defects
US20090214843A1 (en) * 2008-02-26 2009-08-27 Siltronic Corporation Controlled edge resistivity in a silicon wafer
US20090215202A1 (en) * 2008-02-26 2009-08-27 Siltronic Corporation Controlled edge resistivity in a silicon wafer
DE102008026784A1 (de) 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
DE102009004557B4 (de) * 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009010556B4 (de) * 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009011622B4 (de) 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009022224B4 (de) 2009-05-20 2012-09-13 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP5444874B2 (ja) * 2009-06-23 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハの製造方法
JP5267361B2 (ja) * 2009-07-03 2013-08-21 株式会社Ｓｕｍｃｏ エピタキシャル成長方法
JP5206613B2 (ja) * 2009-07-17 2013-06-12 株式会社Ｓｕｍｃｏ エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP5521561B2 (ja) 2010-01-12 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2012059889A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及びウェーハ載置用サセプタ
JP2013105924A (ja) * 2011-11-15 2013-05-30 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP6477210B2 (ja) 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
KR101862158B1 (ko) * 2017-02-08 2018-05-29 에스케이실트론 주식회사 에피텍셜 웨이퍼의 제조 방법
US10446393B2 (en) * 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057939A (en) * 1975-12-05 1977-11-15 International Business Machines Corporation Silicon wafer polishing
JP2656029B2 (ja) * 1986-10-16 1997-09-24 松下電器産業株式会社 結晶成長装置
DE3771857D1 (de) 1986-12-08 1991-09-05 Sumitomo Electric Industries Flaechenschleifmaschine.
JPH0615565A (ja) 1991-12-18 1994-01-25 Shin Etsu Handotai Co Ltd ウエーハ自動ラッピング装置
JP3110555B2 (ja) * 1992-05-19 2000-11-20 クロリンエンジニアズ株式会社 イオン交換膜電解槽
DE4224395A1 (de) 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
JPH07240390A (ja) * 1994-02-28 1995-09-12 Fujitsu Ltd 半導体装置の製造方法
US6113702A (en) 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
JPH09199424A (ja) * 1996-01-17 1997-07-31 Hitachi Ltd エピタキシャル成長方法
JP3070660B2 (ja) * 1996-06-03 2000-07-31 日本電気株式会社 気体不純物の捕獲方法及び半導体製造装置
JPH11354525A (ja) * 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
DE19833257C1 (de) 1998-07-23 1999-09-30 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US20010001384A1 (en) * 1998-07-29 2001-05-24 Takeshi Arai Silicon epitaxial wafer and production method therefor
WO2000012787A1 (en) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
DE19938340C1 (de) 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
JP2001068420A (ja) * 1999-08-30 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハの製造方法
DE19960823B4 (de) * 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP4605876B2 (ja) * 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP2003163216A (ja) 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2003100855A (ja) * 2001-09-27 2003-04-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4656788B2 (ja) 2001-11-19 2011-03-23 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4465141B2 (ja) * 2002-01-25 2010-05-19 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP2003309707A (ja) 2002-04-16 2003-10-31 Canon Inc 画像読取装置
JP2003318109A (ja) 2002-04-22 2003-11-07 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP3885692B2 (ja) * 2002-08-28 2007-02-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US6905771B2 (en) * 2002-11-11 2005-06-14 Sumitomo Mitsubishi Silicon Corporation Silicon wafer
JP4708697B2 (ja) 2002-11-11 2011-06-22 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
JP2004165489A (ja) 2002-11-14 2004-06-10 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
JP4419409B2 (ja) 2002-12-25 2010-02-24 住友電気工業株式会社 Ｃｖｄエピタキシャル成長方法
JP4097072B2 (ja) 2003-02-17 2008-06-04 ニッタ・ハース株式会社 研磨部材
JP2004335528A (ja) 2003-04-30 2004-11-25 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP4292872B2 (ja) 2003-05-29 2009-07-08 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4215572B2 (ja) 2003-06-17 2009-01-28 富士電機ホールディングス株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
EP1643544A4 (en) * 2003-06-26 2009-07-01 Shinetsu Handotai Kk METHOD FOR MANUFACTURING EPITAXIAL SILICON WAFER AND EPITAXIAL SILICON WAFER
JP4423903B2 (ja) 2003-07-17 2010-03-03 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP4228914B2 (ja) 2003-12-26 2009-02-25 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102006055038B4 (de) * 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102174692A (zh) * 2008-05-09 2011-09-07 硅电子股份公司 用于制造外延半导体晶片的方法
US9240316B2 (en) 2008-05-09 2016-01-19 Siltronic Ag Method for producing an epitaxially coated semiconductor wafer
CN102174692B (zh) * 2008-05-09 2016-03-09 硅电子股份公司 用于制造外延半导体晶片的方法
CN101620985B (zh) * 2008-07-02 2011-05-11 联华电子股份有限公司 晶边蚀刻设备及其相关的晶片平坦化方法
CN103177962A (zh) * 2011-12-20 2013-06-26 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN103177962B (zh) * 2011-12-20 2015-12-09 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN107438676A (zh) * 2015-03-30 2017-12-05 硅电子股份公司 用于涂覆半导体晶圆的方法
CN107438676B (zh) * 2015-03-30 2020-05-05 硅电子股份公司 用于涂覆半导体晶圆的方法
CN108474133A (zh) * 2015-12-17 2018-08-31 硅电子股份公司 外延涂布半导体晶片的方法和半导体晶片
CN108474133B (zh) * 2015-12-17 2022-01-14 硅电子股份公司 外延涂布半导体晶片的方法和半导体晶片
CN110383425A (zh) * 2016-12-26 2019-10-25 胜高股份有限公司 外延硅晶片的制造方法
CN110383425B (zh) * 2016-12-26 2022-10-04 胜高股份有限公司 外延硅晶片的制造方法
CN108447772A (zh) * 2018-03-23 2018-08-24 南京国盛电子有限公司 一种coolmos用硅外延片的制造方法
CN108447772B (zh) * 2018-03-23 2020-08-04 南京国盛电子有限公司 一种coolmos用硅外延片的制造方法
CN112201568A (zh) * 2020-10-28 2021-01-08 西安奕斯伟硅片技术有限公司 一种用于硅片的外延生长的方法和设备
CN115537918A (zh) * 2022-10-10 2022-12-30 中环领先半导体材料有限公司 一种改善111衬底外延表面粗糙度的工艺方法

Also Published As

Publication number Publication date
KR100829878B1 (ko) 2008-05-19
SG131053A1 (en) 2007-04-26
KR100828622B1 (ko) 2008-05-09
JP2007088469A (ja) 2007-04-05
TWI296129B (en) 2008-04-21
JP4589283B2 (ja) 2010-12-01
US7922813B2 (en) 2011-04-12
US20070062438A1 (en) 2007-03-22
TW200713425A (en) 2007-04-01
KR20080006525A (ko) 2008-01-16
DE102005045338A1 (de) 2007-04-05
DE102005045338B4 (de) 2009-04-02
KR20070033887A (ko) 2007-03-27
CN100587128C (zh) 2010-02-03

Similar Documents

Publication Publication Date Title
CN100587128C (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN1936110B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN1936111B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN101814428B (zh) 经外延涂覆的硅晶片的制造方法
CN101783288B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN101894743B (zh) 经外延涂覆的硅晶片的制造方法
KR20010107686A (ko) 에피택셜성장 반도체웨이퍼의 제조방법
JP2011009746A (ja) エピタキシャル被覆された半導体ウェハの製造方法
CN207362367U (zh) 外延涂覆的硅晶片
JP2009278035A (ja) エピタキシャルウエーハの製造方法
TW202022174A (zh) 用於製造磊晶塗覆的半導體晶圓的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant