CN107438676A - 用于涂覆半导体晶圆的方法 - Google Patents

用于涂覆半导体晶圆的方法 Download PDF

Info

Publication number
CN107438676A
CN107438676A CN201680019950.6A CN201680019950A CN107438676A CN 107438676 A CN107438676 A CN 107438676A CN 201680019950 A CN201680019950 A CN 201680019950A CN 107438676 A CN107438676 A CN 107438676A
Authority
CN
China
Prior art keywords
semiconductor crystal
crystal wafer
epitaxial reactor
cleaning process
etching gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680019950.6A
Other languages
English (en)
Other versions
CN107438676B (zh
Inventor
J·哈贝雷希特
C·哈格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN107438676A publication Critical patent/CN107438676A/zh
Application granted granted Critical
Publication of CN107438676B publication Critical patent/CN107438676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma & Fusion (AREA)

Abstract

本发明涉及一种在外延反应器(100)中用外延沉积层分别涂覆半导体晶圆(120)的方法，其中在涂覆过程中，至少一个半导体晶圆(120)被布置在相应的基座(110)上，并且用于涂覆该至少一个半导体晶圆(120)的第一沉积气体穿过该外延反应器(100)，并且其中相应地在多个涂覆过程之后进行清洁过程，其中第一蚀刻气体和随后的第二沉积气体穿过该外延反应器(100)，其中在两个相继的清洁过程之间进行至少一个中间清洁过程，其中在两个紧邻相继的涂覆过程之间，使第二蚀刻气体穿过外延反应器(100)，而没有沉积气体穿过外延反应器(100)。

Description

用于涂覆半导体晶圆的方法
技术领域
本发明涉及一种在外延反应器中用外延沉积层分别涂覆半导体晶圆的方法。
背景技术
外延涂覆的半导体晶圆，特别是硅晶圆适用于例如用于半导体工业，特别是用于制造高密度集成电子部件，例如微处理器或存储芯片。对于现代微电子学，起始材料(所谓的基底)对于全局和局部平面度、边缘几何形状、厚度分布、一侧参考局部平面度(所谓的纳米拓扑学)和无缺陷的严格要求是必需的。
为了在外延反应器中的半导体晶圆的外延涂层，沉积气体穿过外延反应器，从而能在半导体晶圆的表面上沉积外延材料。然而，除了在半导体晶圆上，材料也沉积在外延反应器内部。由于该原因，通常有必要从外延反应器中的表面周期性地去除在沉积期间以不受控制的方式已经积聚在这些表面上的这种残留物。
例如，DE 10 2010 006 725 A1公开了一种方法，在该方法中，在虚拟晶圆被布置在外延反应器的基座上的同时，在一定数量的涂覆的半导体晶圆之后在相应重复的清洁过程中，最初蚀刻气体穿过外延反应器，并且用于沉积硅的沉积气体被随后穿过外延反应器。
通过蚀刻气体，例如氯化氢，能去除先前涂覆过程的残余物，并且通过沉积气体能密封外延反应器的内部，例如为了防止杂质(从表面扩散进入外延层)到达随后将被涂覆的半导体晶圆。
然而，在半导体晶圆的涂覆期间，几何形状的变化仍然在单独的半导体晶圆之间发生。特别是在涂层的边缘区域，存在很大差异，这对涂覆的半导体晶圆的质量是有害的。例如，边缘区域因此可以不可用，或者可以仅可用于具有较低质量要求的应用。
例如，US 2009/0252942 A1公开了一种方法，在该方法中通过受控的设定用于沉积外延层的沉积气体的气体流动速率，来尝试以受控的方式涂覆半导体晶圆的边缘区域。
因此，期望提供避免或至少减小外延地涂覆的半导体晶圆的几何形状的变化的可能性。
发明内容
根据本发明，提出了一种用于涂覆具有专利权利要求1的特征的半导体晶圆的方法。本发明的有利构造是从属权利要求的和下面的描述的主题内容。
本发明的优点
提出了一种适合于在外延反应器中用外延沉积层分别涂覆半导体晶圆的方法。在该情况下，在涂覆过程中，至少一个半导体晶圆被布置在外延反应器中的相应基座上，并且用于涂覆至少一个半导体晶圆的第一沉积气体穿过外延反应器。相应地在多个涂覆过程之后-在去除涂覆的半导体晶圆之后-执行清洁过程，其中第一蚀刻气体，并且随后特别是相应地在虚拟晶圆被布置在相应基座上时，第二沉积气体穿过外延反应器。在该情况下，保护层被沉积在基座上，特别是在虚拟晶圆的支撑表面周围的区域中。保护层优选为从5至15μm厚，特别优选为大约10μm。虚拟晶圆优选由半导体晶圆的半导体材料或另一种材料构成。根据本发明，在两个相继的清洁过程之间，现在执行至少一个中间清洁过程，其中在两个紧接着的相继涂覆过程之间，第二蚀刻气体穿过外延反应器，而没有沉积气体穿过外延反应器。换句话说，至少一个中间清洁过程与清洁过程相当，但是没有沉积气体穿过。此外，在中间清洁过程期间蚀刻气体穿过的时间可能与清洁过程的时间不同，有时显著地不同，特别是下降。
在该情况下，已经发现涂覆的半导体晶圆的几何形状的变化，特别是在边缘区域，是由沉积气体的改变的热和/或流动条件引起的。在该情况下对于改变条件的原因在于在涂覆过程期间沉积的材料，特别是在基座上的半导体晶圆的支撑表面周围的区域中。对于要涂覆的每个新的半导体晶圆，半导体晶圆周围的区域中的沉积材料的厚度增加，而每个新布置的半导体晶圆总是相等的厚。通过至少一个中间清洁过程，现在能以限定的方式或优选甚至完全去除该有问题的材料，从而使得对于单独的涂覆过程的条件彼此相似。明确减少有问题的材料意在减少超过50％，特别是从超过70％至90％或者更多。以该方式，能显著地降低半导体晶圆的几何形状的变化。在该情况下，至少一个中间清洁过程优选地不用虚拟晶圆进行，因为于是能特别有效地清洁基座上的半导体晶圆的支撑表面周围的区域。
在该情况下，也有利的是，在每个清洁过程期间，虚拟晶圆被相应地布置在相应基座上，同时该第一蚀刻气体穿过。然后，当第二沉积气体随后穿过时，这些虚拟晶圆例如也可以保持布置在基座上。因此，能确保在清洁过程期间，就材料的去除和/或沉积而言，相应基座上的相应支撑表面保持尽可能不变，在涂覆过程期间半导体晶圆被相应地放置在相应支撑表面上。因此，能实现对于涂覆过程的最大限度的优化条件。
优选地，在两个相继的清洁过程之间，在每个涂覆过程之后进行中间清洁过程。以该方式，能为每个涂覆过程建立相同的起始条件，从而防止半导体晶圆的几何形状的变化或至少非常大的降低。在该情况下，应当注意，例如，中间清洁过程也可以仅在每两个或每三个涂覆过程之后进行，从而尽管可能接受半导体晶圆的几何形状的较小变化，仍然能实现待涂覆的半导体晶圆的较高生产量。
有利地，在至少一个中间清洁过程期间，第二蚀刻气体穿过外延反应器，从而由于前面的中间清洁过程而使通过在外延反应器中穿过沉积气体而沉积的材料被减少或优选去除。以该方式，在外延反应器中保持在清洁过程期间产生的保护层(优选地达到大约10μm)，并且仅在涂覆过程期间沉积的有问题的材料被减少或优选地去除。这可以有利地通过设定蚀刻气体的穿过的持续时间和/或通过设定蚀刻气体的气体流动速率来实现。在该情况下，该持续时间取决于中间清洁过程的频率，或自从最后的清洁或中间清洁过程的所涂覆的半导体晶圆的数量。在该情况下，气体流动速率特别意指体积流动速率，即每单位时间的气体体积，以每分钟标准升(slm)来表示。典型地，气体流动速率在5至30slm的范围内，持续时间在20至40s的范围内。
在该情况下，特别是，沉积在相应基座上的用于半导体晶圆的支撑表面周围的区域中的至少一种材料被减少或优选地去除，因为沉积在该区域中的材料主要改变沉积气体在半导体晶圆的边缘区域中的热和/或流动条件，这进而导致半导体晶圆的几何形状中的有问题的变化。在该情况下，用于半导体晶圆的支撑表面周围的区域能被理解为在用于半导体晶圆的支撑表面外的基座上的环形区域，例如具有高达10或20mm的径向范围。
当在涂覆过程期间，在至少一个半导体晶圆上相应地沉积在1和10μm之间，特别是在2和5μm之间的层，这是有利的。这些是对于半导体晶圆上的外延层的厚度的优选值。
优选地，清洁过程相应地在8至30个涂覆过程之后，特别是相应地在10至15个涂覆过程之后进行。如果不进行中间清洁过程，则这例如对应于外延反应器内的沉积材料的在30和70μm之间的平均厚度。可以根据所使用的外延反应器来选择清洁过程的频率，以便允许整个所有涂覆过程中的沉积气体的正确流动。在该情况下，应该注意的是，在相应基座上的半导体晶圆的支撑表面周围的区域中的减少和优选地去除沉积材料是中间清洁过程的主要目的。在这方面，如没有中间清洁过程的情况，类似量的材料可能被沉积在外部反应器的其它区域中。另一方面，由于大量的中间清洁过程，较短的清洁过程可以是可能的。
有利地，使用氯化氢作为第一蚀刻气体和/或作为第二蚀刻气体。以该方式，能特别有效地去除沉积在外延反应器内部的材料。蚀刻气体可以自己穿过外延反应器或与载气例如氢一起穿过。在该情况下，载气的体积流动速率优选从5至8slm。
硅晶圆被用作半导体晶圆是有利的，因为这是用于普通半导体应用的优选材料。有利地，三氯硅烷或硅化合物的另一种气体然后被用作第一沉积气体和/或用作第二沉积气体。
本发明的其它优点和结构可以在描述和所附图中找到。
应当理解，在不脱离本发明的范围的情况下，上述特征和下面将要解释的特征不仅能以相应地指示的组合、而且能以其它组合或单独地使用。
借助于附图中的示例性实施例来示意性地表示本发明，并且将在下面参照附图进行描述。
附图说明
图1示意性地示出了能执行根据本发明的方法的外延反应器。
图2示意性地示出了外延反应器的基座上的涂覆的半导体晶圆的细节。
图3在图中示出了对于一系列未被根据本发明方法涂覆的硅半导体晶圆在相应涂覆过程之前和之后的边缘滚降的差值Δ。
图4在图中示出了对于一系列根据本发明在优选实施例中方法涂覆的硅半导体晶圆在相应涂覆过程之前和之后的边缘滚降的差值Δ。
具体实施方式
图1通过实例和示意性的方式示出了横截面中的外延反应器100，利用该外延反应器100例如能执行根据本发明的方法。在外延反应器100的中间，有基座110，待被涂覆的半导体晶圆120(例如硅晶圆)能被布置(即放置)在该基座110上。取决于外延反应器的尺寸，例如，在该情况下，半导体晶圆可以具有达到450mm的直径。在该情况下，基座110具有中心凹陷部，从而半导体晶圆120例如仅在距离其边缘几毫米的区域中支撑在基座110上。
气体能穿过外延反应器100，在本实例中从外延反应器100的左手侧的开口到右手侧的开口，如两个箭头所示。借助于发热装置，例如在外延反应器100的上侧和下侧上的加热灯130，该加热灯中的一个提供有附图标记来举例，穿过外延反应器100的气体可以(如果需要的话)达到期望的温度。
为了涂覆半导体晶圆120，可选择的与氢混合的第一沉积气体例如三氯硅烷穿过外延反应器100。气体流动速率、其穿过的时间和温度在该情况下可以例如根据要被外延沉积在半导体晶圆120上的层的期望厚度而被调整。对于外延层通常所期望的厚度例如为4μm。典型地，对于这种层，对于大约100s的持续时间需要大约15slm的三氯硅烷的气体流动速率。此外，如图中所示，具有布置在其上的半导体晶圆120的基座110能围绕轴线旋转。以该方式，能实现外延层的均匀沉积。
对于另外的半导体晶圆重复该涂覆过程。在多个例如10至12个涂覆过程之后，每个在相应的半导体晶圆上具有4μm的外延层，材料同样沉积在外延反应器100内，总共例如约40至50μm。
为了清洁外延反应器100，即为了去除或至少减少不期望的材料，在例如10或12个涂覆过程之后，由此进行清洁过程，在该清洁过程期间，第一蚀刻气体，例如氯化氢，最初穿过外延反应器100。以该方式，外延反应器100内的不期望的材料能被去除或至少减少。利用持续时间和气体流动速率的适当调节，能完全去除该材料。
随后，在该清洁过程的范围内，并且在位于基座上的虚拟晶圆的存在下，还使第二沉积气体(例如三氯硅烷)穿过外延反应器100，以便将限定的材料(例如硅)层沉积在外延反应器100内。该层用于密封，以便防止扩散出外延反应器100内的表面的杂质进入随后将被涂覆的半导体晶圆上的外延层。为了获得这种用于密封、具有约10μm厚度的层，可以使三氯硅烷例如以29slm(每分钟标准升)的气体流动速率穿过外延反应器持续200秒的时间。当第二沉积气体穿过时，代替半导体晶圆120的虚拟晶圆被布置在基座110上，从而用于半导体晶圆的支撑表面保持没有沉积材料和形成保护层。可选择地，当第一蚀刻气体穿过时，也可以在基座110上布置虚拟晶圆。
图2示意性地示出了外延反应器100的基座110上的半导体晶圆120的细节。在半导体晶圆120上，存在外延沉积的层121。这里应当注意，这里所示的尺寸关于彼此的比率并非是真实比例的。
这里能看出外延层121在边缘处(图中左侧)其厚度减小。对于此的原因在于，在半导体晶圆的涂覆期间的沉积气体的流动条件，其在半导体晶圆的边缘处不同于例如在半导体晶圆的表面上方。此外，在半导体晶圆120的支撑表面周围的区域中，基座110上存在不期望的材料140。如已经提到的，在涂覆过程期间沉积该材料140。
然而，现在，对于每个涂覆过程，当在基座110上布置新的半导体晶圆120时，沉积的材料140的厚度随着每个涂覆过程而增加。材料140的该增加在图中用虚线表示。对于每个涂覆过程，这导致沉积气体的改进的温度场和改进的流动条件，特别是在半导体晶圆120的边缘区域中。因此，例如，更多的材料140导致外延层121的更大的边缘滚降，如虚线所示。
在根据本发明的方法的优选实施例中，在两个清洁过程之间，在每个涂覆过程之后，在中间清洁过程中第二蚀刻气体(例如氯化氢)现在穿过外延反应器100，从而在最后涂覆期间沉积的材料140被减少并优选再次被去除。在该情况下，无论虚拟晶圆还是半导体晶圆都没有被布置在基座110上。在该情况下需要注意的是，例如通过适当选择持续时间和气体流动速率，保留在之前清洁过程中施加的保护层，并且尽可能仅去除在最后涂覆过程期间沉积的材料。沉积气体在该情况下不会在涂覆下一个半导体晶圆之前穿过，如其在清洁过程期间那样。
以该方式，对于每个涂覆过程，在半导体晶圆的涂覆期间的起始情况是相同的。因此避免了或至少显著地减小了半导体晶圆的几何形状的变化，特别是在边缘区域。为了完整起见，还应该提及在最后涂覆过程之后的清洁过程之前，在逻辑上不需要中间清洁过程。
在图3中，在对于一系列n个相继涂覆过程的图中，在该情况下涂覆的半导体晶圆的为nm/mm2的边缘滚降Δ的差值被相对于涂覆过程的数量n作图(为nm/mm2的边缘滚降Δ的差值是以所谓的ZDD的差值的形式表示，ZDD是描述在该情况下涂覆的半导体晶圆的边缘区域的弯曲度的测量量)，在相继的涂覆过程之间没有已经执行的中间清洁过程。能看出在该情况下，从清洁过程后的第一涂覆过程(图中左侧)在该些涂覆过程上(图中右侧)边缘滚降减少并且因此具有显著的变化。
在图4中，在对于一系列n个相继涂覆过程的图中，在该情况下涂覆的半导体晶圆的为nm/mm2的边缘滚降Δ的差值被相对于涂覆过程的数量n作图(为nm/mm2的边缘滚降Δ的差值是以所谓的ZDD的差值的形式表示)，已经执行了根据本发明优选实施例中的方法的程序，如上面所述。能看出在该情况下，从清洁过程后的第一涂覆过程(图中左侧)在该些涂覆过程上(图中右侧)边缘滚降是相对恒定的，并且因此与如没有中间清洁过程的情况相比具有低得多的变化。

Claims (11)

1.一种用于在外延反应器(100)中用外延沉积层(121)分别涂覆半导体晶圆(120)的方法，
其中，在涂覆过程中，至少一个半导体晶圆(120)被布置在该外延反应器(100)中的相应基座(110)上，并且使用于涂覆该至少一个半导体晶圆(120)的第一沉积气体穿过该外延反应器(100)，
其中，相应地在多个涂覆过程之后，进行清洁过程，在该清洁过程中使第一蚀刻气体和随后的第二沉积气体穿过该外延反应器(100)，
其特征在于，在两个相继的清洁过程之间，进行至少一个中间清洁过程，其中在两个紧接相继的涂覆过程之间，使第二蚀刻气体穿过该外延反应器(100)，而没有沉积气体穿过该外延反应器(100)。
2.如权利要求1所述的方法，其中，在每个清洁过程期间，虚拟晶圆被相应地布置在该相应基座(110)上，同时使该第一蚀刻气体和/或该第二沉积气体穿过。
3.如权利要求1或2所述的方法，其中，在两个相继的清洁过程之间，在每个涂覆过程之后进行中间清洁过程。
4.如前述权利要求之一所述的方法，其中，在该至少一个中间清洁过程期间，使该第二蚀刻气体以这样的方式穿过该外延反应器(100)，即，已经由沉积气体在该外延反应器(100)内部的穿过而沉积的材料(140)由于先前的该中间清洁过程被减少或去除。
5.如权利要求4所述的方法，其中，沉积在该相应基座(110)上的用于半导体晶圆(120)的支撑表面周围的区域中的至少一种材料(140)被减少或去除。
6.如权利要求4或5所述的方法，其中通过设定该第二蚀刻气体穿过的持续时间和/或通过设定该第二蚀刻气体的气体流动速率来减少或去除沉积材料(140)。
7.如前述权利要求之一所述的方法，其中，在涂覆过程期间，在该至少一个半导体晶圆(120)上相应地沉积1和10μm之间，特别是2和5μm之间的层(121)。
8.如前述权利要求之一所述的方法，其中，该清洁过程相应地在8至30个涂覆过程之后进行，特别是相应地在10至15个涂覆过程之后进行。
9.如前述权利要求之一所述的方法，其中，氯化氢被用作该第一蚀刻气体和/或作为该第二蚀刻气体。
10.如前述权利要求之一所述的方法，其中，硅晶圆被用作该半导体晶圆(120)。
11.如权利要求9所述的方法，其中，三氯硅烷被用作该第一沉积气体和/或作为该第二沉积气体。
CN201680019950.6A 2015-03-30 2016-02-03 用于涂覆半导体晶圆的方法 Active CN107438676B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015205719.4A DE102015205719B4 (de) 2015-03-30 2015-03-30 Verfahren zum Beschichten von Halbleiterscheiben
DE102015205719.4 2015-03-30
PCT/EP2016/052227 WO2016155915A1 (de) 2015-03-30 2016-02-03 Verfahren zum beschichten von halbleiterscheiben

Publications (2)

Publication Number Publication Date
CN107438676A true CN107438676A (zh) 2017-12-05
CN107438676B CN107438676B (zh) 2020-05-05

Family

ID=55315402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680019950.6A Active CN107438676B (zh) 2015-03-30 2016-02-03 用于涂覆半导体晶圆的方法

Country Status (5)

Country Link
KR (1) KR102061955B1 (zh)
CN (1) CN107438676B (zh)
DE (1) DE102015205719B4 (zh)
TW (1) TWI597778B (zh)
WO (1) WO2016155915A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015225663A1 (de) 2015-12-17 2017-06-22 Siltronic Ag Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe
EP4074861A1 (de) * 2021-04-13 2022-10-19 Siltronic AG Verfahren zum herstellen von halbleiterscheiben mit aus der gasphase abgeschiedener epitaktischer schicht in einer abscheidekammer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952060A (en) * 1996-06-14 1999-09-14 Applied Materials, Inc. Use of carbon-based films in extending the lifetime of substrate processing system components
CN1936110A (zh) * 2005-09-22 2007-03-28 硅电子股份公司 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN1936109A (zh) * 2005-09-22 2007-03-28 硅电子股份公司 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN1936111A (zh) * 2005-09-22 2007-03-28 硅电子股份公司 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN101414551A (zh) * 2007-09-07 2009-04-22 应用材料股份有限公司 高密度等离子体工艺中蚀刻速率偏移的减小
CN102168304A (zh) * 2010-02-03 2011-08-31 硅电子股份公司 一种制造具有外延沉积层的由硅构成的半导体晶片的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061455B2 (ja) 1991-09-04 2000-07-10 株式会社東芝 気相成長装置及び気相成長装置内のクリーニング方法
US6291358B1 (en) 1999-10-15 2001-09-18 Micron Technology, Inc. Plasma deposition tool operating method
JP2004193396A (ja) 2002-12-12 2004-07-08 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
KR100520900B1 (ko) 2003-03-13 2005-10-12 주식회사 아이피에스 Ａｌｄ 박막증착방법
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7358194B2 (en) 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films
JP4899445B2 (ja) 2005-11-22 2012-03-21 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
US7867921B2 (en) * 2007-09-07 2011-01-11 Applied Materials, Inc. Reduction of etch-rate drift in HDP processes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952060A (en) * 1996-06-14 1999-09-14 Applied Materials, Inc. Use of carbon-based films in extending the lifetime of substrate processing system components
CN1936110A (zh) * 2005-09-22 2007-03-28 硅电子股份公司 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN1936109A (zh) * 2005-09-22 2007-03-28 硅电子股份公司 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN1936111A (zh) * 2005-09-22 2007-03-28 硅电子股份公司 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN101414551A (zh) * 2007-09-07 2009-04-22 应用材料股份有限公司 高密度等离子体工艺中蚀刻速率偏移的减小
CN102168304A (zh) * 2010-02-03 2011-08-31 硅电子股份公司 一种制造具有外延沉积层的由硅构成的半导体晶片的方法

Also Published As

Publication number Publication date
KR20170126505A (ko) 2017-11-17
CN107438676B (zh) 2020-05-05
TWI597778B (zh) 2017-09-01
KR102061955B1 (ko) 2020-01-02
WO2016155915A1 (de) 2016-10-06
TW201635372A (zh) 2016-10-01
DE102015205719B4 (de) 2022-08-18
DE102015205719A1 (de) 2016-10-06

Similar Documents

Publication Publication Date Title
CN1936110B (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
JP4948628B2 (ja) エピタキシャルに被覆されたシリコンウェハの製造方法
JP4589283B2 (ja) エピタキシャルシリコンウェハの製造方法
JP6697558B2 (ja) 半導体ウェハをエピタキシャル被覆するための方法
TWI420003B (zh) 經磊晶塗覆的矽晶圓的製造方法
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
JP2012033944A (ja) シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
CN107438676A (zh) 用于涂覆半导体晶圆的方法
US20080124901A1 (en) Method for maintaining semiconductor manufacturing apparatus, semiconductor manufacturing apparatus, and method for manufacturing semiconductor
TWI661075B (zh) 用於生產經塗覆的半導體晶圓的方法和裝置
JP6998839B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2010040574A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2013001999A (ja) 化学蒸着装置
TWI840780B (zh) 在沉積室中生產具有由氣相沉積的磊晶層的半導體晶圓的方法
CN110391177A (zh) 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法
KR20200096645A (ko) 접합 웨이퍼의 제조 방법, 접합 웨이퍼
JP5206613B2 (ja) エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置
US6596652B2 (en) Method of fabricating low dielectric constant film
TWI524469B (zh) 作爲銅接著促進劑及擴散阻障層之自組裝單層的臨場汽相沉積方法
TW202022174A (zh) 用於製造磊晶塗覆的半導體晶圓的方法
JPH06232054A (ja) サセプタの製造方法
TW202240023A (zh) 在沉積室中生產具有由氣相沉積的磊晶層的半導體晶圓的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant