TWI597778B - 半導體晶圓的塗覆方法 - Google Patents

半導體晶圓的塗覆方法 Download PDF

Info

Publication number
TWI597778B
TWI597778B TW105109679A TW105109679A TWI597778B TW I597778 B TWI597778 B TW I597778B TW 105109679 A TW105109679 A TW 105109679A TW 105109679 A TW105109679 A TW 105109679A TW I597778 B TWI597778 B TW I597778B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
cleaning process
epitaxial reactor
coating
gas
Prior art date
Application number
TW105109679A
Other languages
English (en)
Other versions
TW201635372A (zh
Inventor
約克 哈柏雀特
克利斯丁 哈格
Original Assignee
世創電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世創電子材料公司 filed Critical 世創電子材料公司
Publication of TW201635372A publication Critical patent/TW201635372A/zh
Application granted granted Critical
Publication of TWI597778B publication Critical patent/TWI597778B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma & Fusion (AREA)

Description

半導體晶圓的塗覆方法
本發明係關於一種在一磊晶反應器(epitaxy reactor)中將半導體晶圓相應地塗覆有一磊晶沉積層(epitaxially deposited layer)的方法。
被磊晶塗覆的半導體晶圓、尤其是矽晶圓係例如適合於在半導體工業中使用，尤其適合於製造高密度積體電子元件(high-density integrated electronic component)，例如製造微處理器(microprocessor)或記憶體晶片(memory chip)。對於現代微電子業而言，具有對全域及局部平整度(planarity)、邊緣幾何形狀、厚度分佈、一側參照的(one side referenced)局部平整度(所謂的奈米拓撲結構)有嚴格要求，且沒有缺陷的起始材料(即所謂的基材)是必需的。
為了在磊晶反應器中磊晶塗覆半導體晶圓，係將一沉積氣體通過磊晶反應器，使得磊晶材料可被沉積在半導體晶圓的表面上。然而，如同在半導體晶圓上，該材料也沉積在磊晶反應器內部。正因如此，通常有必要週期性地從磊晶反應器中的表面去除此種在沉積期間以非受控方式積聚在該等表面上的殘留 物。
例如，DE 10 2010 006 725 A1公開了一種方法，在該方法中，在一於特定數量的塗覆半導體晶圓之後相應重複的清潔過程中，同時將一仿真晶圓(dummy wafer)安置在一磊晶反應器的基座(susceptor)上，最初將一蝕刻氣體通過磊晶反應器，並且隨後將一用於沉積矽的沉積氣體通過磊晶反應器。
借助於例如氯化氫的蝕刻氣體，先前的沉積過程的殘留物可被去除，並且借助於沉積氣體，磊晶反應器的內部可被密封(sealed)，例如以便防止從表面擴散進入磊晶層的雜質到達隨後待塗覆的半導體晶圓。
然而，在塗覆半導體晶圓期間，無論如何在各個半導體晶圓之間會發生幾何形狀的變化。尤其是在塗覆的邊緣區域，有巨大差異，其對被塗覆的半導體晶圓的品質是有害的。例如，邊緣區域因此並非是可用的，或者僅僅對於具有較低品質要求的應用而言是可用的。
例如，US 2009/0252942 A1公開了一種方法，其中藉由對用於沉積磊晶層的沉積氣體的氣體流速進行受控的設定，嘗試以受控方式塗覆半導體晶圓的邊緣區域。
因此期望的是提供一種避免(或至少減少)在被磊晶塗覆的半導體晶圓的幾何形狀上發生改變的可能性。
根據本發明，提出一種具有以下說明之特徵的用於 塗覆半導體晶圓的方法。本發明之有利配置為以下說明的主題。
本發明係關於一種在一磊晶反應器(100)中將半導體晶圓(120)相應地塗覆有一磊晶沉積層(121)的方法，其中，在一塗覆過程中，將至少一個半導體晶圓(120)安置在一於磊晶反應器(100)中的相應基座(110)上，並且將一用於塗覆該至少一個半導體晶圓(120)的第一沉積氣體通過該磊晶反應器(100)，其中，相應地在多個塗覆過程之後，執行一清潔過程，在該清潔過程中係將一第一蝕刻氣體以及隨後的一第二沉積氣體通過該磊晶反應器(100)，其特徵在於，在兩個相繼的清潔過程之間，執行至少一個中間清潔過程(intermediate cleaning process)，其中，在兩個緊接相繼的塗覆過程之間，在沒有沉積氣體通過該磊晶反應器(100)的情況下，將一第二蝕刻氣體通過該磊晶反應器(100)。
在一較佳實施態樣中，在每個清潔過程期間，當通過該第一蝕刻氣體及/或該第二沉積氣體時，可將一仿真晶圓相應地安置在相應的基座上，且在兩個相繼的清潔過程之間，在每個塗覆過程之後可執行一中間清潔過程。
在另一較佳實施態樣中，在該至少一個中間清潔過程期間，可將該第二蝕刻氣體通過該磊晶反應器(100)，以使得在先前的中間清潔過程之後由沉積氣體通過該磊晶反應器(100)內部而沉積的材料(140)可被減少或去除，其中，在供相應基座(110)上之半導體晶圓(120)用的承載表面(bearing surface) 的周圍區域沉積的至少一種材料(140)可被減少或去除，且可藉由設定該第二蝕刻氣體通過的持續時間及/或可藉由設定該第二蝕刻氣體的氣體流速來減少或去除沉積的材料(140)。
在另一較佳實施態樣中，在一塗覆過程期間，一1至10微米、尤其是2至5微米的磊晶沉積層(121)可相應地沉積在該至少一個半導體晶圓(120)上，且相應地在8至30個塗覆過程之後、尤其是相應地在10至15個塗覆過程之後可執行該清潔過程。
在另一較佳實施態樣中，可使用氯化氫作為該第一蝕刻氣體及/或該第二蝕刻氣體，可使用矽晶圓作為半導體晶圓(120)，且可使用三氯矽烷(trichlorosilane)作為該第一沉積氣體及/或該第二沉積氣體。
本發明的優點
提出一種適合用於在一磊晶反應器中將半導體晶圓相應地塗覆有一磊晶沉積層的方法。在該情況下，在一塗覆過程中，將至少一個半導體晶圓安置在一於磊晶反應器中的相應基座上，並且將一用於塗覆至少一個半導體晶圓的第一沉積氣體通過磊晶反應器。相應地在多個塗覆過程之後，在去除一或多個被塗覆的半導體晶圓之後，執行一清潔過程，在清潔過程中將一第一蝕刻氣體以及隨後的(尤其是相應地在相應基座上安置一仿真晶圓時)一第二沉積氣體通過磊晶反應器。在該情況下，一保護層係在基座上、尤其是在仿真晶圓之承載表面周圍的區域中沉積。保護層厚度較佳為5至15微米，尤其佳為約10微米。仿真晶圓較佳 由半導體晶圓的半導體材料或其他材料構成。根據本發明，在兩個相繼的清潔過程之間，此刻執行至少一個中間清潔過程，其中在兩個緊接相繼的塗覆過程之間，在沒有沉積氣體通過磊晶反應器的情況下，將一第二蝕刻氣體通過磊晶反應器。換言之，至少一個中間清潔過程係相當於一個清潔過程，但是沒有沉積氣體通過。此外，在該中間清潔過程期間蝕刻氣體所通過的持續時間與清潔過程期間蝕刻氣體所通過的持續時間不同，有時會顯著不同，尤其是顯著下降。
在該情況下，已發現在被塗覆半導體晶圓的幾何形狀上的變化、尤其是在邊緣區域幾何形狀上的變化是藉由改變沉積氣體的熱條件及/或流動條件所引起。針對該情況下的改變條件的原因在於在塗覆過程期間沉積的材料、特別是在基座上半導體晶圓的承載表面的周圍區域中沉積的材料。隨著每個新的半導體晶圓被塗覆，在半導體晶圓周圍區域中的沉積材料的厚度增加，然而每個新安置的半導體晶圓總是相同厚的。借助於至少一個中間清潔過程，該有問題的材料現在能以限定方式減少，或較佳地甚至完全被去除，使得供各個塗覆過程用的條件係彼此類似。有問題材料的限定減少意指超過50%的減少、但尤其是從超過70%至90%或更多的減少。以此方式，在半導體晶圓幾何形狀上的變化可顯著地被減少。至少一個中間清潔過程在該情況下較佳在沒有仿真晶圓的情況下執行，因為在基座上半導體晶圓的承載表面周圍的區域能因此被尤其有效地清潔。
在該情況下還有利的是，在每個清潔過程期間，當通過第一蝕刻氣體時，係將一仿真晶圓相應地安置在相應基座上。當隨後通過第二沉積氣體時，可例如將該等仿真晶圓接著亦保持安置在基座上。因此可以在清潔過程期間確保在相應基座上的相應的承載表面(半導體晶圓係相應地在一塗覆過程期間放置在該承載表面上)在材料的去除及/或沉積方面係盡可能維持不變。因此可為塗覆過程實現最大化的理想條件。
較佳地，在兩個相繼的清潔過程之間，在每個塗覆過程之後執行一中間清潔過程。以此方式，對於每個塗覆過程可建立同樣的起始條件，從而防止或至少非常顯著地減少半導體晶圓幾何形狀的變化。在該情況下，應注意的是例如還可僅在每第二個(every second)或每第三個(every third)塗覆過程之後執行一中間清潔過程，使得雖然半導體晶圓幾何形狀的微小變化可能被接受，無論如何能實現被塗覆半導體晶圓的更高的產量。
有利地，在至少一個中間清潔過程期間，係將第二蝕刻氣體通過磊晶反應器，以使得在先前的中間清潔過程之後由沉積氣體通過磊晶反應器內部而沉積的材料被減少或較佳地被去除。以此方式，在清潔過程期間製造的保護層(其較佳總計為大約10微米)係保留在磊晶反應器中並且僅將在塗覆過程期間沉積的有問題的材料減少或較佳去除。其可有利地藉由設定蝕刻氣體通過的持續時間及/或藉由設定蝕刻氣體的氣體流速而實現。持續時間在該情況下取決於中間清潔過程的頻率，或是取決於自最 近一個(last)清潔過程或中間清潔過程起塗覆的半導體晶圓的數量。氣體流速在該情況下尤其意指體積流速，即單位時間內氣體的體積，以每分鐘標準公升(standard liters per minute，slm)表示。通常，氣體流速在5至30slm的範圍內並且持續時間在20至40秒的範圍內。
在該情況下，尤其，在供相應基座上半導體晶圓用的承載表面的周圍區域中沉積的至少一種材料係被減少或較佳被去除，因為在該區域中沉積的材料係主要地改變在半導體晶圓邊緣區域中的沉積氣體的熱條件及/或流動條件，其繼而導致在半導體晶圓幾何形狀上的有問題的變化。供半導體晶圓用的承載表面周圍的區域在該情況下可理解為在基座上在供半導體晶圓用的承載表面外部的、例如於徑向上延伸高達10至20毫米的、環形區域(annular region)。
有利的是，在塗覆過程期間，一1至10微米尤其是2至5微米的層係相應地沉積在至少一個半導體晶圓上。該等對半導體晶圓上磊晶層的厚度而言是較佳的數值。
較佳地，相應地在8至30個塗覆過程之後、尤其是相應地在10至15個塗覆過程之後，執行清潔過程。例如，如果未執行一中間清潔過程，則其對應於磊晶反應器內部沉積材料平均在30與70微米之間的厚度。清潔過程的頻率可根據所使用的磊晶反應器而選擇，以便允許沉積氣體貫穿所有塗覆過程的正確流動。在該情況下，應注意的是，在相應基座上半導體晶圓的承載表面 的周圍區域中的沉積材料的減少或較佳去除是中間清潔過程的主要目的。就此而言，與不帶有中間清潔過程的情況有相似量的材料可以沉積在磊晶反應器的其他區域中。另一方面，由於大量的中間清潔過程，更短的清潔過程會是可能的。
有利地，使用氯化氫作為第一蝕刻氣體及/或第二蝕刻氣體。以此方式，在磊晶反應器內部沉積的材料可被尤其有效地去除。蝕刻氣體可自行或是與例如氫氣的載送氣體(carrier gas)一起通過磊晶反應器。載送氣體的體積流速在該情況下較佳為5至8slm。
有利的是使用矽晶圓作為半導體晶圓，因為這是對普通半導體應用而言較佳的材料。有利地，接著使用三氯矽烷或矽化合物的其他氣體作為第一沉積氣體及/或第二沉積氣體。
本發明的其他優點與配置可在說明書以及所附附圖中發現。
應理解的是在不背離本發明範疇的情況下，以上提及的特徵以及以下仍將解釋的那些特徵可不僅以相應表示的組合使用，也能以其他組合或單獨地使用。
本發明係借助於附圖中例示性實施態樣而被示意性地描繪，並且將參照附圖在以下描述。
100‧‧‧磊晶反應器
110‧‧‧基座
120‧‧‧半導體晶圓
121‧‧‧磊晶沉積層
130‧‧‧加熱燈
140‧‧‧材料
第1圖示意性示出一磊晶反應器，根據本發明的方法可利用該磊晶 反應器執行。
第2圖示意性示出在一磊晶反應器的基座上的被塗覆半導體晶圓的細節。
第3圖以圖表示出，對於未藉由根據本發明方法塗覆的一系列矽半導體晶圓而言，在相應塗覆過程之前與之後的邊緣下降(edge roll-off)差△。
第4圖以圖表示出，對於藉由根據本發明較佳實施態樣中的方法塗覆的一系列矽半導體晶圓而言，在相應塗覆過程之前與之後的邊緣下降差△。
第1圖藉由實例且示意性地示出磊晶反應器100的截面圖，一種根據本發明的方法可例如利用該磊晶反應器執行。在磊晶反應器100的中間，有一基座110，在其上可安置、即放置一待塗覆的半導體晶圓120、例如矽晶圓。取決於磊晶反應器的尺寸，一半導體晶圓在該情況下可例如具有高達450毫米的直徑。基座110在該情況下具有中央凹陷(central depression)，使得半導體晶圓120例如僅在距其邊緣數毫米的區域中承載在基座110上。
可將氣體通過磊晶反應器100，在本實例中如藉由雙箭頭表示的，從磊晶反應器100的左手邊的一開口至右手邊的一開口。借助於發熱措施，例如在磊晶反應器100上側與下側上的加熱燈130(其中之一係以實例方式設有參考符號)，通過磊晶反應器100的氣體如需要可達到期望的溫度。
為了塗覆半導體晶圓120，將一第一沉積氣體(例如三氯矽烷，視需要混有氫氣)通過磊晶反應器100。氣體流速、氣體通過所需的時間以及溫度在該情況下可例如根據待磊晶沉積在半導體晶圓120上的層的期望厚度而調節。對於磊晶層而言經常期望的厚度例如為4微米。通常，對於此一層而言，大約100秒的持續時間所需要的是大約15slm的三氯矽烷的氣體流速。此外，如附圖中表示，基座110連同其上安置的半導體晶圓120可繞一軸線旋轉。以此方式，可實現磊晶層的均勻沉積。
重複該塗覆過程以供另外的半導體晶圓用。在多個、例如10至12個塗覆過程之後，在相應半導體晶圓上各具有4微米的磊晶層，材料係同樣地沉積在磊晶反應器100內部，總共例如大約40至50微米。
為了清潔磊晶反應器100，即為了去除或至少減少不期望的材料，因此在例如10或12個塗覆過程之後執行一清潔過程，在清潔過程期間最初將一第一蝕刻氣體、例如氯化氫通過磊晶反應器100。以該方式，在磊晶反應器100內部的不期望的材料可被去除或至少被減少。藉由持續時間與氣體流速的合適調節，該材料可被完全地去除。
隨後，在清潔過程的範疇內以及存在有一位於基座上的仿真晶圓的情況下，將一第二沉積氣體、例如三氯矽烷也通過磊晶反應器100以便在磊晶反應器100內部沉積一限定的材料層、例如矽層。該層係用於密封，以便防止從磊晶反應器100內部 的表面擴散出的雜質進入隨後待塗覆的半導體晶圓上的磊晶層。為了實現此種以大約10微米的厚度用於密封的層，可將三氯矽烷例如以29slm(每分鐘標準公升)的氣體流速持續200秒通過磊晶反應器。當通過第二沉積氣體時，將一代替半導體晶圓120的仿真晶圓安置在基座110上，使得供半導體晶圓用的承載表面保持沒有沉積的材料且有保護層形成。視需要，一仿真晶圓也可在通過第一蝕刻氣體時安置在基座110上。
第2圖示意性地示出在磊晶反應器100的基座110上的半導體晶圓120的細節。在半導體晶圓120上，有一磊晶沉積層121。此處應注意的是這裡關於彼此所示出的尺寸比並非是按真實比例的。
此處可看出的是磊晶層121在其厚度上於邊緣處(圖中左側)降低。此原因在於半導體晶圓的塗覆期間的沉積氣體的流動條件，所述流動條件在半導體晶圓的邊緣處例如不同於在半導體晶圓表面之上的流動條件。此外，在半導體晶圓120的承載表面的周圍區域中於基座110上有不期望的材料140。如已經提到的，該材料140係在塗覆過程期間沉積。
然而，此刻當對於每個塗覆過程而言將一新的半導體晶圓120安置在基座110上時，沉積材料140的厚度係隨每個塗覆過程而增加。材料140的此種增加在附圖中藉由虛線表示。對於每個塗覆過程而言，其導致尤其在半導體晶圓120邊緣區域中，沉積氣體的被改變的溫度場與被改變的流動條件。因此，例如，更多 的材料140係導致如藉由虛線表示的磊晶層121的更大的邊緣下降。
在根據本發明方法的一較佳實施態樣中，在兩個清潔過程之間，在每個塗覆過程之後，在一中間清潔過程中，此刻將一第二蝕刻氣體、例如氯化氫通過磊晶反應器100，使得在最近一個塗覆過程期間沉積的材料140減少並且較佳地被再次去除。在該情況下，在基座110上既不安置一仿真晶圓也不安置一半導體晶圓。在該情況下、例如藉由合適地選擇持續時間與氣體流速所要注意的是，在先前的清潔過程中施加的保護層係被保留並且盡可能地僅去除在最近一個塗覆過程期間沉積的材料。在該情況下並不在塗覆下一個半導體晶圓之前通過沉積氣體，因為此為清潔過程期間。
以該方式，在塗覆半導體晶圓期間的起始情況對於每個塗覆過程而言是相同的。半導體晶圓的、尤其是在邊緣區域中幾何形狀的變化係因此被避免或至少顯著地減少。為有助於完整性，還應提及的是邏輯上在最近一個塗覆過程之後的清潔過程之前不需要中間清潔過程。
在第3圖中，在一系列n個相繼塗覆過程的圖表中係繪出，相對於塗覆過程的數量n在該情況下塗覆的半導體晶圓的邊緣下降差△(單位為奈米/平方毫米(nm/mm2))(以所謂的ZDD差異的形式、一描述邊緣區域曲率的測量數量來表示)，在相繼的塗覆過程之間沒有執行一中間清潔過程。在該情況下可以看出邊 緣下降從清潔過程(圖中左側)之後的第一個塗覆過程開始隨著各個塗覆過程(至圖中右側)而減少，並且因此具有顯著變化。
在第4圖中，在一系列n個相繼塗覆過程的圖表中係繪出，相對於塗覆過程的數量n在該情況下塗覆的半導體晶圓的邊緣下降差△(單位為奈米/平方毫米)(表示為ZDD的差異)，已如上所述根據本發明一較佳實施態樣的方法執行一程序。在該情況下可以看出邊緣下降從清潔過程(圖中左側)之後的第一個塗覆過程開始隨著各個塗覆過程(至圖中右側)係呈相對恆定，並且因此相比於不帶有中間清潔過程的情況具有更小的變化。
100‧‧‧磊晶反應器
110‧‧‧基座
120‧‧‧半導體晶圓
130‧‧‧加熱燈

Claims (11)

  1. 一種在一磊晶反應器(epitaxy reactor)(100)中將半導體晶圓(120)相應地塗覆有一磊晶沉積層(epitaxially deposited layer)(121)的方法，其中，在一塗覆過程中，將至少一個半導體晶圓(120)安置在一於磊晶反應器(100)中的相應基座(susceptor)(110)上，並且將一用於塗覆該至少一個半導體晶圓(120)的第一沉積氣體通過該磊晶反應器(100)，其中，相應地在多個塗覆過程之後，執行一清潔過程，在該清潔過程中係將一第一蝕刻氣體以及隨後的一第二沉積氣體通過該磊晶反應器(100)，其特徵在於，在兩個相繼的清潔過程之間，執行至少一個中間清潔過程(intermediate cleaning process)，其中，在兩個緊接相繼的塗覆過程之間，在沒有沉積氣體通過該磊晶反應器(100)的情況下，將一第二蝕刻氣體通過該磊晶反應器(100)，且當該第二蝕刻氣體通過該磊晶反應器(100)時，在基座上既不安置一仿真晶圓(dummy wafer)也不安置一半導體晶圓。
  2. 如請求項1所述的方法，其中，在每個清潔過程期間，當通過該第一蝕刻氣體及/或該第二沉積氣體時，係將一仿真晶圓相應地安置在相應的基座上。
  3. 如請求項1或2所述的方法，其中，在兩個相繼的清潔過程之 間，在每個塗覆過程之後執行一中間清潔過程。
  4. 如請求項1或2所述的方法，其中在該至少一個中間清潔過程期間，係將該第二蝕刻氣體通過該磊晶反應器(100)，以使得在先前的中間清潔過程之後由沉積氣體通過該磊晶反應器(100)內部而沉積的材料(140)被減少或去除。
  5. 如請求項4所述的方法，其中，在供相應基座(110)上之半導體晶圓(120)用的承載表面(bearing surface)的周圍區域沉積的至少一種材料(140)係被減少或去除。
  6. 如請求項4所述的方法，其中藉由設定該第二蝕刻氣體通過的持續時間及/或藉由設定該第二蝕刻氣體的氣體流速來減少或去除沉積的材料(140)。
  7. 如請求項1或2所述的方法，其中，在一塗覆過程期間，一1至10微米的磊晶沉積層(121)係相應地沉積在該至少一個半導體晶圓(120)上。
  8. 如請求項1或2所述的方法，其中相應地在8至30個塗覆過程之後執行該清潔過程。
  9. 如請求項1或2所述的方法，其中使用氯化氫作為該第一蝕刻氣體及/或該第二蝕刻氣體。
  10. 如請求項1或2所述的方法，其中使用矽晶圓作為半導體晶圓(120)。
  11. 如請求項9所述的方法，其中使用三氯矽烷(trichlorosilane)作為該第一沉積氣體及/或該第二沉積氣體。
TW105109679A 2015-03-30 2016-03-28 半導體晶圓的塗覆方法 TWI597778B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015205719.4A DE102015205719B4 (de) 2015-03-30 2015-03-30 Verfahren zum Beschichten von Halbleiterscheiben

Publications (2)

Publication Number Publication Date
TW201635372A TW201635372A (zh) 2016-10-01
TWI597778B true TWI597778B (zh) 2017-09-01

Family

ID=55315402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105109679A TWI597778B (zh) 2015-03-30 2016-03-28 半導體晶圓的塗覆方法

Country Status (5)

Country Link
KR (1) KR102061955B1 (zh)
CN (1) CN107438676B (zh)
DE (1) DE102015205719B4 (zh)
TW (1) TWI597778B (zh)
WO (1) WO2016155915A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015225663A1 (de) 2015-12-17 2017-06-22 Siltronic Ag Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe
EP4074861A1 (de) * 2021-04-13 2022-10-19 Siltronic AG Verfahren zum herstellen von halbleiterscheiben mit aus der gasphase abgeschiedener epitaktischer schicht in einer abscheidekammer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061455B2 (ja) * 1991-09-04 2000-07-10 株式会社東芝 気相成長装置及び気相成長装置内のクリーニング方法
US5952060A (en) * 1996-06-14 1999-09-14 Applied Materials, Inc. Use of carbon-based films in extending the lifetime of substrate processing system components
US6291358B1 (en) * 1999-10-15 2001-09-18 Micron Technology, Inc. Plasma deposition tool operating method
JP2004193396A (ja) * 2002-12-12 2004-07-08 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
KR100520900B1 (ko) * 2003-03-13 2005-10-12 주식회사 아이피에스 Ａｌｄ 박막증착방법
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7358194B2 (en) 2005-08-18 2008-04-15 Tokyo Electron Limited Sequential deposition process for forming Si-containing films
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP4899445B2 (ja) 2005-11-22 2012-03-21 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
US7867921B2 (en) * 2007-09-07 2011-01-11 Applied Materials, Inc. Reduction of etch-rate drift in HDP processes
CN101388341B (zh) * 2007-09-07 2011-07-27 应用材料股份有限公司 在hdp-cvd沉积/蚀刻/沉积工艺中的杂质控制
DE102010006725B4 (de) 2010-02-03 2016-03-03 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht

Also Published As

Publication number Publication date
DE102015205719B4 (de) 2022-08-18
WO2016155915A1 (de) 2016-10-06
KR20170126505A (ko) 2017-11-17
TW201635372A (zh) 2016-10-01
DE102015205719A1 (de) 2016-10-06
CN107438676A (zh) 2017-12-05
KR102061955B1 (ko) 2020-01-02
CN107438676B (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
JP6697558B2 (ja) 半導体ウェハをエピタキシャル被覆するための方法
JP5719815B2 (ja) エピタキシコーティングされたシリコンウェーハの製造法
JP6128198B1 (ja) ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
JP4877628B2 (ja) エピタキシャルシリコンウェハの製造方法
JP5834632B2 (ja) サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JP2010059522A (ja) 成膜方法及び成膜装置
TWI597778B (zh) 半導體晶圓的塗覆方法
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
US20230139267A1 (en) Conditioning treatment for ald productivity
JP5267361B2 (ja) エピタキシャル成長方法
JP2010040574A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5206613B2 (ja) エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置
JP2019117857A (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2008105914A (ja) エピタキシャルシリコンウエーハの製造方法及びエピタキシャルシリコンウエーハ
JP2011035085A (ja) 基板処理方法
JP6347330B2 (ja) エピタキシャルウェーハの製造方法
JP2011171615A (ja) 半導体素子製造方法
TWI524469B (zh) 作爲銅接著促進劑及擴散阻障層之自組裝單層的臨場汽相沉積方法
JP5855410B2 (ja) 窒化アルミニウム膜の形成方法
JP2013105924A (ja) シリコンエピタキシャルウェーハの製造方法
JP2005166793A (ja) エピタキシャル成長装置のクリーニング方法
JP2009260161A (ja) 半導体ウエハの製造方法