JPH09320970A - 気体不純物の捕獲方法及び半導体製造装置 - Google Patents

気体不純物の捕獲方法及び半導体製造装置

Info

Publication number
JPH09320970A
JPH09320970A JP8140272A JP14027296A JPH09320970A JP H09320970 A JPH09320970 A JP H09320970A JP 8140272 A JP8140272 A JP 8140272A JP 14027296 A JP14027296 A JP 14027296A JP H09320970 A JPH09320970 A JP H09320970A
Authority
JP
Japan
Prior art keywords
wafer
film
silicon
gas
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8140272A
Other languages
English (en)
Other versions
JP3070660B2 (ja
Inventor
Hirohito Watanabe
啓仁 渡辺
Toshiyuki Hirota
俊幸 廣田
Takashi Ogawa
貴史 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8140272A priority Critical patent/JP3070660B2/ja
Priority to US08/862,398 priority patent/US5863602A/en
Priority to KR1019970022771A priority patent/KR100312577B1/ko
Priority to GB9711576A priority patent/GB2313955B/en
Publication of JPH09320970A publication Critical patent/JPH09320970A/ja
Application granted granted Critical
Publication of JP3070660B2 publication Critical patent/JP3070660B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B17/00Methods preventing fouling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 HSG−Si膜等、ウェハー上に形成される
膜の表面積増加率を向上させ得る半導体製造装置及び気
体捕獲方法を提供することである。 【解決手段】 ウェハー上に、HSG−Si膜を形成す
るための反応室の内壁、及び、反応室内において、ウェ
ハーを収容、支持するために使用されるボートに、HS
G−Si膜形成に先立ち、シリコン膜をプリコートして
おき、プリコートされた反応室内にウェハーを導くこと
により、ウェハー上の不純物を除去した状態で、HSG
−Si膜を形成する半導体製造装置及び製造方法が得ら
れる。シリコン膜をプリコートしておくことによって、
不純物としての水分、酸素、炭化水素、及び有機物を除
去できる気体不純物の捕獲方法が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置製造の
際に、気体不純物を捕獲するのに使用される気体不純物
の捕獲方法、及び、当該捕獲方法を用いて半導体装置を
製造する半導体製造装置に関する。
【0002】
【従来の技術】最近、ダイナミックRAM(以下、DR
AMと略称する)等の半導体メモリのような半導体装置
では、更に、高い集積度が要求されており、この要求に
応えるために、各メモリセルに必要な面積も、極めて縮
小されている。例えば、1MDRAM或いは4MDRA
Mでは、最小設計幅が0.8μmとなるような設計ルー
ルが採用されており、他方、16MDRAMでは、最小
設計幅が0.6μmとなるような設計ルールが採用され
ている。このように、メモリセルの面積が縮小すると、
メモリセルに蓄積される電荷の量も小さくなってしま
い、高集積化と共に、メモリセルとして必要な電荷量を
確保することが難しくなっている。
【0003】一方、メモリセルに必要な電荷量を確保す
るために、トレンチ型又は積層型のキャパシタを備えた
メモリセルが提案され、実用化されている。
【0004】このうち、積層型のキャパシタを有するメ
モリセル構造は、トレンチ型のキャパシタを備えたもの
に比較して、ソフトエラー耐性において高く、また、シ
リコン基板に損傷を与えないと言う利点を有しているた
め、次世代におけるメモリセル構造として期待されてい
る。また、トレンチキャパシタを積層型トレンチ構造と
することで、トレンチにおけるα線耐性を高めることも
検討されている。したがって、積層型メモリセルは、次
世代技術として有望である。
【0005】ここで、64M以上のDRAMに適用でき
る積層型キャパシタとして、HSG(hemi−sph
erical−grain)技術、即ち、半球状粒子技
術を用いたものが提案されている(特願平7−072,
276号明細書)。HSG技術は、キャパシタの蓄積電
極の表面に半球状の粒子或いはマッシュルーム状の粒子
を多数形成することにより、実質的に、蓄積電極の表面
積を拡大し、これによって、大きな容量を実現しようと
するものである。
【0006】上記した蓄積電極を形成する場合、堆積さ
れたアモルファスシリコン層上に、核となるべきシリコ
ン原子を配列するために、SiH4等のシリコン含有ガ
スを照射し、この照射の後に形成された核を中心とし
て、核周辺部のシリコン原子を集めることにより、表面
に大きな凹凸、即ち、半球状或いはマッシュルーム状の
粒子を形成している。半球状或いはマッシュルーム状の
粒子を有する膜は、結果として、ポリシリコン膜となっ
ており、以後、半球状或いはマッシュルーム状の粒子を
有する層をHSG−Si膜と呼ぶ。
【0007】このように、アモルファスシリコン上に、
半球状の粒子を形成する場合、アモルファスシリコンの
表面に、自然酸化膜等が数原子層形成されると、酸素原
子がSi原子のマイグレーションを抑制するために、半
球状の粒子を形成することができなくなってしまう。実
際、自然酸化膜としてのシリコン酸化膜は、酸素分圧が
1x10-6Torr程度においてもアモルファスシリコ
ン上に形成されてしまう。このため、半球状の粒子を形
成する際、不純物として酸素や水等の不純物が雰囲気中
に残存するのを防止しなくてはならない。
【0008】上に引用した公報では、アモルファスシリ
コン上に形成された自然酸化膜をフッ化水素水で処理す
ることにより除去した後、ロードロック室を有する装置
にウェハーを導入し、HSG−Si膜を形成する方法を
開示している。
【0009】
【発明が解決しようとする課題】しかしながら、上記し
たように、フッ化水素水処理によって、一旦、ウェハー
上の自然酸化膜を除去しても、ロードロック室を通し
て、真空ポンプにより排気され、加熱されている反応室
(石英製、SiC製等)に、多数枚のウェハーを導入し
た場合には、再度、自然酸化膜がアモルファスシリコン
上に形成されており、且つ、水分等の不純物が加熱され
ている反応室内に残存していることが確認された。この
原因は、ウェハー上に形成されているシリコン酸化膜の
内部や表面に吸着している水分が反応室に導入されるこ
とで加熱される為に脱離するからである。ウェハー枚数
が少なければ、層間膜等から脱離する水分や酸素及び有
機物の影響は少ないが、多数枚のウェハーを導入する
と、不純物の量が増えるために、清浄なSi膜表面を維
持することが難しくなる。特に、水分分圧の増加はHS
G形成に強く影響を及ぼす。なぜなら、この脱離した水
分によりウェハー上の電極表面は酸化される為である。
【0010】このように、自然酸化膜がアモルファスシ
リコン上に残存している場合、シリコン含有ガスを照射
しても、核となる原子に対して、シリコン原子が充分に
集合せず、このため、HSG−Si膜の表面増加率には
限界があることが判明した。これは、自然酸化膜がアモ
ルファスシリコン表面のシリコン原子のマイグレーショ
ンを抑制するためである。また、一旦、電極表面が酸化
されると、ロードロック室及びアニール室の真空度をタ
ーボポンプ等により1x10-8Torr程度まで高くし
ても、HSG−Si膜の表面増加率の改善は見られなか
った。
【0011】一方、特開平5−206,046号公報に
は、半導体製造時の熱処理工程で使用される炉芯管自体
に、不純物をゲッタリングする能力を持たせることが提
案されている。ここでは、炉芯管をポリシリコンによっ
て形成すると共に、炉芯管製造の際、ポリシリコン自体
の不純物を炉芯管の上端部に集めるような熱処理が行わ
れている。
【0012】当該公報は、HSG−Si膜形成の際の表
面増加率に限界があるという問題点について指摘してい
ない。また、半球状粒子を有する膜、即ち、HSG−S
i膜を形成するために、この炉芯管を使用することにつ
いても、上記した公報は、何等、示唆していない。
【0013】更に、例え、当該公報に係る炉芯管を半球
状粒子形成のために適用したとしても、不純物ゲッタリ
ング能力を炉芯管自体に持たせているため、炉芯管の使
用の度毎に、不純物の付着により炉芯管のゲッタリング
能力が低下していくため、炉芯管自体を取換えること
が、或いは、炉芯管を高温で再処理することが必要とな
ってしまう。したがって、この炉芯管は、何度も、繰り
返し使用される場合には、不向きである。
【0014】次に、特開平1−197,388号公報を
参照すると、この公報には、分子線結晶装置の成長室内
に、真空中における残留不純物を吸着、吸収できる高純
度のゲッタ材料を付着させることが提案されている。こ
こで上げられたゲッタ材料としては、高純度のAl、M
n、Nd、Sc、Sm、及び、Ybが例示されている。
このように、上記した公報では、これらAl等によって
形成された金属のゲッタ材料がH2 O、CO、CO2
の残留不純物を捕獲するのに適していることを指摘して
いる。
【0015】しかしながら、このような金属のゲッタ材
料は、500℃以上の高温熱処理によってガス化し蒸発
してしまうため、反応室全体が高温熱処理を受けるよう
な半導体装置の製造には適用できない。また、一般に、
金属がSiに付着すると、デバイス特性を劣化させると
いう欠点を有するために、金属のゲッタ材料は、デバイ
ス製造には不向きである。
【0016】実際、HSG技術によってHSG−Si膜
を形成する場合、通常、LPCVD装置のアニール室内
(即ち、減圧され、高温に保たれた反応室内)で、アモ
ルファスシリコンを550℃程度の高温で熱処理し、ア
ニールすることにより、HSG−Si膜を形成してい
る。このように、HSG−Si膜を形成する場合、55
0℃程度の高温熱処理が必要であるから、上記した公報
に記載された金属のゲッタ材料は、HSG−Si膜の形
成の際におけるゲッタ材料として使用できない。
【0017】本発明の目的は、多数枚のウェハーをチャ
ンバー内に導入しても、層間膜から脱離する水分や酸素
或いは有機物の影響を完全に除去して、HSG−Si膜
を均一に且つ安定して、高スループットで形成すること
ができる半導体装置の製造方法を提供することである。
【0018】本発明の他の目的は、HSG−Si膜の形
成に適した気体不純物の捕獲方法を提供することであ
る。
【0019】本発明の更に他の目的は、550℃程度の
高温においても、蒸発しないゲッタ材を用いた半導体製
造装置を提供することである。
【0020】本発明の更に他の目的は、このゲッタ材と
して、ウェハーが接触しても、デバイス特性を劣化させ
ない材料を用いた半導体製造装置を提供することであ
る。
【0021】本発明の他の目的は、ゲッタ材として、金
属材料以外の材料を使用した半導体製造装置を提供する
ことである。
【0022】
【課題を解決するための手段】本発明によれば、所定の
処理を行う処理系の内壁に、所定の処理に先立ち、前記
内壁にシリコン膜をコーティングしておき、前記処理系
における気体不純物をシリコン膜により捕獲する気体不
純物の捕獲方法が得られる。ここで、所定の処理は、H
SG−Si膜を形成するための処理であり、この捕獲処
理方法を使用することにより、自然酸化膜を弗酸等で除
去する必要がなくなる。
【0023】更に、本発明では、処理空間を規定する排
気可能な処理室と、前記処理空間内に処理すべきウェハ
ーを搬入する搬入手段と、前記ウェハーが処理空間に搬
入される前に、前記処理空間にガスを導入し、前記処理
室の内壁に前記ガスによって定まる被覆膜を形成する手
段とを備えている半導体製造装置が得られる。ここで、
被覆膜は、リンをドープしたHSG−Si膜であっても
よい。
【0024】
【発明の実施の形態】図1を参照すると、本発明の一実
施の形態に係る半導体製造装置は、試料室11及び反応
室12とを備え、試料室11及び反応室12との間に
は、真空に保持されたロードロック室13が設けられて
いる。
【0025】このうち、試料室11には、複数枚のウェ
ハー14を収容したカセット15が試料室11のドア1
6を介して、大気中から搬入される。ここで、各ウェハ
ー14には、DRAMを構成するMOSFETと共に、
これを覆うように、形成されたシリコン酸化膜系の層間
膜が形成され、更に、その上部にキャパシタとして使用
されるアモルファスシリコン膜が形成されているものと
する。また、試料室11には、真空ポンプ17が連結さ
れており、この真空ポンプ17により、試料室11は1
x10-6Torr程度の水分分圧以下の真空度まで排気
されている。尚、試料室11では、アモルファスシリコ
ン上に形成された自然酸化膜をフッ化水素等により、除
去する前処理が行われても良い。
【0026】一方、試料室11に対してゲートバルブ
(図示せず)によって連結されたロードロック室13に
は、ウェハー搬送用ロボット18が設けられており、当
該ロボット18により、試料室11のカセット15に収
容されたウェハー14は、一枚づつ試料室11からロー
ドロック室13を介して反応室12に搬送される。
【0027】反応室12は、石英、SiC等によって形
成されたチャンバー部分20と、該チャンバー部分20
の下部に設けられ、大気との隔絶用ベローズ部分21と
を備えている。隔絶用ベローズ部分21は、後述するよ
うに、図の上下方向に伸縮可能である。
【0028】また、反応室12の外側には、コイルによ
って形成されたヒーター22が設けられており、且つ、
反応室12は、真空ポンプ23及び補助真空ポンプ24
によって排気される。更に、反応室12内には、ウェハ
ー14を複数枚収容できるウェハー設置用ボート25が
設置台28上に位置付けられていると共に、シラン(S
iH4 ) 等のシリコン含有ガス及びN2 等の不活性ガス
を導入するための導入管が接続されている。
【0029】ウェハー搬送用ロボット18によって搬送
されたウェハー14が反応室12に搬送される前に、当
該反応室12内には、シリコン含有ガスが導かれる。こ
の時、反応室12は、シリコン含有ガスの分解温度以上
の温度、例えば、600℃に保たれている。ただし、H
SG形成を行う温度において、前記シリコン含有ガス導
入が行われても良い。
【0030】この雰囲気の下で、シリコン含有ガスは、
シリコン膜の形で、反応室12のチャンバー部分20の
内壁、並びに、ウェハー設置用ボート25の外壁に、止
まり、図1に太線で示すように、反応室12の内壁及び
ボート25にはシリコン膜26が形成される。このよう
にして、反応室12及びボート25はシリコン膜26に
よってプリコートされた状態になる。このプリコート中
に反応室内の水分や酸素或いは有機物はシリコン膜26
中に捕獲される。尚、シリコン膜26のプリコート中、
反応室12は真空ポンプ23及び補助真空ポンプ24に
よって排気されており、この結果、余分なシリコン含有
ガスは、反応室12から排気される。更に、反応室12
の排気は、シリコン膜26のプリコート後も、行われお
り、反応室12内は、1x10-8Torr程度の真空度
に保たれる。
【0031】反応室12内及びウェハー設置用ボート2
0にシリコン膜26がプリコートされると、図2に示す
ように、反応室12の隔絶用ベローズ部分21が図の下
方に伸長される。このため、ウェハー設置用ボート20
は、設置台28と共に、図の下方に移動する。この状態
で、ウェハー設置用ボート20は、ウェハー14を搭載
できる位置に置かれることになる。
【0032】次に、ロードロック室13と反応室12と
の間のゲートバルブ(図示せず)が開かれ、ウェハー搬
送用ロボット18に搭載されたウェハー14がウェハー
設置用ボート20に搬送され、保持される。ここで、試
料室11からロードロック室13を介して搬入されたウ
ェハー14には、試料室11において、フッ化水素処理
を行った場合にも、試料室11に導入前にフッ化水素水
処理した場合にも、酸素、水分、及び、炭化水素(H
C)、有機物等の不純物が不可避的に付着しており、こ
れらの不純物は、試料室11及びロードロック室13中
の真空度を上げても除去できなかった。
【0033】このように、不純物の付着したウェハー1
4は、シリコン膜26をプリコートした反応室12のチ
ャンバー部分20に導かれ、続いて、同様にプリコート
されたウェハー設置用ボート25内に搭載される。反応
室12内には、不活性ガスとして窒素ガスN2 が導入さ
れる一方、反応室12は、550℃以上の温度に保たれ
た状態で、真空ポンプ23及び補助真空ポンプ24によ
り排気されている。この時、N2 ガスはプリコートした
シリコン膜とは反応しない為に、ウェハーには捕獲され
ない。
【0034】ここで、ウェハー14上に付着した不純物
は、一部、真空ポンプ23及び補助真空ポンプ24の排
気により、除去される。また、前記した様に、反応室1
2は550℃に保たれている為に、ウェハー設置用ボー
ト25は、下方に移動しても300℃程度に温まってい
る。この温度でウェハーが移載されるとウェハー14上
に吸着している不純物の一部が脱離し、シリコンコート
されている部分に捕獲されたり、排気ポンプにより除去
される。
【0035】したがって、ウェハー14のアモルファス
シリコン表面及びその電極周辺の層間膜から、酸素、水
分等の不純物が除去されるため、アモルファスシリコン
表面は清浄に保たれ、自然酸化膜の形成を防止できた。
【0036】前述した様に、図2に示した形式で、ウェ
ハー14上の不純物が一部除去されると、図3に示す様
に、反応室12のベローズ部分21が収縮され、ウェハ
ー設置用ボート25は、当該ボート25に設置された所
定枚数のウェハー14及び設置台28と共に、図の上方
に移動する。更に、ウェハー14移載時に脱離しなかっ
た不純物は、上記した550℃の反応室12にウェハー
導入する際に加熱されることで蒸発して、チャンバー部
分20及びウェハー設置用ボート25に被覆されたシリ
コン膜26に吸着して、捕獲される。
【0037】図3に示された状態で、ウェハー設置用ボ
ート25に搭載された各ウェハー14に、シリコン含有
ガスとしてシランガスを照射して、連続してアニールす
ることで、シリコン原子により構成された核を各ウェハ
ー14上のアモルファスシリコン電極上に形成する。各
ウェハー14には、前述したように、不純物を除去した
清浄なリンドープアモルファスシリコン表面が形成され
ているから、シランガスはこの表面で分解し、シリコン
膜が堆積する。堆積したシリコン膜中のリン濃度は低い
ために、シリコン原子のマイグレーションが容易に起こ
り核を形成する。この核を中心として粒子を成長させる
ことができる。シラン照射後の反応室12は、550℃
の温度、及び、1x10-8Torrの真空度に保たれて
いる。各ウェハー14はこの雰囲気中で、30分間保持
された。また、シランガスの流量は15SCCMで導入
された。
【0038】上記したシリコン膜26のプリコートは、
HSG−Si膜の形成の度毎に行われても良いし、所定
回数、HSG−Si膜が形成され、シリコン膜26の不
純物捕獲能力が低下したときに、行われても良い。
【0039】図4を参照すると、本発明の第2の実施の
形態に係る半導体製造装置は、反応室12内に配置され
たウェハー設置用ボート25の垂直方向に、所定の間隔
を置いて、複数のダミーウェハー30を配置した構成を
備えている。ここで、各ダミーウェハー30は、シリコ
ン、石英、又は、炭化シリコン(SiC)によって構成
されており、各ウェハー14(図4では図示せず)を互
いに隣接するダミーウェハー30の間に配置できる間隔
を置いてボート25内に配列されている。
【0040】図4では、ダミーウェハー30間に、ウェ
ハー14を配列する前に、図1と同様に、隔絶用ベロー
ズ部21を収縮させることにより、ボート25を図4の
上方に移動させる。この状態で、反応室12内を530
℃まで加熱し、続いて、シリコン含有ガスとして、シラ
ン(SiH4 )を反応室12内に照射する。照射された
シランは上記した温度で分解して、反応室12のチャン
バー部20の内壁、ボート25、及び、ボート25の内
部のダミーウェハー30の上下両面に、シリコン膜26
として付着する。
【0041】上記したように、反応室12、ボート2
5、ダミーウェハー30にシリコン膜26が形成される
と、シランの照射を停止して、真空ポンプ23及び補助
ポンプ24を動作させ、反応室12内を真空状態にする
一方、図5に示すように、不活性ガスとして、窒素ガス
2 を反応室12内に導入する。このN2 は前述した様
に、プリコートしたシリコン膜とは反応しない。この
時、図5に示すように、反応室12のベローズ部21を
伸長し、ボート25を設置台28及びダミーウェハー3
0と共に、下方に移動させておく。ボート25を下方に
移動させた状態で、ロードロック室13内のウェハー搬
送用ロボット18から、反応室12内のボート25に設
けられたダミーウェハー30の間に、各ウェハー14を
順次配置して行く。この例の場合、ウェハー14がダミ
ーウェハー30間に配置される度毎に、隔絶用ベローズ
部21は最下部から、順次、収縮され、ボート25を設
置台28と共に上昇させて行く。このため、ウェハー1
4はボート25の最上部から下方に、ダミーウェハー3
0の間に順次配列されることになる。
【0042】この場合にも、第1の実施の形態の場合と
同様に、反応室12は約550℃の温度に保たれてお
り、且つ、不活性ガスとして窒素ガスが反応室12内に
導入されている。従って、ボート25によって搬送され
たウェハーは徐々に加熱されていくことになる。また、
不活性ガス導入と同時に、反応室12は真空ポンプ23
及び補助真空ポンプ24により排気されている。
【0043】この例の場合、ボート25内に配列された
各ウェハー14は、ダミーウェハー30によって間隔を
置いて挟まれた状態にあり、且つ、各ダミーウェハー3
0は、水分、酸素、炭化水素(HC)等の不純物を吸
着、捕獲できるシリコン膜によって覆われている。ここ
では、ウェハー14をボート25の上方から順次セット
することについて述べたが、ウェハー14をボート25
の下方側から順次セットしても良い。なぜなら、ダミー
ウェハー30は炉芯管から出したばかりであれば、加熱
されている為にウェハー14に付着している不純物を除
去する効果があるためである。
【0044】図6に示すように、試料室11のカセット
15にセットされたウェハー14が、ロードロック室1
3内のウェハー搬送ロボット18により全て反応室12
のボート25に搬送されると、ボート25は、ベローズ
部分21の収縮により、反応室25のチャンバー部分2
0内で、最も高い位置に配置されることになる。図6か
らも明らかなように、ボート25内の各ウェハー14
は、シリコン膜26によりプリコートされたダミーウェ
ハー30、及び、ボート25によって完全に囲まれた状
態になる。
【0045】また、各ウェハー14と隣接したダミーウ
ェハー30との間の間隔は、図1等を参照して説明した
第1の実施の形態におけるウェハー14とシリコン膜2
6との間の間隔に比較して極めて短い。また、不純物捕
獲できる部分の面積が増加する。したがって、第2の実
施の形態では、ウェハー14上の不純物を第1の実施例
に比較してより効率的にシリコン膜26により除去する
ことができ、各ウェハー14の表面は清浄な状態に保た
れる。したがって、ウェハー14の表面には、自然酸化
膜が殆ど形成されないし、また、コンタミネーションも
生じない。
【0046】この状態で、不活性ガスとしての窒素ガス
の反応室12への導入を停止し、真空ポンプ23及び補
助真空ポンプ24により、所定の真空度、例えば、1x
10-8Torrまで、反応室12内を排気する。
【0047】まず、反応室12は、約560℃の温度ま
で加熱される。続いて、図6に示すように、シランガス
(SiH4 )が反応室12内に導入される。この結果、
図5に示す工程により、清浄化された各ウェハー14上
のアモルファスシリコン上には、シリコン原子が効率良
く付着し、且つ、大きな凹凸を有するHSG−Si膜が
形成できることが判った。
【0048】図7は、図6に示されたウェハー14の状
態を拡大して示す図であり、反応室12の内部には、ウ
ェハー設置用ボート25が位置付けられている。また、
ウェハー設置用ボート25には、間隔を置いて、石英、
SiC等によって形成されたダミーウェハー30が配列
されている。図7に太線で示すように、反応室12の内
壁、ウェハー設置用ボート25の表面、及び、ダミーウ
ェハー30の表面には、水分、酸素、HC等に対してゲ
ッターとして働くシリコン膜26がウェハー14をボー
ト25に設置する前に、形成、付着されている。
【0049】図7では、シリコン膜26の形成後、ウェ
ハー14が互いに隣接するダミーウェハー30の間に配
置されている。図示されたウェハー14は、半導体基板
141と、当該半導体基板141表面に形成されたデバ
イス層142とを備え、当該デバイス層142には、M
OSFET等と共に、層間膜が形成されている。この場
合、デバイス層142及び半導体基板141上には、試
料室11及びロードロック室13を通過する際に、水分
(H2 O)、酸素(O2 )、及び、炭化水素(HC)等
が不純物として、付着しているものとする。
【0050】この状態で、ウェハー14が高温に保たれ
た反応室12のダミーウェハー30間に配置されると、
デバイス層142の水分、酸素は、蒸発して、ウェハー
14の上方に位置付けられているダミーウェハー30に
形成されたシリコン膜26に捕獲されると共に、一部は
反応室12内壁上のシリコン膜26に捕獲される。一
方、ウェハー14の裏面からも、水分、炭化水素(H
C)等の不純物が蒸発して、ウェハー14の下方に位置
付けられたダミーウェハー30及び反応室12内壁のシ
リコン膜26に捕獲される。
【0051】図示された例では、ウェハー14の表面及
び裏面と、ゲッターとして働くシリコン膜26との間の
間隔が極めて狭くなっているため、前述したように、ウ
ェハー14の表裏に自然酸化膜やコンタミネーション層
が形成されるのを効率良く防止できる。
【0052】図8を参照すると、図7に示された半導体
製造装置の変形例が示されており、ここでは、ダミーウ
ェハー30の表裏に、凹凸を有するシリコン膜35が形
成されている点で、図7の例とは異なっている。図8に
示すように、シリコン膜35に凹凸を設けることによ
り、シリコン膜35の表面積を大きくすることができる
ため、シリコン膜35のゲッタリング能力を向上させる
ことができる。したがって、この例に係る半導体製造装
置では、ウェハー14からの不純物を図7の例よりも効
率的に捕獲できるという利点がある。
【0053】また、表面に凹凸を有するシリコン膜35
を形成するためには、例えば、ダミーウェハー30をシ
リコンによって形成しておき、HSG技術を応用して、
シリコン表面に、シリコン含有ガス、例えば、シラン等
を照射することで、公知の方法でHSG−Siを形成す
れば良い。尚、ダミーウェハー30に形成される凹凸に
よる面積の拡大は、ウェハー14上に形成されるHSG
−Si膜に比較して小さくても良いから、例えば、ダミ
ーウェハー30上には、不純物が付着していても良い。
また、ダミーウェハー30自身の表面に、加工により凹
凸を形成しておき、この上に、Si膜を堆積する方法を
用いても良い。
【0054】図9を参照すると、図7のもう一つの変形
例が示されており、この図では、ダミーウェハー30上
だけではなく、反応室12の内壁及びボート25の表面
にも、凹凸を有するシリコン膜35が形成されており、
これによって、不純物を捕獲するシリコン膜35の面積
を更に拡大できる。このように、反応室12及びボート
25に、凹凸を有するシリコン膜35は、公知の方法を
用いて形成できるため、ここでは、詳述しない。
【0055】図10(a)及び(b)を参照して、本発
明の第3の実施の形態に係る半導体製造装置を説明す
る。この実施の形態は、図10(b)に示されるよう
に、一部を切り欠いた円形形状のダミーウェハー36
と、このダミーウェハー36上に、直立した3本のウェ
ハー保持バー37とを備えたウェハー保持部を備えてい
る。ここで、ダミーウェハー36及び保持バー37は、
シリコン、石英、又は、SiC等によって形成されてお
り、前述した実施の形態と同様に、ダミーウェハー36
及び保持バー37の表面は、シリコン膜によって被覆さ
れている。
【0056】このように、一部を切り欠いた形状のダミ
ーウェハー36を使用することにより、ダミーウェハー
36をボート25に位置決めするのが容易になる。
【0057】この構成では、ロードロック室13(図6
参照)から反応室12に搬送される各ウェハー14は、
ウェハー搬送用ロボット18によりウェハー保持部の保
持バー37上に搭載される。ウェハー14を保持バー3
7上に搭載しても、各ウェハー14のデバイス層142
は、ダミーウェハー36と直接接触していないため、接
触によるデバイス層142の汚染等を防止できる。
【0058】図10(c)を参照すると、図10(a)
に使用できるダミーウェハー36の変形例が示されてお
り、ここでは、円形形状のダミーウェハー36が示され
ており、且つ、当該ダミーウェハー36上にも、3本の
保持バー37が設けられている。図10(c)のウェハ
ー保持部も図10(b)と同様に使用できる。尚、図1
0(b)及び(c)では、保持バー37の数を3本とし
たが、保持バー37の数は3本に限定されないことは言
うまでもない。また、ウェハーが滑るのを防止する治具
をダミーウェハー36上に設けても良い。
【0059】図10(a)〜(c)においても、図8及
び図9と同様に、ゲッターとして作用するシリコン膜2
6に、凹凸を形成しても良い。
【0060】図11(a)及び(b)を参照すると、本
発明におけるダミーウェハー38の他の例が示されてお
り、ここでは、図11(b)に示されているように、ダ
ミーウェハー38には、ウェハー搬送用ロボット18の
アームを挿入するための切り込み部39が設けられてい
る。図示されたダミーウェハー38上には、他の例と同
様に、シリコン膜26が形成されており、図11(a)
に示すように、ウェハー搬送用ロボット18により、直
接、ウェハー14が搭載されている。また、この例にお
いても、反応室12及びボート25の表面には、シリコ
ン膜26が形成されており、これらシリコン膜26に
は、凹凸が設けられても良い。
【0061】図12を参照して、本発明に係る半導体製
造装置のように、反応室12に予めシリコン膜26を形
成した後、HSG−Si膜を形成した場合における効果
を説明する。
【0062】まず、清浄な表面を有する自然酸化膜の無
いHSG形成用リンドープ非晶質シリコン基板及び清浄
な表面を有する自然酸化膜の無い酸化膜厚測定用シリコ
ン基板をそれぞれ1枚用意すると共に、自然酸化膜が形
成されていない48枚のシリコン基板(ウェハー)を用
意して試料室11に搬入した後、反応室12に搬送した
場合、図12の第1列に示されているように、反応室1
2にプリコートが施されていないときには、3オングス
トロームのシリコン酸化膜がアモルファスシリコン上に
形成された。この時のHSG−Si膜の表面積増加率
は、アモルファスシリコンの表面積の1.7倍であっ
た。一方、反応室12にシリコン膜26によるプリコー
トを施した場合であって、図1に示すように、シリコン
基板間に、ダミーウェハーのような隔絶板が無い時に
は、反応室12に搬送されたシリコン基板には、シリコ
ン酸化膜が形成されず、且つ、HSG処理後のHSG−
Si膜の表面積増加率は2.2倍であった。また、反応
室12及びダミーウェハーのような隔絶板上に、シリコ
ン膜を形成した場合にも、反応室12に搬送されたシリ
コン基板には、シリコン酸化膜が形成されず、且つ、H
SG−Si膜の表面積増加率は2.2倍であった。
【0063】次に、試料室11に搬入される48枚のシ
リコン基板上に、4オングストローム程度の自然酸化膜
が形成されている場合、反応室にプリコートが施されて
いない場合、清浄な表面を有するシリコン基板上に成長
したシリコン酸化膜の膜厚は5オングストロームとな
り、且つ、この反応室内でHSG−Si膜が形成される
と、表面積増加率は1.5倍に止まっていた。
【0064】一方、シリコン膜によって、反応室、或い
は、反応室及び隔絶板の双方をプリコートした場合、反
応室内に搬入されたシリコン基板には、シリコン酸化膜
が形成されず、且つ、この状態で形成されたHSG−S
i膜の表面積増加率は2.2倍であった。
【0065】
【発明の効果】以上説明したように、本発明によれば、
反応室等の処理室に、ウェハーに対して目的の処理を施
す前に、予めシリコン膜によるプリコートしておくこと
により、ウェハー上の不純物をシリコン膜によって捕獲
し、ウェハー表面を清浄化でき、この結果、以後に行わ
れるHSG−Si膜の表面積増加率を改善することがで
きる。更に、プリコートは、反応室等の処理室を取り換
えることなく行うことができるため、経済性の面におい
ても、非常に有効である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体製造装
置の一工程を説明するための概略構成図である。
【図2】図1に示された半導体製造装置における他の工
程を説明するための概略構成図である。
【図3】図1の半導体製造装置における更に他の工程を
説明するための概略構成図である。
【図4】本発明の第2の実施の形態に係る半導体製造装
置の一工程を説明するための概略構成図である。
【図5】図4に示された半導体製造装置における他の工
程を説明するための概略構成図である。
【図6】図4に示された半導体製造装置における更に他
の工程を説明するための概略構成図である。
【図7】図4〜6に示された半導体製造装置の動作をよ
り具体的に説明するために、一部を拡大して示す図であ
る。
【図8】図7に示された部分の変形例を示す概略図であ
る。
【図9】図7に示された部分の他の変形例を示す概略図
である。
【図10】(a)は、本発明の第3の実施の形態に係る
半導体製造装置の部分拡大図である。(b)は、(a)
の一部を説明するための平面図である。(c)は、
(b)に示された部分の変形例を示す平面図である。
【図11】(a)は、図10に示された半導体製造装置
の変形例を示す図である。(b)は、図11(a)の一
部をより詳細に説明するための平面図である。
【図12】本発明に係る半導体製造装置による効果を説
明するための図である。
【符号の説明】
11 試料室 12 反応室 13 ロードロック室 14 ウェハー 15 カセット 16 ドア 17 真空ポンプ 18 ウェハー搬送用ロ
ボット 20 チャンバー部 21 ベローズ部 22 ヒーター 23 真空ポンプ 24 補助真空ポンプ 25 ウェハー搬送用ボ
ート 26 シリコン膜 28 設置台 30 ダミーウェハー

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 所定の処理を行う処理系の内壁に、所定
    の処理に先立ち、前記内壁にシリコン膜をコーティング
    しておき、前記処理系における気体不純物をシリコン膜
    により捕獲することを特徴とする気体不純物の捕獲方
    法。
  2. 【請求項2】 処理室内に、半導体ウェハーを導入し
    て、所定の処理を行う際に、前記所定の処理に先立ち、
    前記半導体ウェハーを構成する半導体と同一種類の半導
    体によって形成された半導体膜を前記処理室内にコーテ
    ィングした後、前記半導体ウェハーを処理室内に導入し
    て、半導体ウェハーから放出される気体不純物を前記半
    導体膜により捕獲、除去することを特徴とする気体不純
    物の捕獲方法。
  3. 【請求項3】 請求項2において、前記コーティングさ
    れる半導体膜はシリコン膜であることを特徴とする気体
    不純物の捕獲方法。
  4. 【請求項4】 請求項3において、シリコン系ガスを導
    入することによって、前記シリコン膜をコーティングす
    ることを特徴とする気体不純物の捕獲方法。
  5. 【請求項5】 請求項4において、前記シリコン系ガス
    は、シランガス、ジシランガス、トリシランガス、テト
    ラシランガスの少なくとも一つを含んでいることを特徴
    とする気体不純物の捕獲方法。
  6. 【請求項6】 請求項2において、前記コーティングさ
    れる半導体膜は、酸素、水分、並びに、酸性及びアルカ
    リ性の不純物、または、有機物を除去できると共に、前
    記所定の処理に使用される不活性ガスに対しては不活性
    であることを特徴とする気体不純物の捕獲方法。
  7. 【請求項7】 請求項6において、前記コーティングさ
    れる半導体膜は、ゲルマニウム膜であることを特徴とす
    る気体不純物の捕獲方法。
  8. 【請求項8】 請求項1または2において、前記所定の
    処理は、半球粒状のグレインを電極表面に有する積層型
    キャパシターを形成するための処理であることを特徴と
    する気体不純物の捕獲方法。
  9. 【請求項9】 処理空間を規定する排気可能な処理室
    と、前記処理空間内に処理すべきウェハーを搬入する搬
    入手段と、前記ウェハーが処理空間に搬入される前に、
    前記処理空間にガスを導入し、前記処理室の内壁に前記
    ガスによって定まる半導体膜を形成する手段とを備えて
    いることを特徴とする半導体製造装置。
  10. 【請求項10】 請求項9において、前記ガスはシリコ
    ン系ガスであり、且つ、半導体膜はシリコン膜であるこ
    とを特徴とする半導体製造装置。
  11. 【請求項11】 請求項9において、前記処理空間内
    に、前記ウェハーを複数枚設置できるウェハー設置用ボ
    ートが設けられていることを特徴とする半導体製造装
    置。
  12. 【請求項12】 請求項11において、前記ウェハー設
    置用ボートは、前記処理室の内壁と共に、前記半導体に
    よって予めコーティングされていることを特徴とする半
    導体製造装置。
  13. 【請求項13】 請求項12において、前記ウェハー設
    置用ボートは、複数のシェルフに分割されていることを
    特徴とする半導体製造装置。
JP8140272A 1996-06-03 1996-06-03 気体不純物の捕獲方法及び半導体製造装置 Expired - Fee Related JP3070660B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8140272A JP3070660B2 (ja) 1996-06-03 1996-06-03 気体不純物の捕獲方法及び半導体製造装置
US08/862,398 US5863602A (en) 1996-06-03 1997-05-23 Method for capturing gaseous impurities and semiconductor device manufacturing apparatus
KR1019970022771A KR100312577B1 (ko) 1996-06-03 1997-06-02 기체불순물포획방법및그장치
GB9711576A GB2313955B (en) 1996-06-03 1997-06-03 Method for capturing gaseous impurities and semiconductor device manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8140272A JP3070660B2 (ja) 1996-06-03 1996-06-03 気体不純物の捕獲方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
JPH09320970A true JPH09320970A (ja) 1997-12-12
JP3070660B2 JP3070660B2 (ja) 2000-07-31

Family

ID=15264924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8140272A Expired - Fee Related JP3070660B2 (ja) 1996-06-03 1996-06-03 気体不純物の捕獲方法及び半導体製造装置

Country Status (4)

Country Link
US (1) US5863602A (ja)
JP (1) JP3070660B2 (ja)
KR (1) KR100312577B1 (ja)
GB (1) GB2313955B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001131752A (ja) * 1999-11-04 2001-05-15 Anelva Corp プラズマクリーニング方法
JP2001345279A (ja) * 2000-03-29 2001-12-14 Hitachi Kokusai Electric Inc 半導体製造方法、基板処理方法、及び半導体製造装置
JP2002222804A (ja) * 2001-01-25 2002-08-09 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP2003051533A (ja) * 2001-08-03 2003-02-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2007088469A (ja) * 2005-09-22 2007-04-05 Siltronic Ag エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
JP2007243085A (ja) * 2006-03-13 2007-09-20 Nec Electronics Corp 成膜方法および半導体装置の製造方法
JP2009033120A (ja) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2010219494A (ja) * 2009-02-20 2010-09-30 Tokyo Electron Ltd 縦型熱処理装置及び熱処理方法
JP2010534935A (ja) * 2007-07-26 2010-11-11 アプライド マテリアルズ インコーポレイテッド 基板表面を洗浄するための方法および装置
JP2011216909A (ja) * 2003-03-26 2011-10-27 Hitachi Kokusai Electric Inc 基板処理装置及び半導体デバイスの製造方法
JP2013201203A (ja) * 2012-03-23 2013-10-03 Tokyo Electron Ltd 成膜装置のパーツ保護方法および成膜方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100263901B1 (ko) * 1997-10-14 2000-08-16 윤종용 반도체 디바이스 제조 장치, hsg-다결정 실리콘막의 제조 방법 및 hsg-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법
US6511760B1 (en) * 1998-02-27 2003-01-28 Restek Corporation Method of passivating a gas vessel or component of a gas transfer system using a silicon overlay coating
US6380090B1 (en) * 1998-05-29 2002-04-30 Winbond Electrinics Corp Protecting method applied to the semiconductor manufacturing process
US6362096B1 (en) 1998-07-31 2002-03-26 Streag Cvd Systems Ltd Wafer processing with water vapor pumping
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6204120B1 (en) * 1998-09-28 2001-03-20 Ag Associates (Israel) Ltd. Semiconductor wafer pretreatment utilizing ultraviolet activated chlorine
US6503573B1 (en) 1998-09-29 2003-01-07 The United States Of America As Represented By The Secretary Of The Navy Bomb annealing of thin films
US6119673A (en) * 1998-12-02 2000-09-19 Tokyo Seimitsu Co., Ltd. Wafer retrieval method in multiple slicing wire saw
KR100319170B1 (ko) 1999-12-30 2001-12-29 박종섭 반도체소자의 캐패시터 형성방법
JP2002043547A (ja) * 2000-07-28 2002-02-08 Nec Kyushu Ltd 半導体装置およびその製造方法
JP4342745B2 (ja) * 2000-09-27 2009-10-14 株式会社日立国際電気 基板処理方法および半導体装置の製造方法
JP3853302B2 (ja) * 2002-08-09 2006-12-06 東京エレクトロン株式会社 熱処理方法及び熱処理装置
TWI264758B (en) 2004-03-11 2006-10-21 Hitachi Int Electric Inc A substrate processing apparatus and a semiconductor device manufacturing method use the same
JP4455225B2 (ja) * 2004-08-25 2010-04-21 Necエレクトロニクス株式会社 半導体装置の製造方法
US7147908B2 (en) * 2004-10-13 2006-12-12 Hewlett-Packard Development Company, L.P. Semiconductor package with getter formed over an irregular structure
WO2007000469A1 (en) * 2005-06-29 2007-01-04 Oc Oerlikon Balzers Ag Method for manufacturing flat substrates
CN101869903A (zh) * 2005-08-02 2010-10-27 恩特格林斯公司 用于俘获基板的系统和方法
DE102009025971A1 (de) * 2009-06-15 2010-12-16 Aixtron Ag Verfahren zum Einrichten eines Epitaxie-Reaktors
US8785303B2 (en) * 2012-06-01 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for depositing amorphous silicon
US9512519B2 (en) * 2012-12-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition apparatus and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4428975A (en) * 1983-01-28 1984-01-31 Motorola, Inc. Process for improving nitride deposition on a semiconductor wafer
JPS6010621A (ja) * 1983-06-29 1985-01-19 Gijutsu Joho Kenkyusho:Kk 減圧エピタキシヤル成長装置
JPS6042823A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 薄膜形成方法
JPH01197388A (ja) * 1988-01-29 1989-08-09 Nec Corp 分子線結晶成長装置
JPH05206046A (ja) * 1992-01-29 1993-08-13 Nec Yamaguchi Ltd 炉芯管の製造方法
EP0648858A1 (en) * 1993-10-15 1995-04-19 Applied Materials, Inc. Methods of coating plasma etch chambers and apparatus for plasma etching workpieces
JP2833545B2 (ja) * 1995-03-06 1998-12-09 日本電気株式会社 半導体装置の製造方法
US5663090A (en) * 1995-06-29 1997-09-02 Micron Technology, Inc. Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001131752A (ja) * 1999-11-04 2001-05-15 Anelva Corp プラズマクリーニング方法
JP2001345279A (ja) * 2000-03-29 2001-12-14 Hitachi Kokusai Electric Inc 半導体製造方法、基板処理方法、及び半導体製造装置
US6828235B2 (en) 2000-03-29 2004-12-07 Hitachi Kokusai Electric Inc. Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus
JP2002222804A (ja) * 2001-01-25 2002-08-09 Tokyo Electron Ltd 熱処理方法及び熱処理装置
JP4700236B2 (ja) * 2001-08-03 2011-06-15 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2003051533A (ja) * 2001-08-03 2003-02-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2011216909A (ja) * 2003-03-26 2011-10-27 Hitachi Kokusai Electric Inc 基板処理装置及び半導体デバイスの製造方法
JP4589283B2 (ja) * 2005-09-22 2010-12-01 ジルトロニック アクチエンゲゼルシャフト エピタキシャルシリコンウェハの製造方法
JP2007088469A (ja) * 2005-09-22 2007-04-05 Siltronic Ag エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
JP2007243085A (ja) * 2006-03-13 2007-09-20 Nec Electronics Corp 成膜方法および半導体装置の製造方法
JP2009033120A (ja) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2010534935A (ja) * 2007-07-26 2010-11-11 アプライド マテリアルズ インコーポレイテッド 基板表面を洗浄するための方法および装置
JP2013012752A (ja) * 2007-07-26 2013-01-17 Applied Materials Inc 半導体基板を処理する方法
KR101389801B1 (ko) * 2007-07-26 2014-04-29 어플라이드 머티어리얼스, 인코포레이티드 기판 표면을 세정하기 위한 방법 및 장치
TWI455194B (zh) * 2007-07-26 2014-10-01 Applied Materials Inc 清潔基板表面之方法及設備
JP2010219494A (ja) * 2009-02-20 2010-09-30 Tokyo Electron Ltd 縦型熱処理装置及び熱処理方法
US8808452B2 (en) 2009-02-20 2014-08-19 Tokyo Electron Limited Silicon film formation apparatus and method for using same
JP2013201203A (ja) * 2012-03-23 2013-10-03 Tokyo Electron Ltd 成膜装置のパーツ保護方法および成膜方法

Also Published As

Publication number Publication date
GB2313955B (en) 2001-02-14
JP3070660B2 (ja) 2000-07-31
KR980005691A (ko) 1998-03-30
US5863602A (en) 1999-01-26
GB9711576D0 (en) 1997-07-30
KR100312577B1 (ko) 2003-07-16
GB2313955A (en) 1997-12-10

Similar Documents

Publication Publication Date Title
JP3070660B2 (ja) 気体不純物の捕獲方法及び半導体製造装置
US5910019A (en) Method of producing silicon layer having surface controlled to be uneven or even
KR100469126B1 (ko) 수소 함유량이 적은 박막 형성방법
US5629043A (en) Silicon nitride film formation method
JP4422217B2 (ja) HSG−Si膜の製造方法
JP2001345279A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
JPH1056154A (ja) 半導体装置の製造方法
KR100299784B1 (ko) 요철상폴리실리콘층의형성방법및이방법의실시에사용되는기판처리장치와반도체메모리디바이스
US6620740B2 (en) Methods to form electronic devices
JPH09298284A (ja) 半導体容量素子の形成方法
JP3246476B2 (ja) 容量素子の製造方法、及び、容量素子
US6300217B1 (en) Method for fabricating a semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization thereof
JP2982863B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP3269531B2 (ja) 半導体装置の製造方法
JPH07221034A (ja) 半導体装置の製造方法
JP3209965B2 (ja) 金属酸化膜の形成方法
KR20080100783A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2000200883A (ja) メモリセル用キャパシタの製作方法及び基板処理装置
JP2855978B2 (ja) 窒化シリコン膜の製造方法
JP3531672B2 (ja) 金属酸化膜の形成方法
JP4362965B2 (ja) 成膜装置および成膜方法
JP3181570B2 (ja) 金属酸化膜の形成方法
JPH1140763A (ja) 半導体装置の製造方法
CN1180470C (zh) 制作半导体存贮器件的电容器下电极的方法
JP3024589B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees