JP2014011293A5 - - Google Patents

Download PDF

Info

Publication number
JP2014011293A5
JP2014011293A5 JP2012146636A JP2012146636A JP2014011293A5 JP 2014011293 A5 JP2014011293 A5 JP 2014011293A5 JP 2012146636 A JP2012146636 A JP 2012146636A JP 2012146636 A JP2012146636 A JP 2012146636A JP 2014011293 A5 JP2014011293 A5 JP 2014011293A5
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
manufacturing
epitaxial silicon
crystal ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012146636A
Other languages
English (en)
Other versions
JP2014011293A (ja
JP5845143B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2012146636A priority Critical patent/JP5845143B2/ja
Priority claimed from JP2012146636A external-priority patent/JP5845143B2/ja
Priority to US13/925,267 priority patent/US9425264B2/en
Priority to KR1020130072869A priority patent/KR101473784B1/ko
Publication of JP2014011293A publication Critical patent/JP2014011293A/ja
Publication of JP2014011293A5 publication Critical patent/JP2014011293A5/ja
Priority to US14/850,194 priority patent/US9755022B2/en
Application granted granted Critical
Publication of JP5845143B2 publication Critical patent/JP5845143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

この微小ピットは以下のようなメカニズムで発生すると考えられる。すなわち、ポリシリコン膜形成前の段階では、シリコンウェーハの格子間には、酸素と赤リンが存在している。基板抵抗率を低くするために、シリコンウェーハ中の赤リンの濃度を高くすると、過飽和な赤リンが格子間に存在することとなる。
この状態から、ポリシリコン膜を形成するためにシリコンウェーハを加熱すると、酸素の拡散能が赤リンの拡散能よりも大きいため、酸素が格子間を移動して赤リンと結合し、酸素と赤リンのクラスター(微小析出物)が形成される。
通常、エピタキシャル工程ではエピタキシャル膜を成長させるに先立って、シリコンウェーハ表面に存在する自然酸化膜除去を目的に、水素ガス雰囲気下で1100℃以上の温度で30秒以上の熱処理(以下、「水素ベーク」という)が施される。
ところが、酸素と赤リンのクラスターが形成されたシリコンウェーハに対して、エピタ
キシャル工程で実施される水素ベークが施されると、シリコンウェーハの最表層の酸素と赤リンは外方拡散するが、クラスターは安定状態にあるため、最表層に残留する。そして、水素ガスによるエッチング作用により、シリコンウェーハの最表層とクラスターとのエッチング速度の違いから、クラスターが選択的にエッチングされ微小ピットとなる。
この微小ピットが形成されたシリコンウェーハに対してエピタキシャル成長を行うと、微小ピットが起源となってエピタキシャル膜内にSFとなって発生すると考えられる。
<実験6:アルゴンアニールによるエピタキシャルシリコンウェーハの面内抵抗均一性への影響調査>
実験5において、1200℃でアルゴンアニールを行ったエピタキシャルシリコンウェーハのうち、熱処理時間が0分、60分、120分のものについて、エピタキシャル膜面内の抵抗分布を評価した。その結果を、図11に示す。
図11に示すように、熱処理時間が長くなるほど、エピタキシャル膜外周部での抵抗率が高くなり、面内での抵抗率が均一化することが分かった。
また、抵抗率の均一性Δρ(Δρ=(最大値−最小値)/(2×平均値)×100%)を評価したところ、以下の通りであった。
熱処理時間 0分:9.6%
熱処理時間 60分:1.9%
熱処理時間120分:1.1%
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法は、抵抗率が0.9mΩ・cm以下となるようにリンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、CZ法により製造された単結晶インゴットから切り出されたシリコンウェーハの裏面に酸化膜を形成する裏面酸化膜形成工程と、前記シリコンウェーハの外周部に存在する前記酸化膜を除去する裏面酸化膜除去工程と、前記裏面酸化膜除去工程後の前記シリコンウェーハに対し、アルゴンガス雰囲気下において1200℃以上1220℃以下の温度で熱処理を行うアルゴンアニール工程と、前記アルゴンアニール工程後の前記シリコンウェーハの表面にエピタキシャル膜を形成するエピタキシャル膜形成工程とを有することを特徴とする。
また、本発明のエピタキシャルシリコンウェーハの製造方法では、前記アルゴンアニール工程は、前記シリコンウェーハ中の酸素とリンとの結合により形成されるクラスターを溶体化し、かつ、前記シリコンウェーハの表面のリンを外方拡散させるように、熱処理を行うことが好ましい。
さらに、本発明のエピタキシャルシリコンウェーハの製造方法では、前記アルゴンアニール工程の熱処理時間は、30分以上120分以下であることが好ましい。
また、本発明のエピタキシャルシリコンウェーハの製造方法では、前記アルゴンアニール工程の熱処理時間は、60分以上120分以下であることが好ましい。
ここで、ピット評価用熱処理としては、前述したようにエピタキシャル工程で実施される水素ベーク熱処理条件を模擬した熱処理条件を採用することができ、代表的な条件として、水素ガス雰囲気下において1200℃の温度で30秒の熱処理条件を例示することができる。水素ベーク熱処理条件を模擬した熱処理条件とすることにより、単結晶インゴットの製造段階においてクラスターが多く発生している単結晶インゴット部分から、評価用のシリコンウェーハを切り出し、当該評価用のシリコンウェーハに対してピット評価用熱処理を行うと、その表面に微小ピットが観察され、単結晶インゴットにおける当該評価用のシリコンウェーハを含む部分にも、クラスターが発生しているものと結論付けることができる。
一方、クラスターが発生していない部分の評価用のシリコンウェーハに対してピット評価用熱処理を行うと、その表面に微小ピットが観察されず、単結晶インゴットにおける当該評価用のシリコンウェーハを含む部分にも、クラスターが発生していないものと結論付けることができる。
なお、シリコンウェーハに発生した微小ピットをAFMで観察した結果、それぞれの径は、300nm〜500nmでほぼ同一であり、深さは、2.0nm〜5.5nmでほぼ同一であることが分かっている。また、微小ピットの個数は、SFの個数とほぼ同じであることが分かっている。
このことから、上述の「微小ピットが観察される」場合とは、径が500nm以上の微小ピットの個数が1個/cm以上(200mのシリコンウェーハ1枚あたり314個以上)の場合を意味し、「微小ピットが観察されない」場合とは、前記条件を満たさない場合を意味するものとする。
本発明によれば、単結晶インゴットから評価用のシリコンウェーハを切り出して、ピット評価用熱処理を行うことにより、単結晶インゴットの製造段階において、クラスターが発生している部分を推定することができる。したがって、クラスターが発生していると推定される部分から得られるシリコンウェーハに対して、アルゴンアニール工程を含む全工程を行うことにより、SFの発生が抑制された高品質のエピタキシャルシリコンウェーハを製造することができる。
また、クラスターが発生していないと推定される部分から得られるシリコンウェーハに対して、アルゴンアニール工程以外の工程を行うことにより、SFの発生が抑制された高品質のエピタキシャルシリコンウェーハを効率よく製造することができる。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハにおけるゲルマニウムの濃度が3.70×1019atoms/cm以上2.93×1020atoms/cm以下となるようにゲルマニウムを添加して、CZ法により単結晶インゴットを製造する単結晶インゴット製造工程を有することが好ましい。
本発明によれば、シリコンウェーハとエピタキシャル膜との界面部分での赤リンの濃度
差に起因する転位欠陥(ミスフィット転位)の発生を抑制できる。
本発明のエピタキシャルシリコンウェーハは、抵抗率が0.9mΩ・cm以下となるようにリンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられ、裏面に酸化膜のみが設けられたエピタキシャルシリコンウェーハであって、前記エピタキシャル膜の表面で観察される90nmサイズ以上のLPD(Light Point Defect)の平均個数が1個/cm以下であることを特徴とする。
以下、本発明の実施形態を図面を参照して説明する。
図20に示すように、エピタキシャルシリコンウェーハの製造方法では、単結晶インゴット製造工程を行う(ステップS1)。
この単結晶インゴット製造工程では、図示しない引き上げ装置を用いたCZ法(チョクラルスキー法)にて、n型ドーパントとして赤リンを添加したシリコン融液から、図21(A)に示すような単結晶インゴット1を製造する。この単結晶インゴット1は、直径が200mmであり、肩部11と、直胴部12と、テール部13とを備える。
ここで、単結晶インゴット1から切り出されたシリコンウェーハの抵抗率が0.6mΩ・cm以上0.9mΩ・cm以下となるように、以下の条件で単結晶インゴット1を製造した。
赤リン濃度:8.29×1019atoms/cm以上1.32×1020atoms/cm以下
酸素濃度:7×1017atoms/cm以上12×1017atoms/cm以下
なお、ミスフィット転位を抑制するために、3.70×1019atoms/cm以上2.93×1020atoms/cm以下の濃度のゲルマニウムを添加してもよい。
このステップS5において、微小ピットが観察された、すなわち径が500nm以上の
微小ピットが1個/cm以上(200mのシリコンウェーハ1枚あたり314個以上)観察されたと判定した場合、この評価用のシリコンウェーハ141を含む小ブロック140から、図21(B),(C)に示すように、製品用のシリコンウェーハ142を切り出す。そして、図20に示すように、この製品用のシリコンウェーハ142に対して、裏面酸化膜形成工程(ステップS6)、裏面酸化膜除去工程(ステップS7)、アルゴンアニール工程(ステップS8)、水素ベーク工程((エピタキシャル膜形成工程)ステップS9)、エピタキシャル膜成長工程((エピタキシャル膜形成工程)ステップS10)の処理を行う。
すなわち、この製品用のシリコンウェーハ142にはクラスターが発生している可能性が高いため、アルゴンアニール工程を含む全ての工程を行う。
一方、図20に示すように、ステップS5において、微小ピットが観察されなかった、すなわち径が500nm以上の微小ピットが1個/cm以上(200mのシリコンウェーハ1枚あたり314個以上)観察されなかったと判定した場合、この評価用のシリコンウェーハ141を含む小ブロック140から切り出した製品用のシリコンウェーハ142に対して、ステップS6,S7,S9,S10とそれぞれ同じ条件で、裏面酸化膜形成工程(ステップS11)、裏面酸化膜除去工程(ステップS12)、水素ベーク工程((エピタキシャル膜形成工程)ステップS13)、エピタキシャル膜成長工程((エピタキシャル膜形成工程)ステップS14)の処理を行う。
すなわち、この製品用のシリコンウェーハ142にはクラスターが発生している可能性が低いため、クラスターを溶体化するためのアルゴンアニール工程を行う必要がない。このような理由から、アルゴンアニール工程を除く全ての工程を行う。
そして、上述のステップS11〜S14の処理を行うことによって、エピタキシャルシリコンウェーハ2に発生しているSFの個数が1個/cm以下であって、1枚のエピタキシャルシリコンウェーハ2に発生しているLPDの個数が314個以下の高品質のエピタキシャルシリコンウェーハ2を製造することができる。

Claims (11)

  1. 抵抗率が0.9mΩ・cm以下となるようにリンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、
    CZ法により製造された単結晶インゴットから切り出されたシリコンウェーハの裏面に酸化膜を形成する裏面酸化膜形成工程と、
    前記シリコンウェーハの外周部に存在する前記酸化膜を除去する裏面酸化膜除去工程と、
    前記裏面酸化膜除去工程後の前記シリコンウェーハに対し、アルゴンガス雰囲気下において1200℃以上1220℃以下の温度で熱処理を行うアルゴンアニール工程と、
    前記アルゴンアニール工程後の前記シリコンウェーハの表面にエピタキシャル膜を形成するエピタキシャル膜形成工程とを有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
  2. 請求項1に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記アルゴンアニール工程は、前記シリコンウェーハ中の酸素とリンとの結合により形成されるクラスターを溶体化し、かつ、前記シリコンウェーハの表面のリンを外方拡散させるように、熱処理を行うことを特徴とするエピタキシャルシリコンウェーハの製造方法。
  3. 請求項2に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記アルゴンアニール工程の熱処理時間は、30分以上120分以下であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  4. 請求項3に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記アルゴンアニール工程の熱処理時間は、60分以上120分以下であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  5. 請求項1から請求項4のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記単結晶インゴットから切り出された評価用のシリコンウェーハに対してピット評価用熱処理を行い、その表面にピットが観察された場合に、当該評価用のシリコンウェーハの切り出し位置を含む部分から切り出されるシリコンウェーハに対し、前記裏面酸化膜形成工程から前記エピタキシャル膜形成工程に至る全ての工程を行うことを特徴とするエピタキシャルシリコンウェーハの製造方法。
  6. 請求項1から請求項5のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記単結晶インゴットから切り出された評価用のシリコンウェーハに対してピット評価用熱処理を行い、その表面にピットが観察されない場合に、当該評価用のシリコンウェーハの切り出し位置を含む部分から切り出されるシリコンウェーハに対し、前記裏面酸化膜形成工程から前記エピタキシャル膜形成工程に至る工程のうち前記アルゴンアニール工程以外の工程を行うことを特徴とするエピタキシャルシリコンウェーハの製造方法。
  7. 請求項1から請求項のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記単結晶インゴットから切り出されたシリコンウェーハは、前記単結晶インゴットのうち当該単結晶インゴットの製造工程において570℃±70℃の範囲内で加熱された時間が200分を超える部分から切り出されたシリコンウェーハであることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  8. 請求項1から請求項のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記シリコンウェーハの抵抗率は、0.8mΩ・cm未満であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  9. 請求項に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記シリコンウェーハの抵抗率は、0.6mΩ・cm以上であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  10. 請求項1から請求項のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記シリコンウェーハにおけるゲルマニウムの濃度が3.70×1019atoms/cm以上2.93×1020atoms/cm以下となるようにゲルマニウムを添加
    して、CZ法により単結晶インゴットを製造する単結晶インゴット製造工程を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
  11. 抵抗率が0.9mΩ・cm以下となるようにリンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられ、裏面に酸化膜のみが設けられたエピタキシャルシリコンウェーハであって、前記エピタキシャル膜の表面で観察される90nmサイズ以上のLPD(Light Point Defect)の平均個数が1個/cm以下であることを特徴とするエピタキシャルシリコンウェーハ。
JP2012146636A 2012-06-29 2012-06-29 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ Active JP5845143B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012146636A JP5845143B2 (ja) 2012-06-29 2012-06-29 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
US13/925,267 US9425264B2 (en) 2012-06-29 2013-06-24 Method for growing an epitaxial film on a phosphorous-doped silicon wafer
KR1020130072869A KR101473784B1 (ko) 2012-06-29 2013-06-25 에피택셜 실리콘 웨이퍼의 제조 방법 및, 에피택셜 실리콘 웨이퍼
US14/850,194 US9755022B2 (en) 2012-06-29 2015-09-10 Epitaxial silicon wafer having reduced stacking faults

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012146636A JP5845143B2 (ja) 2012-06-29 2012-06-29 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ

Publications (3)

Publication Number Publication Date
JP2014011293A JP2014011293A (ja) 2014-01-20
JP2014011293A5 true JP2014011293A5 (ja) 2015-04-23
JP5845143B2 JP5845143B2 (ja) 2016-01-20

Family

ID=49777243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012146636A Active JP5845143B2 (ja) 2012-06-29 2012-06-29 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ

Country Status (3)

Country Link
US (2) US9425264B2 (ja)
JP (1) JP5845143B2 (ja)
KR (1) KR101473784B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014002133B4 (de) * 2013-04-24 2017-06-22 Sumco Techxiv Corporation Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer
CN106797207B (zh) * 2014-12-17 2021-04-20 株式会社村田制作所 压电振子以及压电振动装置
JP6477210B2 (ja) 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6369388B2 (ja) * 2015-05-13 2018-08-08 信越半導体株式会社 シリコン単結晶基板の評価方法
JP6432879B2 (ja) * 2015-11-13 2018-12-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6447960B2 (ja) * 2016-04-01 2019-01-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP6372709B2 (ja) * 2016-04-20 2018-08-15 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6598140B2 (ja) * 2016-05-19 2019-10-30 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2018186248A1 (ja) 2017-04-06 2018-10-11 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
KR102311321B1 (ko) 2017-04-25 2021-10-08 가부시키가이샤 사무코 실리콘 단결정의 제조 방법 및 에피택셜 실리콘 웨이퍼의 제조 방법
CN108878310B (zh) * 2017-05-12 2022-01-25 无锡华润安盛科技有限公司 芯片切割系统及其控制电路
CN109509704A (zh) * 2017-09-15 2019-03-22 胜高股份有限公司 外延硅晶片的制备方法及外延硅晶片
JP6835006B2 (ja) * 2018-02-16 2021-02-24 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
US20220005706A1 (en) * 2020-07-02 2022-01-06 Atomera Incorporated Method for making a semiconductor device using superlattices with different non-semiconductor thermal stabilities
CN112426527B (zh) * 2020-11-30 2021-09-28 南京大学 一种具有抗肿瘤功能的二维红磷纳米材料

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790009B2 (ja) 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
JP3824675B2 (ja) 1995-03-03 2006-09-20 有限会社デジタル・ウェーブ 結晶製造装置
EP0798765A3 (en) * 1996-03-28 1998-08-05 Shin-Etsu Handotai Company Limited Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP4470231B2 (ja) * 1999-03-31 2010-06-02 株式会社Sumco 半導体シリコンウェーハの製造方法
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US6663709B2 (en) * 2001-06-26 2003-12-16 Memc Electronic Materials, Inc. Crystal puller and method for growing monocrystalline silicon ingots
JP4089809B2 (ja) 2002-03-13 2008-05-28 Sumco Techxiv株式会社 半導体ウェーハのエッジ部の酸化膜除去装置
US7229542B2 (en) 2002-05-07 2007-06-12 Microfabrica Inc. Methods of and apparatus for molding structures using sacrificial metal patterns
KR100603588B1 (ko) 2004-06-09 2006-07-24 주식회사 하이닉스반도체 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
JP4815801B2 (ja) * 2004-12-28 2011-11-16 信越半導体株式会社 シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
KR100827038B1 (ko) 2006-12-21 2008-05-02 주식회사 실트론 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법
JP5012554B2 (ja) 2008-02-19 2012-08-29 株式会社Sumco エピタキシャルウェーハの製造方法
TWI442478B (zh) 2008-03-05 2014-06-21 Sumco Corp 矽基板及其製造方法
JP5347288B2 (ja) * 2008-03-17 2013-11-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2010153631A (ja) * 2008-12-25 2010-07-08 Sumco Techxiv株式会社 エピタキシャルシリコンウェーハとその製造方法
DE102009010556B4 (de) 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP5463693B2 (ja) 2009-03-03 2014-04-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP5246065B2 (ja) * 2009-06-29 2013-07-24 株式会社Sumco エピタキシャルシリコンウェーハとその製造方法
JP5609025B2 (ja) 2009-06-29 2014-10-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2011029440A (ja) 2009-07-27 2011-02-10 Renesas Electronics Corp 半導体装置の製造方法および条件出力システム
JP5445075B2 (ja) 2009-11-27 2014-03-19 株式会社Sumco エピタキシャルウェーハの製造方法
JP6009237B2 (ja) 2012-06-18 2016-10-19 Sumco Techxiv株式会社 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ

Similar Documents

Publication Publication Date Title
JP2014011293A5 (ja)
JP5845143B2 (ja) エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP6477210B2 (ja) エピタキシャルシリコンウェーハの製造方法
TWI548785B (zh) 矽晶圓及其製造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
JP6241381B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP6052189B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2013048137A (ja) シリコンウェーハの製造方法
JP5984448B2 (ja) シリコンウェーハ
TWI621182B (zh) 磊晶矽晶圓
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6432879B2 (ja) エピタキシャルウェーハの製造方法
JP6052188B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP6598140B2 (ja) エピタキシャルウェーハの製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP2008294256A (ja) シリコン単結晶ウェーハの製造方法
JP2021130579A (ja) 半導体シリコンウェーハの製造方法
JP2001118801A (ja) エピタキシャルウェーハ用基板およびこれを用いた半導体装置