JP2014011293A - エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ - Google Patents

エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ Download PDF

Info

Publication number
JP2014011293A
JP2014011293A JP2012146636A JP2012146636A JP2014011293A JP 2014011293 A JP2014011293 A JP 2014011293A JP 2012146636 A JP2012146636 A JP 2012146636A JP 2012146636 A JP2012146636 A JP 2012146636A JP 2014011293 A JP2014011293 A JP 2014011293A
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
manufacturing
single crystal
crystal ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012146636A
Other languages
English (en)
Other versions
JP5845143B2 (ja
JP2014011293A5 (ja
Inventor
Tadashi Kawashima
正 川島
Naoya Nonaka
直哉 野中
Masayuki Shinagawa
正行 品川
Takeshi Uesono
剛 上園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Sumco Corp
Original Assignee
Sumco Techxiv Corp
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp, Sumco Corp filed Critical Sumco Techxiv Corp
Priority to JP2012146636A priority Critical patent/JP5845143B2/ja
Priority to US13/925,267 priority patent/US9425264B2/en
Priority to KR1020130072869A priority patent/KR101473784B1/ko
Publication of JP2014011293A publication Critical patent/JP2014011293A/ja
Publication of JP2014011293A5 publication Critical patent/JP2014011293A5/ja
Priority to US14/850,194 priority patent/US9755022B2/en
Application granted granted Critical
Publication of JP5845143B2 publication Critical patent/JP5845143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】抵抗率が極めて低いシリコンウェーハを用いる場合でも、エピタキシャル膜へのＳＦの発生低減とエピタキシャル膜面内の抵抗率の均一化を図れるエピタキシャルシリコンウェーハを製造可能なエピタキシャルシリコンウェーハの製造方法を提供すること。
【解決手段】シリコンウェーハの裏面に酸化膜を形成する裏面酸化膜形成工程Ｓ６と、シリコンウェーハの外周部に存在する酸化膜を除去する裏面酸化膜除去工程Ｓ７と、裏面酸化膜除去工程Ｓ７後のシリコンウェーハに対し、アルゴンガス雰囲気下において１２００℃以上１２２０℃以下の温度で６０分以上１２０分以下の熱処理を行うアルゴンアニール工程Ｓ８と、アルゴンアニール工程Ｓ８後のシリコンウェーハの表面にエピタキシャル膜を形成するエピタキシャル膜形成工程Ｓ９，Ｓ１０とを有する。
【選択図】図２０

Description

本発明は、エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハに関する。
例えば、パワーＭＯＳトランジスタ用のエピタキシャルシリコンウェーハには、そのシリコンウェーハの基板抵抗率が非常に低いことが要求される。シリコンウェーハの基板抵抗率を十分に低くするために、シリコンウェーハの素材である単結晶のインゴット（以下、単結晶インゴットという）の引き上げ工程で（すなわち、シリコン結晶の育成時に）、溶融シリコンに抵抗率調整用のｎ型ドーパントとして砒素（Ａｓ）やアンチモン（Ｓｂ）をドープする技術が知られている。しかし、これらのドーパントは非常に蒸発しやすいので、シリコン結晶中のドーパント濃度を十分に高くすることが難しく、要求される程度に低い抵抗率をもつシリコンウェーハを製造することが難しい。
そこで、砒素（Ａｓ）やアンチモン（Ｓｂ）より比較的揮発性の低い性質をもつｎ型ドーパントとしてリン（Ｐ）を高濃度にドープした基板抵抗率が非常に低いシリコンウェーハが使用されつつある（例えば、特許文献１参照）。
この特許文献１には、単結晶インゴット育成時に高濃度のリンとゲルマニウム（Ｇｅ）を一緒にドープしたシリコンウェーハに、エピタキシャル膜を成長させると、積層欠陥（スタッキングフォルト、以下、ＳＦという）がエピタキシャル膜に多数発生し、このＳＦが段差としてシリコンウェーハの表面に現れて、シリコンウェーハの表面のＬＰＤ（Light Point Defect：ライト・ポイント・デフェクト）レベルが大きく悪化することが記載されている。
このような不具合を解消するために、特許文献１には、シリコンウェーハに対して水素ガス雰囲気下でプレベーク処理を行った後、ＣＶＤ法により１０００℃〜１０９０℃の低い温度でエピタキシャル膜を成長させることが開示されている。
一方、エピタキシャルシリコンウェーハは、高温でエピタキシャル成長が行なわれるために、単結晶インゴットの育成段階で結晶内に形成された酸素析出物（ＢＭＤ）や酸素析出核などが高温熱処理によって消滅してしまい、ゲッタリング能力が低いという問題がある。
ゲッタリング不足を解消するための対策としては、ポリバックシール（ＰＢＳ）法をエピタキシャル成長処理前に行う技術が知られている。ポリバックシール法とは、シリコンウェーハの裏面にポリシリコン膜を形成して、シリコンウェーハとの界面などにできる歪み場や格子不整合を利用するＥＧ（External Gettering）法の一例である。
特許文献２では、ゲッタリング能力の向上を目的に、単結晶インゴット育成時にリンとゲルマニウムをドープしたシリコンウェーハにエピタキシャル膜を成長させる際、エピタキシャル膜を成長させる前にある特定のＰＢＳ条件でポリシリコン膜をシリコンウェーハの裏面に形成させることが開示されている。
具体的には、ポリシリコン膜をシリコンウェーハの裏面に形成した場合にも、ＳＦがエピタキシャル膜に多数発生し、そのＳＦが段差としてシリコンウェーハの表面に現れて、シリコンウェーハの表面のＬＰＤレベルが大きく悪化するという不具合があるため、シリコンウェーハの裏面に、６００℃未満の温度でポリシリコン膜を形成することで、ＳＦの発生を効果的に抑制できることが開示されている。
特開２０１０−１５３６３１号公報 特開２０１１−９６１３号公報
ところで、近年、基板抵抗率が０．９ｍΩ・ｃｍ以下のｎ型のシリコンウェーハのニーズが生じている。このようなニーズに対応するためには、単結晶インゴット育成時に赤リンが高濃度にドープされたシリコンウェーハ上に、エピタキシャル膜を形成したエピタキシャルシリコンウェーハが必要となる。
そこで、このようなエピタキシャルシリコンウェーハを製造する際に、特許文献１，２に記載のような方法を適用することが考えられる。
しかしながら、本発明者らの実験によれば、上述のように０．９ｍΩ・ｃｍ以下という基板抵抗率が非常に低い場合には、特許文献１，２に記載の方法を適用しても、ＳＦの発生が抑制できず、高品質のエピタキシャルシリコンウェーハを製造できないという問題があることが明らかとなった。また、基板抵抗率が低くなることに伴い、エピタキシャル膜の成長時に赤リンがシリコンウェーハから飛び出して、成長したエピタキシャル膜に取り込まれる現象（オートドープ）が発生し、エピタキシャル膜面内の抵抗率にばらつきが生じるという問題があることが明らかとなった。
本発明の目的は、抵抗率が極めて低いシリコンウェーハを用いる場合でも、エピタキシャル膜へのＳＦの発生低減とエピタキシャル膜面内の抵抗率の均一化を図れるエピタキシャルシリコンウェーハを製造可能なエピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハを提供することにある。
本発明者は、鋭意研究を重ねた結果、次の知見を見出した。
特許文献２に記載されているように、エピタキシャル成長後に発生しているＳＦは、ポリシリコン膜を形成した基板においては、エピタキシャル成長前のシリコンウェーハ表面に存在する微小ピット（微小凹部）を起点に発生している、ということが確認されている。
この微小ピットは、ｐ型ドーパントとしてボロン（Ｂ）を高濃度に添加したシリコンウェーハにプリベーク処理を施しても観察されず、ゲルマニウムの添加の有無に係わらず、ｎ型ドーパントとしてリン（Ｐ）を添加したときにのみ微小ピットが観察されることから、シリコンウェーハの結晶内に高濃度にドープしたリンが関与している可能性が高いと考えられる。
この微小ピットは以下のようなメカニズムで発生すると考えられる。すなわち、ポリシリコン膜形成前の段階では、シリコンウェーハの格子間には、酸素と赤リンが存在している。基板抵抗率を高くするために、シリコンウェーハ中の赤リンの濃度を高くすると、過飽和な赤リンが格子間に存在することとなる。
この状態から、ポリシリコン膜を形成するためにシリコンウェーハを加熱すると、酸素の拡散能が赤リンの拡散能よりも大きいため、酸素が格子間を移動して赤リンと結合し、酸素と赤リンのクラスター（微小析出物）が形成される。
通常、エピタキシャル工程ではエピタキシャル膜を成長させるに先立って、シリコンウェーハ表面に存在する自然酸化膜除去を目的に、水素ガス雰囲気下で１１００℃以上の温度で３０秒以上の熱処理（以下、「水素ベーク」という）が施される。
ところが、酸素と赤リンのクラスターが形成されたシリコンウェーハに対して、エピタキシャル工程で実施される水素ベークが施されると、シリコンウェーハの最表層の酸素と赤リンは外方拡散するが、クラスターは安定状態にあるため、最表層に残留する。そして、水素ガスによるエッチング作用により、シリコンウェーハの最表層とクラスターとのエッチング速度の違いから、クラスターが選択的にエッチングされ微小ピットとなる。
この微小ピットが形成されたシリコンウェーハに対してエピタキシャル成長を行うと、微小ピットが起源となってエピタキシャル膜内にＳＦとなって発生すると考えられる。
上述のように、ＳＦの発生原因が、酸素と赤リンのクラスターに起因する微小ピットであると考えられることから、クラスター形成に関与する加熱が行われるポリバックシール法を適用しないことにより、ＳＦの発生が抑制できると考えられる。ポリシリコン膜を無くすと、ゲッタリング能力が低くなるおそれがあるが、赤リンの濃度を高くすることでゲッタリング能力を維持することができる。このため、ポリシリコン膜を無くしても、ゲッタリング能力を低くすることなく、ＳＦの発生を抑制できると考えられる。
しかしながら、基板抵抗率を０．９ｍΩ・ｃｍ以下とするために、赤リンの濃度をさらに高くすると、ポリバックシール法を適用しないだけでは、ＳＦの発生が抑制できないことが分かり、これまでに想定し得ない結果となった。また、結晶の長さ方向のＳＦ分布を、対応するエピタキシャルウェーハで詳細に調査したところ、図１に示すように、単結晶インゴットのうち、固化率が約６０％より小さい部分では、直径２００ｍｍのシリコンウェーハ１ｃｍ２あたりのＳＦの個数（以下、単に、ＳＦの個数という）が１０個以上であり、固化率が前記約６０％より大きい部分（点線で囲まれる部分）では、ＳＦの個数が０個となることが分かった。すなわち、ＳＦの個数が単結晶インゴットの固化率に依存していることが分かった。
なお、固化率とは、最初に石英坩堝に貯留されたドーパント添加融液の初期チャージ重量に対する単結晶インゴットの引上げ重量の割合をいう。ここで、ＳＦの個数は、レーザーテック社製Ｍａｇｉｃｓで欠陥の実体観察を行い、個数を測定した。
しかし、１本の単結晶インゴットから、基板抵抗率が０．９ｍΩ・ｃｍ以下の製品をより多く取れることが好ましい。本発明者は、固化率が約６０％よりも小さい部分と大きい部分との相違点について検討を行った結果、結晶の受ける熱履歴が影響を与えている可能性があることに着目した。
そこで、本発明者は、固化率と熱履歴との相関を調べるための実験を行った。
＜実験１：固化率と熱履歴およびＳＦの発生個数との相関調査＞
通常の単結晶インゴットの製造条件では、種結晶に連続し直径が徐々に増加する肩部を形成する工程（肩部形成工程）と、肩部に連続して形成され直径が略均一の直胴部を形成する工程（直胴部形成工程）と、直胴部の下端に連続し直径が徐々に低下してゼロになるテール部を形成する工程（テール部形成工程）とを行う。そして、テール部形成工程が終了した後、単結晶インゴットを冷却する工程（冷却工程）を行い、単結晶インゴットを引き上げ装置から取り出す。
このような製造条件のため、単結晶インゴットの下端に近くなるほど（固化率が大きくなるほど）、ドーパント添加融液から出た後の時間が短くなると考えられる。
まず、上述の製造条件で単結晶インゴットを製造し、各固化率における各温度（５００℃±５０℃、７００℃±５０℃、９００℃±５０℃、１１００℃±５０℃）での滞在時間を調べた。その結果を図２に示す。なお、シリコンウェーハの基板抵抗率が０．９ｍΩ・ｃｍ以下となるように、ドーパントとして赤リンをシリコン融液に添加して、ドーパント添加融液を生成した。また、ドーパント添加融液のチャージ量を、通常と同じ１００ｋｇとした。
図２に示すように、二点鎖線で囲まれる部分であって、固化率が６０％より大きい部分では、固化率が６０％より小さい部分と比べて、特に５００℃±５０℃での滞在時間が極端に短いことが分かった。
また、この単結晶インゴットから複数の固化率に対応するシリコンウェーハを切り出して、エピタキシャルシリコンウェーハを製造し、各エピタキシャルシリコンウェーハのＳＦの個数を調べた。その結果を図２に示す。
なお、この図２の結果は、シリコンウェーハの裏面にポリシリコン膜を設けずに、シリコンウェーハに対して水素ガス雰囲気中で１２００℃の温度で３０秒間加熱する水素ベーク処理を施した後、後述する実験３のエピタキシャル成長条件と同じ条件でエピタキシャル膜を形成したときの結果である。
図２に示すように、ＳＦの個数は、単結晶インゴットの５００℃±５０℃での滞在時間とほぼ相関があり、固化率が６０％より大きい部分では０となることが分かった。
以上から、単結晶インゴットが５００℃±５０℃となる時間を短くすれば、ＳＦの発生を抑制できることが分かった。また、ＳＦの発生原因であるクラスターは、単結晶インゴットの製造時の温度に依存して形成される可能性があることが分かった。
このことから、単結晶インゴットの広い範囲にわたって５００℃±５０℃となる時間を短くすれば、ＳＦの発生を抑制できると考えられる。しかし、単結晶インゴットを長手方向に引き上げていく引き上げ法によって、前述のような温度制御を行うよりも、単結晶インゴットの製造後の処理を変更する方が容易であると考えられる。
そこで、本発明者は、単結晶インゴットの製造段階においてクラスターが形成されたとしても、その後の処理によってＳＦの発生を抑制できる方法について検討を行った。
＜実験２：ＬＰＤの発生状況調査＞
まず、シリコンウェーハのＬＰＤの評価と、シリコンウェーハに対してピット評価用熱処理を行った後のＬＰＤの評価を行った。
具体的には、まず、以下の基板条件を満たし、ＳＦが発生する固化率での単結晶インゴット領域から得られた（ＳＦが発生する固化率に対応する）シリコンウェーハと、ＳＦが発生しない固化率に対応するシリコンウェーハとを準備した。
［基板条件］
直径：２００ｍｍ
基板抵抗率：０．８ｍΩ・ｃｍ
（赤リン濃度：９．４７×１０１９ａｔｏｍｓ／ｃｍ３）
次に、各シリコンウェーハの裏面（エピタキシャル膜の形成面と反対の面）に、以下のポリシリコン膜形成条件を満たすポリシリコン膜を形成した。
［ポリシリコン膜形成条件］
成膜方法：ＣＶＤ法
成膜温度：６５０℃
ポリシリコン膜の厚さ：８００ｎｍ
さらに、このポリシリコン膜上に、以下の裏面酸化膜形成条件を満たす裏面酸化膜を形成した。
［裏面酸化膜形成条件］
成膜方法：ＣＶＤ法
裏面酸化膜の厚さ：５５０ｎｍ
そして、上記条件により形成されたポリシリコン膜および裏面酸化膜が形成された各シリコンウェーハから、当該シリコンウェーハの外周部のポリシリコン膜および裏面酸化膜を除去してＬＰＤ評価を行った。なお、ＬＰＤの評価は、以下のＬＰＤ評価条件で行った。
［ＬＰＤ評価条件］
使用装置：表面検査装置（Ｔｅｎｃｏｒ社製 ＳＰ−１）
観察モード：ＤＣＮモード
測定対象：９０ｎｍ以上のＬＰＤ
図３に、ＳＦが発生する固化率に対応するシリコンウェーハの測定結果を示す。なお、ここでは図示しないが、ＳＦが発生しない固化率に対応するシリコンウェーハでの測定結果は、図３に示すものとほぼ同じであった。
また、上記条件により、ポリシリコン膜および裏面酸化膜が形成されたシリコンウェーハに対して、以下の条件を満たすピット評価用熱処理を行った。このピット評価用熱処理条件は、エピタキシャル膜の形成工程において行われる水素ベーク熱処理条件を模擬したものである。
［ピット評価用熱処理条件］
雰囲気：水素ガス
熱処理温度：１２００℃
熱処理時間：３０秒
そして、上記条件でピット評価用熱処理を行った各シリコンウェーハのＬＰＤ評価を、当該実験２の上記ＬＰＤ評価条件に基づいて行った。その結果を図４および図５に示す。
図４に示すように、ＳＦが発生する固化率に対応するシリコンウェーハ１００では、ピット評価用熱処理後にＬＰＤ１０１が増加することが分かった。一方で、図５に示すように、ＳＦが発生しない固化率に対応するシリコンウェーハ１００では、ピット評価用熱処理前後でＬＰＤ１０１にほとんど変化がないことが分かった。
ここで、ＬＰＤが増加した図４に示すシリコンウェーハをＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｐｒｏｂｅ：原子間力顕微鏡）で観察したところ、図６に示すようなピットＰであることが確認された。すなわち、ピット評価用熱処理後に発生するピットＰを、ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１のＤＣＮモードで９０ｎｍ以上のＬＰＤとして測定できることが分かった。
＜実験３：エピタキシャル膜成長前後におけるＬＰＤの発生状況調査＞
上記実験２において、図４に示すような、ＳＦが発生する固化率に対応するシリコンウェーハに以下の水素ベーク処理を行った後、当該シリコンウェーハの表面に、以下のエピタキシャル膜成長条件を満たすエピタキシャル膜を形成することで、エピタキシャルシリコンウェーハを製造した。
［水素ベーク処理条件］
雰囲気：水素ガス
熱処理温度：１２００℃
熱処理時間：３０秒
［エピタキシャル膜成長条件］
ドーパントガス：フォスフィン（ＰＨ３）ガス
原料ソースガス：トリクロロシラン（ＳｉＨＣｌ３）ガス
キャリアガス：水素ガス
成長温度：１０８０℃
エピタキシャル膜の厚さ：３μｍ
抵抗率（エピ膜抵抗率）：１Ω・ｃｍ
（赤リン濃度：４．８６×１０１５ａｔｏｍｓ／ｃｍ３）
そして、上記条件で製造したエピタキシャルシリコンウェーハのＬＰＤ評価を、実験２のＬＰＤ評価条件に基づいて行った。また、このエピタキシャルシリコンウェーハのＬＰＤ評価結果と、図４に示す実験で得たピット評価用熱処理後（エピタキシャル膜成長前）のシリコンウェーハ表面のＬＰＤ評価結果とを重ね合わせて評価した。その結果を図７に示す。また、図７における二点鎖線で囲まれる領域を拡大した分布を図８に示す。
図７に示すように、エピタキシャルシリコンウェーハの外縁からの距離が約２ｃｍ〜約６ｃｍの間の円環状の領域Ａ１全体にＬＰＤが多く発生することが分かった。また、図８に示すように、エピタキシャル膜成長前後で、ＬＰＤの位置がほぼ一致することが分かった。
また、エピタキシャルシリコンウェーハにおけるＬＰＤの発生位置のうち、エピタキシャル膜成長前にもＬＰＤが発生している位置を、以下のＬＰＤ評価条件に基づいて評価した。
［ＬＰＤ評価条件］
使用装置：表面検査装置（レーザーテック社製Ｍａｇｉｃｓ）
その結果、上記評価位置には、平面視で四角形かつ断面視で三角形（すなわち、底面がエピタキシャル膜の表面と略同一面に位置し、頂点がシリコンウェーハ側に位置する略四角錐状）のフラットタイプのＳＦが発生していることが分かった。
＜実験４：基板抵抗率とＳＦの発生個数との相関調査＞
基板抵抗率が０．６ｍΩ・ｃｍ、０．７ｍΩ・ｃｍ、０．８ｍΩ・ｃｍ、０．９ｍΩ・ｃｍ、１．０ｍΩ・ｃｍ、１．１ｍΩ・ｃｍ、１．３ｍΩ・ｃｍ、１．５ｍΩ・ｃｍのシリコンウェーハを準備した。そして、各シリコンウェーハに対して、上記実験２と同じ条件でポリシリコン膜、裏面酸化膜を形成した。この後、厚さを５μｍにしたこと以外は、上記実験３と同じ条件でエピタキシャル膜を形成して、エピタキシャルシリコンウェーハを製造した。
このエピタキシャルシリコンウェーハのＳＦの個数を、表面検査装置（レーザーテック社製Ｍａｇｉｃｓ）で評価した。その結果を、図９に示す。
図９に示すように、基板抵抗率が１．０ｍΩ・ｃｍ以上の場合、ＳＦが１０個／ｃｍ２未満であるが、０．９ｍΩ・ｃｍ以下の場合、ＳＦが２０個／ｃｍ２以上と多くなることが分かった。
以上のことから、ＬＰＤを減らすためには、ＳＦを減らす必要があると考えられる。特に、シリコンウェーハの基板抵抗率が０．９ｍΩ・ｃｍ以下の場合には、ＳＦを減らす対策が必要であると考えられる。
ＳＦを減らすためには、水素ベーク処理後に発生する微小ピットを減らす必要があると考えられる。そして、微小ピットを減らすためには、クラスターが形成されている水素ベーク処理前の段階において、クラスターを無くすための処理を行う必要があると考えられる。
そこで、本発明者は、クラスターを溶体化して無くす、あるいは少なくすることで、ＳＦを減らせるか否かについて検討を行った。
＜実験５：アルゴンアニールによるＳＦ低減の有効性調査＞
基板抵抗率が０．８ｍΩ・ｃｍのシリコンウェーハの裏面に、ポリシリコン膜を形成せずに、上記実験２と同じ条件で裏面酸化膜を形成した。そして、このシリコンウェーハに対して、以下のアルゴンアニール条件でアルゴンアニールを行った。
［アルゴンアニール条件］
雰囲気：アルゴンガス
熱処理温度：１２００℃
熱処理時間：０分、３０分、６０分、９０分、１２０分、１８０分の６水準
そして、上記条件でアルゴンアニールを行った６水準のシリコンウェーハの表面に対して、上記実験２の水素ベーク処理条件で熱処理を行った。この後、厚さを５μｍにしたこと以外は、上記実験３と同じ条件でエピタキシャル膜を形成して、エピタキシャルシリコンウェーハを製造した。そして、上記実験４と同じ条件で、エピタキシャルシリコンウェーハのＳＦの個数を評価した。その結果を、図１０に示す。
図１０に示すように、１２００℃で６０分以上のアルゴンアニール処理を行えば、ＳＦの個数が１個／ｃｍ２以下となることが分かった。
また、熱処理温度を１２２０℃としたこと以外は、上記実験５と同じ条件でアルゴンアニールを行った６水準のエピタキシャルシリコンウェーハのＳＦの個数を評価した。その結果、図１０とほぼ同様の効果が得られることが分かった。
また、熱処理温度を１１８０℃とした場合についても同様の評価を行ったところ、熱処理時間に関係なく、ＳＦの個数が１個／ｃｍ２を超えることが分かった。
以上のことから、水素ベーク処理前に１２００℃以上の熱処理温度で６０分以上のアルゴンアニールを行うことにより、クラスターが溶体化して無くなり、あるいは少なくなると考えられる。このため、このクラスターが無くなった、あるいは少なくなったシリコンウェーハに、水素ベーク処理およびエピタキシャル膜の成長処理を行った場合、ＳＦが減ると考えられる。
＜実験６：アルゴンアニールによるエピタキシャルシリコンウェーハの面内抵抗均一性への影響調査＞
実験５において、１２００℃でアルゴンアニールを行ったエピタキシャルシリコンウェーハのうち、熱処理時間が０分、６０分、１２０分のものについて、エピタキシャル膜面内の抵抗分布を評価した。その結果を、図１１に示す。
図１１に示すように、熱処理時間が長くなるほど、エピタキシャル膜外周部での抵抗率が低くなり、面内での抵抗率が均一化することが分かった。
また、抵抗率の均一性Δρ（Δρ＝（最大値−最小値）／（２×平均値）×１００％）を評価したところ、以下の通りであった。
熱処理時間 ０分：９．６％
熱処理時間 ６０分：１．９％
熱処理時間１２０分：１．１％
これは、アルゴンアニールを行わない場合、シリコンウェーハの表面の赤リンの濃度が高いままエピタキシャル成長が行われるため、裏面酸化膜で覆われていない当該表面からの赤リンのオートドープ現象が発生し、抵抗分布の均一性が悪くなったと考えられる。一方で、アルゴンアニールを行う場合には、アルゴンアニールによってシリコンウェーハの表面の赤リンが外方拡散して赤リンの濃度が低くなるため、オートドープ現象の発生が抑制され、抵抗分布の均一性が良くなったと考えられる。
本発明は、上述のような知見に基づいて完成されたものである。
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法は、抵抗率が０．９ｍΩ・ｃｍ以下となるようにリンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、ＣＺ法により製造された単結晶インゴットから切り出されたシリコンウェーハの裏面に酸化膜を形成する裏面酸化膜形成工程と、前記シリコンウェーハの外周部に存在する前記酸化膜を除去する裏面酸化膜除去工程と、前記裏面酸化膜除去工程後の前記シリコンウェーハに対し、アルゴンガス雰囲気下において１２００℃以上１２２０℃以下の温度で６０分以上１２０分以下の熱処理を行うアルゴンアニール工程と、前記アルゴンアニール工程後の前記シリコンウェーハの表面にエピタキシャル膜を形成するエピタキシャル膜形成工程とを有することを特徴とする。
本発明によれば、抵抗率が０．９ｍΩ・ｃｍ以下のシリコンウェーハを用いた場合でも、上述のアルゴンアニール工程を行うことにより、クラスターを溶体化することができ、ＳＦの個数が１個／ｃｍ２未満という高品質のエピタキシャルシリコンウェーハを製造することができる。また、アルゴンアニール工程を行い、シリコンウェーハ表面の赤リンを外方拡散させることによって、当該表面に存在していた赤リンに起因するオートドープ現象の発生が抑制される。さらに、アルゴンガス雰囲気下で熱処理を行うため、水素ガスで熱処理を行う場合のように還元作用で酸化膜（裏面酸化膜）が除去されることがない。また、赤リンと酸素のクラスターが微小ピットとして顕在化することを抑制できる。
さらには、シリコンウェーハの裏面に酸化膜を形成するため、当該裏面に存在する赤リンに起因するオートドープ現象の発生が抑制される。また、シリコンウェーハ外周部の酸化膜を除去してからエピタキシャル膜を形成するため、当該外周部におけるノジュール（ポリシリコンの異常成長による微小な突起物）の生成を抑制できる。
さらに、裏面酸化膜除去工程を行ってからアルゴンアニール工程を行うため、以下の効果を奏することができる。すなわち、アルゴンアニール工程の後に裏面酸化膜除去工程を行う場合、アルゴンアニールを行うときにシリコンウェーハ外周部に酸化膜が残っているため、当該酸化膜で覆われた外周部の赤リンの外方拡散が抑制される。そして、この後に外周部の酸化膜を除去してエピタキシャル膜を形成すると、当該外周部に存在している赤リンに起因するオートドープ現象が発生してしまうおそれがある。一方、裏面酸化膜除去工程後にアルゴンアニール工程を行う場合、酸化膜で覆われていない外周部の赤リンを外方拡散させることができる。このため、この後にエピタキシャル膜を形成したときに、当該外周部からのオートドープ現象の発生を抑制することができる。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記単結晶インゴットから切り出された評価用のシリコンウェーハに対してピット評価用熱処理を行い、その表面にピットが観察された場合に、当該評価用のシリコンウェーハの切り出し位置を含む部分から切り出されるシリコンウェーハに対し、前記裏面酸化膜形成工程から前記エピタキシャル膜形成工程に至る全ての工程を行うことが好ましい。
また、本発明のエピタキシャルシリコンウェーハの製造方法では、前記単結晶インゴットから切り出された評価用のシリコンウェーハに対してピット評価用熱処理を行い、その表面にピットが観察されない場合に、当該評価用のシリコンウェーハの切り出し位置を含む部分から切り出されるシリコンウェーハに対し、前記裏面酸化膜形成工程から前記エピタキシャル膜形成工程に至る工程のうち前記アルゴンアニール工程以外の工程を行うことが好ましい。
ここで、ピット評価用熱処理としては、前述したようにエピタキシャル工程で実施される水素ベーク熱処理条件を模擬した熱処理条件を採用することができ、代表的な条件として、水素ガス雰囲気下において１２００℃の温度で３０秒の熱処理条件を例示することができる。水素ベーク熱処理条件を模擬した熱処理条件とすることにより、単結晶インゴットの製造段階においてクラスターが多く発生している単結晶インゴット部分から、評価用のシリコンウェーハを切り出し、当該評価用のシリコンウェーハに対してピット評価用熱処理を行うと、その表面に微小ピットが観察され、単結晶インゴットにおける当該評価用のシリコンウェーハを含む部分にも、クラスターが発生しているものと結論付けることができる。
一方、クラスターが発生していない部分の評価用のシリコンウェーハに対してピット評価用熱処理を行うと、その表面に微小ピットが観察されず、単結晶インゴットにおける当該評価用のシリコンウェーハを含む部分にも、クラスターが発生していないものと結論付けることができる。
なお、シリコンウェーハに発生した微小ピットをＡＦＭで観察した結果、それぞれの径は、３００ｎｍ〜５００ｎｍでほぼ同一であり、深さは、２．０ｎｍ〜５．５ｎｍでほぼ同一であることが分かっている。また、微小ピットの個数は、ＳＦの個数とほぼ同じであることが分かっている。
このことから、上述の「微小ピットが観察される」場合とは、径が５００ｎｍ以上の微小ピットの個数が１個／ｃｍ２以上（２００ｎｍのシリコンウェーハ１枚あたり３１４個以上）の場合を意味し、「微小ピットが観察されない」場合とは、前記条件を満たさない場合を意味するものとする。
本発明によれば、単結晶インゴットから評価用のシリコンウェーハを切り出して、ピット評価用熱処理を行うことにより、単結晶インゴットの製造段階において、クラスターが発生している部分を推定することができる。したがって、クラスターが発生していると推定される部分から得られるシリコンウェーハに対して、アルゴンアニール工程を含む全工程を行うことにより、ＳＦの発生が抑制された高品質のエピタキシャルシリコンウェーハを製造することができる。
また、クラスターが発生していないと推定される部分から得られるシリコンウェーハに対して、アルゴンアニール工程以外の工程を行うことにより、ＳＦの発生が抑制された高品質のエピタキシャルシリコンウェーハを効率よく製造することができる。
また、本発明者は、上述の実験１から、単結晶インゴットが５００℃となる時間を短くすればＳＦの発生を抑制できる、すなわち単結晶インゴットの製造段階におけるクラスターの発生を抑制できるという知見を得た。そこで、具体的にどのような温度条件で加熱された部分が、クラスターの発生が抑制されているのかを調査した。
＜実験７：ＳＦの発生を抑制可能な温度条件調査＞
実験１と同様の条件で単結晶インゴットを製造した後、冷却工程に入らずに、テール部がドーパント添加融液から切れた状態で、かつ、テール部形成工程での加熱状態を維持したまま、単結晶インゴットの引き上げを１０時間停止した。この停止状態において、各固化率での単結晶インゴット中心の温度分布は、図１２に示すような分布であった。
そして、１０時間経過後に単結晶インゴットを引き上げ装置から取り出し、実験１と同様の条件で（単結晶インゴットから得たシリコンウェーハに対して１２００℃の水素雰囲気中で３０秒のプリベーク処理を施した後、エピタキシャル膜を形成する条件で）エピタキシャルシリコンウェーハを製造した。そして、直径２００ｍｍの各エピタキシャルシリコンウェーハ１枚あたりのＬＰＤの個数（以下、単にＬＰＤの個数という）と固化率との関係を調べた。その結果を図１３に示す。
ここで、ＬＰＤの個数は、ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１のＤＣＮモードで測定したが、そのときのＬＰＤの測定対象を、９０ｎｍ以上のものとした。また、ここでは、ＬＰＤの個数はＳＦの個数と良い相関があるため、ＬＰＤの個数でＳＦ個数を代替した。
図１３に示すように、ＬＰＤの個数は、固化率が約５２％の部分から急激に増加し、約６２％で最大となり、約７０％を超えるとほぼ０となることがわかった。そして、固化率が約５２％の部分の温度（ＬＰＤ個数の急激な増加が開始する温度）は約４７０℃であり、固化率が約６２％の部分の温度（ＬＰＤ個数が最大となる温度）は約５７０℃であり、固化率が約７０％の部分の温度（ＬＰＤ個数がほぼ０となる温度）は約７００℃であることが分かった。
このことから、ＳＦは、単結晶インゴットの温度が約４７０℃〜約７００℃で長時間維持されたときに発生しやすく、特に、約５７０℃で長時間維持されたときに発生しやすいことが分かった。
次に、中心温度に対する許容幅を決定した。
具体的には、上記図１３の実験結果に基づいて、各対応する固化率について、５５０℃、５７０℃、６００℃を中心にしたそれぞれ±３０℃の範囲での滞在時間を調べた。その結果を図１４に示す。また、５５０℃、５７０℃、６００℃を中心にした±５０℃の範囲での滞在時間を図１５に示し、±７０℃の範囲での滞在時間を図１６に示す。
図１４〜図１６に示すように、±７０℃の範囲での滞在時間の上昇幅（図中の横軸方向の長さ）と、ＬＰＤ個数の上昇幅（図中の横軸方向の長さ）とがほぼ一致することが分かった。
このことから、ＬＰＤは、単結晶インゴットの温度が５７０℃±７０℃の範囲内で長時間維持されたときに、発生しやすいことが分かった。
また、本発明者は、単結晶インゴットの温度が５７０℃±７０℃の範囲内となる時間が、どのくらいの長さであれば、ＬＰＤが発生しないかを調べた。
まず、実験１と同様の条件でテール部形成工程まで行った後、通常の冷却工程では、図１７の二点鎖線で示すように単結晶インゴットを急冷するところ、実線で示すように単結晶インゴットを急冷せずに徐冷した。なお、図１７において、縦軸は、６５０℃±５０℃での滞在時間を表している。
そして、図１７に実線で示す条件で製造した単結晶インゴットを用いて、実験１と同様の条件でエピタキシャルシリコンウェーハを製造し、各固化率におけるＬＰＤ個数を調べた。各固化率における滞在時間とＬＰＤ個数との関係を図１８に示す。なお、図１８において、縦軸は、５７０℃±７０℃での滞在時間を表している。
図１８に示すように、固化率が約６６％を超える場合に、ＬＰＤ個数が０となることが分かった。そして、このときの５７０℃±７０℃での滞在時間が、約２００分であることが分かった。
このことから、単結晶インゴットの温度が５７０℃±７０℃の範囲内となる時間を２００分以下とすることで、ＬＰＤの発生を抑制できる可能性があると推定した。
次に、図１８の実験結果を検証するための実験を行った。
実験１と同様の条件でテール部形成工程まで行った後、通常通り図１７の二点鎖線で示す冷却工程を行い、通常の条件で単結晶インゴットを製造した。そして、この単結晶インゴットを用いて、実験１と同様の条件でエピタキシャルシリコンウェーハを製造し、各固化率におけるＬＰＤ個数を調べた。その結果を図１９に示す。
図１９に示すように、固化率が約４４％よりも後ろの場合に、単結晶インゴットの温度が５７０℃±７０℃の範囲内となる時間が２０分以上２００分以下となり、ＬＰＤ個数も少なくなることが分かった。
このことから、単結晶インゴットの温度が５７０℃±７０℃の範囲内となる時間を２０分以上２００分以下とすることで、ＬＰＤの発生を抑制できることが分かった。すなわち、単結晶インゴットの温度が５７０℃±７０℃の範囲内となる時間が２００分を超える場合には、クラスターの発生を抑制できないため、ＬＰＤの発生を抑制できないことが分かった。
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法では、前記単結晶インゴットから切り出されたシリコンウェーハは、前記単結晶インゴットのうち当該単結晶インゴットの製造工程において５７０℃±７０℃の範囲内で加熱された時間が２００分を超える部分から切り出されたシリコンウェーハであることが好ましい。
本発明によれば、単結晶インゴットにおけるアルゴンアニール工程の対象となり得る部分と、なり得ない部分とを識別することができ、効率よく高品質のエピタキシャルシリコンウェーハを製造できる。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハの抵抗率は、０．８ｍΩ・ｃｍ未満であることが好ましい。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハの抵抗率は、０．６ｍΩ・ｃｍ以上であることが好ましい。０．６ｍΩ・ｃｍ未満となるようにリンをドープした場合、単結晶インゴットの育成そのものが行えなくなるからである。
本発明のエピタキシャルシリコンウェーハの製造方法では、前記シリコンウェーハにおけるゲルマニウムの濃度が３．７０×１０１９ａｔｏｍｓ／ｃｍ３以上２．９３×１０２０ａｔｏｍｓ／ｃｍ３以下となるようにゲルマニウムを添加して、ＣＺ法により単結晶インゴットを製造する単結晶インゴット製造工程を有することが好ましい。
本発明によれば、シリコンウェーハとエピタキシャル膜との界面部分での赤リンの濃度差に起因する転移欠陥（ミスフィット転移）の発生を抑制できる。
本発明のエピタキシャルシリコンウェーハは、抵抗率が０．９ｍΩ・ｃｍ以下となるようにリンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられ、裏面に酸化膜が設けられたエピタキシャルシリコンウェーハであって、前記エピタキシャル膜の表面で観察される９０ｎｍサイズ以上のＬＰＤ（Light Point Defect）の平均個数が１個／ｃｍ２以下であることを特徴とする。
本発明におけるエピタキシャルシリコンウェーハの製造条件を導くための実験の結果であり単結晶インゴットの固化率とＳＦ個数との関係を示すグラフ。 前記製造条件を導くための実験１の結果であり固化率とＳＦ個数および各温度での滞在時間との関係を示すグラフ。 前記実験２の結果でありピット評価用熱処理前のシリコンウェーハのＬＰＤの発生状況を示す。 前記実験２の結果でありＳＦが発生する固化率に対応するシリコンウェーハのピット評価用熱処理後のＬＰＤの発生状況を示す。 前記実験２の結果でありＳＦが発生しない固化率に対応するシリコンウェーハのピット評価用熱処理後のＬＰＤの発生状況を示す。 前記実験２の結果でありシリコンウェーハのピット評価用熱処理後に増加したＬＰＤのＡＦＭ観察結果を示す図。 前記製造条件を導くための実験３の結果でありエピタキシャル膜成長後のＬＰＤの発生状況と図４での実験結果とを重ねて示す図。 前記実験３の結果であり図７の一部を拡大した図。 前記製造条件を導くための実験４の結果であり基板抵抗率とＳＦの発生個生数との相関を示すグラフ。 前記製造条件を導くための実験５の結果でありアルゴンアニールの時間とＳＦの発生個生数との相関を示すグラフ。 前記製造条件を導くための実験６の結果であり各アルゴンアニール条件におけるエピタキシャルシリコンウェーハの中心からの距離とエピタキシャル膜の抵抗率との相関を示すグラフ。 前記製造条件を導くための実験７の結果であり固化率と結晶中心温度との関係を示すグラフ。 前記実験７の結果であり単結晶インゴットにおける固化率と結晶中心温度およびＬＰＤ個数との関係を示すグラフ。 前記実験７の結果であり温度幅が±３０℃の場合における固化率と各温度での滞在時間およびＬＰＤ個数との関係を示すグラフ。 前記実験７の結果であり温度幅が±５０℃の場合における固化率と各温度での滞在時間およびＬＰＤ個数との関係を示すグラフ。 前記実験７の結果であり温度幅が±７０℃の場合における固化率と各温度での滞在時間およびＬＰＤ個数との関係を示すグラフ。 前記実験７の結果であり固化率と単結晶インゴットの滞在時間との関係を示すグラフ。 前記実験７の結果であり固化率と各温度での滞在時間およびＬＰＤ個数との関係を示すグラフ。 前記実験７の結果を検証するために行った実験の結果であり固化率と各温度での滞在時間およびＬＰＤ個数との関係を示すグラフ。 本発明の一実施形態に係るエピタキシャルシリコンウェーハの製造方法を示すフローチャート。 前記一実施形態におけるエピタキシャルシリコンウェーハの製造過程を示す模式図。 前記一実施形態におけるエピタキシャルシリコンウェーハの製造過程を示す模式図。
以下、本発明の実施形態を図面を参照して説明する。
図２０に示すように、エピタキシャルシリコンウェーハの製造方法では、単結晶インゴット製造工程を行う（ステップＳ１）。
この単結晶インゴット製造工程では、図示しない引き上げ装置を用いたＣＺ法（チョクラルスキー法）にて、ｎ型ドーパントとして赤リンを添加したシリコン融液から、図２１（Ａ）に示すような単結晶インゴット１を製造する。この単結晶インゴット１は、直径が２００ｍｍであり、肩部１１と、直胴部１２と、テール部１３とを備える。
ここで、単結晶インゴット１から切り出されたシリコンウェーハの抵抗率が０．６ｍΩ・ｃｍ以上０．９ｍΩ・ｃｍ以下となるように、以下の条件で単結晶インゴット１を製造した。
赤リン濃度：８．２９×１０１９ａｔｏｍｓ／ｃｍ３以上１．３２×１０２０ａｔｏｍｓ／ｃｍ３以下
酸素濃度：７×１０１７ａｔｏｍｓ／ｃｍ３以上１２×１０１７ａｔｏｍｓ／ｃｍ３以下
なお、ミスフィット転移を抑制するために、３．７０×１０１９ａｔｏｍｓ／ｃｍ３以上２．９３×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度のゲルマニウムを添加してもよい。
この後、図２０に示すように、ステップＳ１で製造した単結晶インゴット１から、図２１（Ｂ）に示す評価用のシリコンウェーハ１４１を切り出す評価用ウェーハ切り出し工程を行う（ステップＳ２）。
この評価用ウェーハ切り出し工程では、図２１（Ａ）に示すように、まず、単結晶インゴット１の直胴部１２のうち、単結晶インゴット製造工程において、温度が５７０℃±７０℃の範囲内であった時間が２００分を超える部分を、円柱状のアニール候補ブロック１４として切り出す。このアニール候補ブロック１４は、上述のような温度条件で製造されているため、クラスターが発生している可能性が高い。
そして、このアニール候補ブロック１４を分割して、３個の円柱状の小ブロック１４０を得る。この後、この小ブロック１４０のテール部１３側の端部から、評価用のシリコンウェーハ１４１を切り出す。
なお、小ブロック１４０の両端から評価用のシリコンウェーハ１４１を切り出してもよいし、肩部１１側から切り出してもよい。
次に、図２０に示すように、ステップＳ２で切り出した評価用のシリコンウェーハ１４１に対して評価アニール工程を行う（ステップＳ３）。
この評価アニール工程では、例えば１回で複数の評価用のシリコンウェーハ１４１をアニール可能なバッチ炉を用いてピット評価用熱処理を行う。そして、このバッチ炉内で、評価用のシリコンウェーハ１４１を水素ガス雰囲気下において１２００℃の温度で３０秒間熱処理する。
この後、ステップＳ３で評価アニール工程を施した評価用のシリコンウェーハ１４１に対して、ピット観察工程を行う（ステップＳ４）。このピット観察工程では、表面検査装置（レーザーテック社製Ｍａｇｉｃｓ）を用いて、微小ピットを観察する。
次に、ステップＳ４において、微小ピットが観察されたか否かを判断する（ステップＳ５）。
このステップＳ５において、微小ピットが観察された、すなわち径が５００ｎｍ以上の微小ピットが１個／ｃｍ２以上（２００ｎｍのシリコンウェーハ１枚あたり３１４個以上）観察されたと判定した場合、この評価用のシリコンウェーハ１４１を含む小ブロック１４０から、図２１（Ｂ），（Ｃ）に示すように、製品用のシリコンウェーハ１４２を切り出す。そして、図２０に示すように、この製品用のシリコンウェーハ１４２に対して、裏面酸化膜形成工程（ステップＳ６）、裏面酸化膜除去工程（ステップＳ７）、アルゴンアニール工程（ステップＳ８）、水素ベーク工程（（エピタキシャル膜形成工程）ステップＳ９）、エピタキシャル膜成長工程（（エピタキシャル膜形成工程）ステップＳ１０）の処理を行う。
すなわち、この製品用のシリコンウェーハ１４２にはクラスターが発生している可能性が高いため、アルゴンアニール工程を含む全ての工程を行う。
具体的には、ステップＳ６の裏面酸化膜形成工程では、連続式常圧ＣＶＤ装置（天谷製作所製 ＡＭＡＸ１２００）を用いて以下の条件で処理を行い、図２２（Ｄ）に示すように、製品用のシリコンウェーハ１４２の裏面に酸化膜１６（以下、裏面酸化膜１６という）を形成する。
原料ガス：モノシラン（ＳｉＨ４）と酸素（Ｏ２）の混合ガス
裏面酸化膜の厚さ：５５０ｎｍ（１００ｎｍ以上１５００ｎｍ以下）
成膜温度：４３０℃（４００℃以上４５０℃以下）
このような裏面酸化膜１６を設けることによって、オートドープ現象が抑制される。
また、ステップＳ７の裏面酸化膜除去工程では、研磨やエッチングなどの各種手法（例えば、特開２００３−２７３０６３号公報、特開２０１１−１１４２１０号公報参照）を用いて、図２２（Ｅ）に示すように、製品用のシリコンウェーハ１４２の裏面外周部に存在する酸化膜１６を除去する。ここで、酸化膜１６の除去幅は、製品用のシリコンウェーハ１４２の外縁から５ｍｍ未満であることが好ましい。
このように裏面酸化膜１６の外周部を除去することによって、ノジュールの発生が抑制される。
また、ステップＳ８のアルゴンアニール工程では、１回で複数の製品用のシリコンウェーハ１４２をアニール可能なバッチ炉を用い、以下の条件で熱処理を行う。
雰囲気：アルゴンガス
熱処理温度：１２００℃〜１２２０℃
熱処理時間：６０分以上１２０分以下
このようなアルゴンアニール工程を行うことによって、製品用のシリコンウェーハ１４２に発生しているクラスターが溶体化して無くなる、あるいは少なくなる。
なお、アルゴンアニール工程において赤リンが外方拡散することで、製品用のシリコンウェーハ１４２の表面には、厚さが０．６５μｍ以上０．９１μｍ以下の外方拡散層が形成され、遷移領域幅が増大してしまう。しかし、その後のデバイス製造時における熱処理によって、濃度の高い位置から低い位置に赤リンが移動するため、問題とはならない。
また、ステップＳ９の水素ベーク工程では、エピタキシャル装置内において、製品用のシリコンウェーハ１４２に対して以下の条件で熱処理を行う。
雰囲気：水素ガス
熱処理温度：１２００℃（１０５０℃以上１２００℃以下）
熱処理時間：３０秒（３０秒以上３００秒以下）
すなわち、評価アニール工程のピット評価用熱処理とほぼ同じ条件で熱処理を行う。
このような水素ベーク工程を行うことによって、製品用のシリコンウェーハ１４２表面に付着した自然酸化膜やパーティクルが除去され、製品用のシリコンウェーハ１４２の清浄化を図ることができる。
また、ステップＳ１０のエピタキシャル膜成長工程では、水素ベーク工程を行った製品用のシリコンウェーハ１４２に対して以下の条件でエピタキシャル膜を成長させる。
ドーパントガス：フォスフィン（ＰＨ３）ガス
原料ソースガス：トリクロロシラン（ＳｉＨＣｌ３）ガス
キャリアガス：水素ガス
成長温度：１０８０℃（１０００℃以上１１５０℃以下）
エピタキシャル膜の厚さ：５μｍ（１μｍ以上１０μｍ以下）
抵抗率（エピ膜抵抗率）：１Ω・ｃｍ（０．０１Ω・ｃｍ以上１０Ω・ｃｍ以下）
（赤リン濃度：４．８６×１０１５ａｔｏｍｓ／ｃｍ３（４．４４×１０１４ａｔｏｍｓ／ｃｍ３以上４．５３×１０１８ａｔｏｍｓ／ｃｍ３以下）
このようなエピタキシャル膜成長工程を行うことによって、図２２（Ｆ）に示すように、製品用のシリコンウェーハ１４２の表面にエピタキシャル膜１７が形成されたエピタキシャルシリコンウェーハ２が製造される。
ここで、裏面酸化膜形成工程前における製品用のシリコンウェーハ１４２にクラスターが発生していた場合でも、アルゴンアニール工程を行うことによって当該クラスターが無くなっているあるいは少なくなっているため、エピタキシャルシリコンウェーハ２に発生しているＳＦの個数が１個／ｃｍ２以下となる。また、１枚のエピタキシャルシリコンウェーハ２に発生しているＬＰＤの個数が３１４個以下となる。したがって、高品質のエピタキシャルシリコンウェーハ２を製造することができる。
さらには、裏面酸化膜除去工程を行ってからアルゴンアニール工程を行うため、裏面酸化膜１６で覆われていない外周部からの赤リンの外方拡散を促進させることができ、オートドープ現象の発生を抑制できる。このため、エピタキシャル膜１７面内の抵抗率の均一化を図れる。
一方、図２０に示すように、ステップＳ５において、微小ピットが観察されなかった、すなわち径が５００ｎｍ以上の微小ピットが１個／ｃｍ２以上（２００ｎｍのシリコンウェーハ１枚あたり３１４個以上）観察されなかったと判定した場合、この評価用のシリコンウェーハ１４１を含む小ブロック１４０から切り出した製品用のシリコンウェーハ１４２に対して、ステップＳ６，Ｓ７，Ｓ９，Ｓ１０とそれぞれ同じ条件で、裏面酸化膜形成工程（ステップＳ１１）、裏面酸化膜除去工程（ステップＳ１２）、水素ベーク工程（（エピタキシャル膜形成工程）ステップＳ１３）、エピタキシャル膜成長工程（（エピタキシャル膜形成工程）ステップＳ１４）の処理を行う。
すなわち、この製品用のシリコンウェーハ１４２にはクラスターが発生している可能性が低いため、クラスターを溶体化するためのアルゴンアニール工程を行う必要がない。このような理由から、アルゴンアニール工程を除く全ての工程を行う。
そして、上述のステップＳ１１〜Ｓ１４の処理を行うことによって、エピタキシャルシリコンウェーハ２に発生しているＳＦの個数が１個／ｃｍ２以下であって、１枚のエピタキシャルシリコンウェーハ２に発生しているＬＰＤの個数が３１４個以下の高品質のエピタキシャルシリコンウェーハ２を製造することができる。
また、図２１（Ａ）に示すように、単結晶インゴット製造工程において、温度が５７０℃±７０℃の範囲内であった時間が２００分以下の部分（アニール候補ブロック１４のテール部１３側の部分）を、円柱状のアニール不要ブロック１５として切り出す。このアニール不要ブロック１５は、上述のような温度条件で製造されているため、クラスターが発生している可能性が極めて低い。
そして、このアニール不要ブロック１５から製品用のシリコンウェーハを切り出して、上述のステップＳ２〜Ｓ１０の処理を行わずに、ステップＳ１１〜Ｓ１４の処理のみを行うことによって、上述のような高品質のエピタキシャルシリコンウェーハ２を製造することができる。
〔他の実施形態〕
なお、本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。
例えば、ステップＳ２〜Ｓ５，Ｓ１１〜Ｓ１４の処理を行わずに、直胴部１２から切り出した製品用のシリコンウェーハ１４２の全てに対してステップＳ６〜Ｓ１０の処理を行ってもよい。
また、上記実施形態におけるアニール不要ブロック１５をアニール候補ブロック１４として切り出して、このアニール候補ブロック１４に対してステップＳ２〜Ｓ１４の処理を行ってもよい。すなわち、単結晶インゴット製造工程での温度が５７０℃±７０℃の範囲内であった時間の長さが２００分以下か否かにかかわらず、ステップＳ２〜Ｓ１４の処理を行ってもよい。
１…単結晶インゴット
２…エピタキシャルシリコンウェーハ
１６…裏面酸化膜
１７…エピタキシャル膜
１４１，１４２…シリコンウェーハ

Claims (8)

  1. 抵抗率が０．９ｍΩ・ｃｍ以下となるようにリンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、
    ＣＺ法により製造された単結晶インゴットから切り出されたシリコンウェーハの裏面に酸化膜を形成する裏面酸化膜形成工程と、
    前記シリコンウェーハの外周部に存在する前記酸化膜を除去する裏面酸化膜除去工程と、
    前記裏面酸化膜除去工程後の前記シリコンウェーハに対し、アルゴンガス雰囲気下において１２００℃以上１２２０℃以下の温度で６０分以上１２０分以下の熱処理を行うアルゴンアニール工程と、
    前記アルゴンアニール工程後の前記シリコンウェーハの表面にエピタキシャル膜を形成するエピタキシャル膜形成工程とを有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
  2. 請求項１に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記単結晶インゴットから切り出された評価用のシリコンウェーハに対してピット評価用熱処理を行い、その表面にピットが観察された場合に、当該評価用のシリコンウェーハの切り出し位置を含む部分から切り出されるシリコンウェーハに対し、前記裏面酸化膜形成工程から前記エピタキシャル膜形成工程に至る全ての工程を行うことを特徴とするエピタキシャルシリコンウェーハの製造方法。
  3. 請求項１または請求項２に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記単結晶インゴットから切り出された評価用のシリコンウェーハに対してピット評価用熱処理を行い、その表面にピットが観察されない場合に、当該評価用のシリコンウェーハの切り出し位置を含む部分から切り出されるシリコンウェーハに対し、前記裏面酸化膜形成工程から前記エピタキシャル膜形成工程に至る工程のうち前記アルゴンアニール工程以外の工程を行うことを特徴とするエピタキシャルシリコンウェーハの製造方法。
  4. 請求項１から請求項３のいずれかに記載のエピタキシャルシリコンウェーハの製造方法において、
    前記単結晶インゴットから切り出されたシリコンウェーハは、前記単結晶インゴットのうち当該単結晶インゴットの製造工程において５７０℃±７０℃の範囲内で加熱された時間が２００分を超える部分から切り出されたシリコンウェーハであることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  5. 請求項１から請求項４のいずれかに記載のエピタキシャルシリコンウェーハの製造方法において、
    前記シリコンウェーハの抵抗率は、０．８ｍΩ・ｃｍ未満であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  6. 請求項５に記載のエピタキシャルシリコンウェーハの製造方法において、
    前記シリコンウェーハの抵抗率は、０．６ｍΩ・ｃｍ以上であることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  7. 請求項１から請求項６のいずれかに記載のエピタキシャルシリコンウェーハの製造方法において、
    前記シリコンウェーハにおけるゲルマニウムの濃度が３．７０×１０１９ａｔｏｍｓ／ｃｍ３以上２．９３×１０２０ａｔｏｍｓ／ｃｍ３以下となるようにゲルマニウムを添加して、ＣＺ法により単結晶インゴットを製造する単結晶インゴット製造工程を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
  8. 抵抗率が０．９ｍΩ・ｃｍ以下となるようにリンが添加されたシリコンウェーハの表面にエピタキシャル膜が設けられ、裏面に酸化膜が設けられたエピタキシャルシリコンウェーハであって、前記エピタキシャル膜の表面で観察される９０ｎｍサイズ以上のＬＰＤ（Light Point Defect）の平均個数が１個／ｃｍ２以下であることを特徴とするエピタキシャルシリコンウェーハ。
JP2012146636A 2012-06-29 2012-06-29 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ Active JP5845143B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012146636A JP5845143B2 (ja) 2012-06-29 2012-06-29 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
US13/925,267 US9425264B2 (en) 2012-06-29 2013-06-24 Method for growing an epitaxial film on a phosphorous-doped silicon wafer
KR1020130072869A KR101473784B1 (ko) 2012-06-29 2013-06-25 에피택셜 실리콘 웨이퍼의 제조 방법 및, 에피택셜 실리콘 웨이퍼
US14/850,194 US9755022B2 (en) 2012-06-29 2015-09-10 Epitaxial silicon wafer having reduced stacking faults

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012146636A JP5845143B2 (ja) 2012-06-29 2012-06-29 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ

Publications (3)

Publication Number Publication Date
JP2014011293A true JP2014011293A (ja) 2014-01-20
JP2014011293A5 JP2014011293A5 (ja) 2015-04-23
JP5845143B2 JP5845143B2 (ja) 2016-01-20

Family

ID=49777243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012146636A Active JP5845143B2 (ja) 2012-06-29 2012-06-29 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ

Country Status (3)

Country Link
US (2) US9425264B2 (ja)
JP (1) JP5845143B2 (ja)
KR (1) KR101473784B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016174997A1 (ja) * 2015-04-30 2016-11-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2016213399A (ja) * 2015-05-13 2016-12-15 信越半導体株式会社 シリコン単結晶基板の評価方法
JP2017088460A (ja) * 2015-11-13 2017-05-25 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
WO2017169290A1 (ja) * 2016-04-01 2017-10-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
WO2017183277A1 (ja) * 2016-04-20 2017-10-26 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2017208470A (ja) * 2016-05-19 2017-11-24 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2019142733A (ja) * 2018-02-16 2019-08-29 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
KR20190124793A (ko) 2017-04-06 2019-11-05 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014002133B4 (de) * 2013-04-24 2017-06-22 Sumco Techxiv Corporation Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer
CN106797207B (zh) * 2014-12-17 2021-04-20 株式会社村田制作所 压电振子以及压电振动装置
KR102311321B1 (ko) 2017-04-25 2021-10-08 가부시키가이샤 사무코 실리콘 단결정의 제조 방법 및 에피택셜 실리콘 웨이퍼의 제조 방법
CN108878310B (zh) * 2017-05-12 2022-01-25 无锡华润安盛科技有限公司 芯片切割系统及其控制电路
CN109509704A (zh) * 2017-09-15 2019-03-22 胜高股份有限公司 外延硅晶片的制备方法及外延硅晶片
US20220005706A1 (en) * 2020-07-02 2022-01-06 Atomera Incorporated Method for making a semiconductor device using superlattices with different non-semiconductor thermal stabilities
CN112426527B (zh) * 2020-11-30 2021-09-28 南京大学 一种具有抗肿瘤功能的二维红磷纳米材料

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186174A (ja) * 2004-12-28 2006-07-13 Shin Etsu Handotai Co Ltd シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP2009224594A (ja) * 2008-03-17 2009-10-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2010153631A (ja) * 2008-12-25 2010-07-08 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハとその製造方法
JP2011009613A (ja) * 2009-06-29 2011-01-13 Sumco Corp エピタキシャルシリコンウェーハとその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790009B2 (ja) 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
JP3824675B2 (ja) 1995-03-03 2006-09-20 有限会社デジタル・ウェーブ 結晶製造装置
EP0798765A3 (en) * 1996-03-28 1998-08-05 Shin-Etsu Handotai Company Limited Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP4470231B2 (ja) * 1999-03-31 2010-06-02 株式会社Ｓｕｍｃｏ 半導体シリコンウェーハの製造方法
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US6663709B2 (en) * 2001-06-26 2003-12-16 Memc Electronic Materials, Inc. Crystal puller and method for growing monocrystalline silicon ingots
JP4089809B2 (ja) 2002-03-13 2008-05-28 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハのエッジ部の酸化膜除去装置
US7229542B2 (en) 2002-05-07 2007-06-12 Microfabrica Inc. Methods of and apparatus for molding structures using sacrificial metal patterns
KR100603588B1 (ko) 2004-06-09 2006-07-24 주식회사 하이닉스반도체 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
KR100827038B1 (ko) 2006-12-21 2008-05-02 주식회사 실트론 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법
JP5012554B2 (ja) 2008-02-19 2012-08-29 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
TWI442478B (zh) 2008-03-05 2014-06-21 Sumco Corp 矽基板及其製造方法
DE102009010556B4 (de) 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP5463693B2 (ja) 2009-03-03 2014-04-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP5609025B2 (ja) 2009-06-29 2014-10-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2011029440A (ja) 2009-07-27 2011-02-10 Renesas Electronics Corp 半導体装置の製造方法および条件出力システム
JP5445075B2 (ja) 2009-11-27 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP6009237B2 (ja) 2012-06-18 2016-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186174A (ja) * 2004-12-28 2006-07-13 Shin Etsu Handotai Co Ltd シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP2009224594A (ja) * 2008-03-17 2009-10-01 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2010153631A (ja) * 2008-12-25 2010-07-08 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハとその製造方法
JP2011009613A (ja) * 2009-06-29 2011-01-13 Sumco Corp エピタキシャルシリコンウェーハとその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533959A (zh) * 2015-04-30 2018-01-02 胜高股份有限公司 外延硅晶片的制造方法
JP2016213232A (ja) * 2015-04-30 2016-12-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
WO2016174997A1 (ja) * 2015-04-30 2016-11-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN107533959B (zh) * 2015-04-30 2020-09-29 胜高股份有限公司 外延硅晶片的制造方法
KR102036596B1 (ko) * 2015-04-30 2019-10-25 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
KR20170126498A (ko) 2015-04-30 2017-11-17 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
US10253429B2 (en) 2015-04-30 2019-04-09 Sumco Corporation Method for manufacturing epitaxial silicon wafer
JP2016213399A (ja) * 2015-05-13 2016-12-15 信越半導体株式会社 シリコン単結晶基板の評価方法
JP2017088460A (ja) * 2015-11-13 2017-05-25 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
WO2017169290A1 (ja) * 2016-04-01 2017-10-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2017188507A (ja) * 2016-04-01 2017-10-12 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
WO2017183277A1 (ja) * 2016-04-20 2017-10-26 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2017208470A (ja) * 2016-05-19 2017-11-24 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR20190124793A (ko) 2017-04-06 2019-11-05 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
DE112018001919T5 (de) 2017-04-06 2020-01-09 Sumco Corporation Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
US10867791B2 (en) 2017-04-06 2020-12-15 Sumco Corporation Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer
KR102279113B1 (ko) 2017-04-06 2021-07-16 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
DE112018001919B4 (de) 2017-04-06 2022-09-22 Sumco Corporation Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
JP2019142733A (ja) * 2018-02-16 2019-08-29 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
US20140001605A1 (en) 2014-01-02
US20150380493A1 (en) 2015-12-31
US9425264B2 (en) 2016-08-23
JP5845143B2 (ja) 2016-01-20
US9755022B2 (en) 2017-09-05
KR20140002509A (ko) 2014-01-08
KR101473784B1 (ko) 2014-12-17

Similar Documents

Publication Publication Date Title
JP5845143B2 (ja) エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
US10253429B2 (en) Method for manufacturing epitaxial silicon wafer
JP5890587B2 (ja) 単結晶の製造方法およびシリコンウェーハの製造方法
JP5892232B1 (ja) 単結晶の製造方法およびシリコンウェーハの製造方法
JP2014011293A5 (ja)
TW201527609A (zh) 磊晶晶圓的製造方法及磊晶晶圓
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
JP2002201091A (ja) 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
US20230133472A1 (en) Silicon wafer and epitaxial silicon wafer
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2024038818A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2023070066A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
CN116072515A (zh) 硅晶片和外延硅晶片
CN116072514A (zh) 硅晶片和外延硅晶片

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150305

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150305

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151120

R150 Certificate of patent or registration of utility model

Ref document number: 5845143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250