JP2012164814A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2012164814A
JP2012164814A JP2011024077A JP2011024077A JP2012164814A JP 2012164814 A JP2012164814 A JP 2012164814A JP 2011024077 A JP2011024077 A JP 2011024077A JP 2011024077 A JP2011024077 A JP 2011024077A JP 2012164814 A JP2012164814 A JP 2012164814A
Authority
JP
Japan
Prior art keywords
wafer
epitaxial
silicon wafer
impurity concentration
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011024077A
Other languages
English (en)
Other versions
JP5696510B2 (ja
Inventor
Takaaki Kasamatsu
隆亮 笠松
Hidenori Kobayashi
秀徳 小林
Kimitaka Okamoto
王孝 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2011024077A priority Critical patent/JP5696510B2/ja
Publication of JP2012164814A publication Critical patent/JP2012164814A/ja
Application granted granted Critical
Publication of JP5696510B2 publication Critical patent/JP5696510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】シリコンウェーハとエピタキシャル層との界面における不純物濃度の低下を防止する。
【解決手段】シリコンウェーハを反応炉内で水素ベークする第1の工程(ステップS3)と、反応炉にシリコン原料ガス及びドーパントガスを導入することにより、水素ベークされたシリコンウェーハの表面にエピタキシャル層を形成する第2の工程(ステップS4)とを備える。第1の工程においては、反応炉内にドーパントガスを導入し、外方拡散により低下するシリコンウェーハ表層の不純物濃度を補う。これにより、シリコンウェーハとエピタキシャル層との界面における不純物濃度の低下が抑制されたエピタキシャルウェーハを製造することが可能となる。
【選択図】図3

Description

本発明はエピタキシャルウェーハの製造方法に関し、特に、水素ベークによって生じるシリコンウェーハ中のドーパント濃度の低下を補償することが可能なエピタキシャルウェーハの製造方法に関する。
エピタキシャルウェーハは、通常、シリコンウェーハの表面にシリコンウェーハとは不純物濃度の異なるシリコンエピタキシャル層を形成することにより作製される。例えば、不純物濃度の高いシリコンウェーハの表面に不純物濃度の低いシリコン層を形成したい場合などにエピタキシャルウェーハが用いられる。或いは、IGBTのようにシリコンウェーハの主面に対して垂直方向に電流が流れるタイプの半導体デバイスにおいては、不純物濃度の異なるシリコン層を垂直方向に積層する必要があり、このような用途においてもエピタキシャルウェーハが用いられることがある(特許文献1参照)。
特開2004−327716号公報
これら通常のエピタキシャルウェーハとは異なり、シリコンウェーハの不純物濃度とシリコンエピタキシャル層の不純物濃度とが等しいエピタキシャルウェーハも考えられる。この種のエピタキシャルウェーハは、垂直方向における不純物濃度差を持たせることなく、デバイスが形成される表層領域を無欠陥にできるという利点がある。また、SOI(Silicon On Insulator)ウェーハにおいては、デバイス形成領域であるSOI層の表面に不純物濃度が等しいエピタキシャル層を形成することで、SOI層の膜厚を増大させることができるという利点もある。
しかしながら、この種のエピタキシャルウェーハにおいては、シリコンウェーハとエピタキシャル層との界面において不純物濃度が低下し、この部分の抵抗値が高くなることがあった。本来、この種のエピタキシャルウェーハは、シリコンウェーハとエピタキシャル層とを同一視できる点に特徴があるところ、界面において不純物濃度が変動するとかかる特徴が損なわれてしまうという問題があった。特に、高抵抗のエピタキシャルウェーハを製造する場合において、より顕著な問題として顕在化する。
したがって、本発明の目的は、シリコンウェーハとエピタキシャル層との界面における不純物濃度の低下を防止することが可能なエピタキシャルウェーハの製造方法を提供することである。
本発明者らは、シリコンウェーハの不純物濃度とエピタキシャル層の不純物濃度とが等しいエピタキシャルウェーハにおいて、シリコンウェーハとエピタキシャル層との界面で不純物濃度の低下が生じる原因について鋭意研究を行った。その結果、通常、エピタキシャル成長処理前には、シリコンウェーハ表面の自然酸化膜除去や表面の清浄化を目的に、水素ガス雰囲気中でシリコンウェーハをエピタキャル成長処理温度以上の温度にまで昇温して短時間の熱処理(以下「水素ベーク」という)が行われ、界面における不純物濃度の低下は、このエピタキシャル成長前に行う水素ベーク時にシリコンウェーハからドーパントが外方拡散することが原因であることを見いだした。本発明は、このような技術的知見に基づきなされたものである。
本発明によるエピタキシャルウェーハの製造方法は、反応炉内に水素ガスおよびシリコンウェーハと同一導電型のドーパントを含むドーパントガスを導入して前記シリコンウェーハを熱処理することにより、前記シリコンウェーハに前記ドーパントを内方拡散させる第1の工程と、前記第1の工程を行った後、前記反応炉内にシリコン原料ガスを導入して前記シリコンウェーハの表面にシリコンエピタキシャル層を形成する第2の工程とを備え、前記エピタキシャル層形成後のシリコンウェーハの不純物濃度が前記第1の工程前のシリコンウェーハの不純物濃度と等しくなるよう、前記第1の工程で導入するドーパントガスの濃度を調整することを特徴とする。
本発明によれば、エピタキシャル成長処理前に実施する水素ベーク中に、シリコンウェーハに含まれる不純物と同一導電型のドーパントを含むドーパントガスを導入していることから、外方拡散により低下するシリコンウェーハ表層の不純物濃度が補われる。これにより、シリコンウェーハ表層部における不純物濃度の低下が抑制されたエピタキシャルウェーハを製造することが可能となる。
前記第2の工程においては、前記エピタキシャル層の不純物濃度が前記第1の工程前のシリコンウェーハの不純物濃度と等しくなるよう、前記第2の工程で導入する前記ドーパントガスの濃度を調整することが好ましい。これによれば、外方拡散により低下するシリコンウェーハ表層部の不純物濃度が補われ、シリコンウェーハの不純物濃度とエピタキシャル層の不純物濃度とが等しく、且つ、シリコンウェーハとエピタキシャル層との界面における不純物濃度の低下が抑制されたエピタキシャルウェーハを製造することが可能となる。
なお、本発明において、「エピタキシャル層形成後のシリコンウェーハの不純物濃度が第1の工程前のシリコンウェーハの不純物濃度と等しい」とは、不純物濃度が完全に一致していることまでを要求するものではなく、実使用上、ほぼ同一視できる範囲において不純物濃度が多少相違している場合も含む。具体的には、要求される比抵抗範囲の仕様にもよるが、概ね、第1の工程前のシリコンウェーハの不純物濃度に対して、エピタキシャル層形成後のシリコンウェーハの比抵抗の差が±10%以内となる不純物濃度差の範囲内であれば不純物濃度が等しいものと見做すことができる。
同様に、[エピタキシャル層の不純物濃度が第1の工程前のシリコンウェーハの不純物濃度と等しい」とは、不純物濃度が完全に一致していることまでを要求するものではなく、シリコンウェーハとエピタキシャル層の比抵抗の差が±10%以内となる不純物濃度差の範囲内であれば不純物濃度が等しいものと見做すことができる。
前記第1の工程は、前記反応炉内の温度を上昇させる昇温工程と、前記昇温工程の終了後、前記反応炉内の温度を保持する温度保持工程とを含み、前記ドーパントガスの導入を前記昇温工程から開始することが好ましい。これによれば、昇温時の外方拡散によって失われる不純物についても補うことが可能となる。
本発明において前記シリコンウェーハは、絶縁膜が埋め込まれたSOIウェーハであることが好ましい。SOIウェーハは、製法によってはSOI層の膜厚を十分に確保することが困難であるが、本発明によれば垂直方向における不純物濃度差を持たせることなく、エピタキシャル層を形成することによってSOI層の膜厚を増加させることが可能となる。
本発明によるエピタキシャルウェーハの製造方法は、酸素イオンのイオン注入と熱処理により前記絶縁膜を埋め込むことによって前記SOIウェーハを作製する工程をさらに備えることが好ましい。上記の方法は、一般的にSIMOX(Separation by Implanted Oxygen)法と呼ばれる手法であって、絶縁膜を埋め込む場合、絶縁膜の埋め込み深さはイオン注入時の加速エネルギーによって制限されるため、最大でも1μm程度のSOI層しか形成できないため、これ以上の厚いSOI層を形成することができない。しかしながら、本発明によれば、このような方法で絶縁膜を埋め込む場合であっても、垂直方向における不純物濃度差を持たせることなく、エピタキシャル層を形成することによってSOI層の膜厚を十分に確保することが可能となる。
本発明によるエピタキシャルウェーハの製造方法は、表面に前記絶縁膜が形成された第1のウェーハにイオン注入を行うことにより前記絶縁膜の下層にイオン注入層を埋め込む工程と、前記絶縁膜を介して前記第1のウェーハと第2のウェーハを貼り合わせることにより貼り合わせウェーハを作製する工程と、前記貼り合わせウェーハを前記イオン注入層にて剥離させることにより前記SOIウェーハを作製する工程とをさらに備えることもまた好ましい。上記の方法は、一般的にスマートカット(Smart Cut:登録商標)法と呼ばれる手法であって、イオン注入層を形成する場合、イオン注入層の形成深さはイオン注入時の加速エネルギーによって制限されるため、SIMOX法と同様に、厚いSOI層を形成することが困難である。しかしながら、本発明によれば、このような方法でイオン注入層を形成する場合であっても、垂直方向における不純物濃度差を持たせることなく、エピタキシャル層を形成することによってSOI層の膜厚を十分に確保することが可能となる。
このように、本発明によれば、シリコンウェーハとエピタキシャル層との界面における不純物濃度の低下が防止されたエピタキシャルウェーハを製造することが可能となる。
本発明の好ましい第1の実施形態によるエピタキシャルウェーハ10の構造を示す略断面図である。 本発明の好ましい第2の実施形態によるエピタキシャルウェーハ20の構造を示す略断面図である。 第1の実施形態によるエピタキシャルウェーハ10の製造工程を説明するためのフローチャートである。 エピタキシャル成長装置の一例を示す模式図である。 反応炉内の温度変化と各工程との関係を示す模式的なグラフである。 第2の実施形態によるエピタキシャルウェーハ20の製造工程の一例を説明するための模式図である。 第2の実施形態によるエピタキシャルウェーハ20の製造工程の他の例を説明するための模式図である。 比較例においてシリコンウェーハとエピタキシャル層の界面における抵抗プロファイルを示すグラフである。 比較例においてシリコンウェーハとエピタキシャル層の界面における濃度プロファイルを示すグラフである。 実施例1において反応炉内の温度変化と各工程との関係を示すグラフである。 実施例1においてシリコンウェーハとエピタキシャル層の界面における抵抗プロファイルを示すグラフである。 実施例2においてシリコンウェーハとエピタキシャル層の界面における抵抗プロファイルを示すグラフである。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の好ましい第1の実施形態によるエピタキシャルウェーハ10の構造を示す略断面図である。
図1に示すように、本実施形態によるエピタキシャルウェーハ10は、シリコンウェーハ本体11及びその表面に形成されたエピタキシャル層12を有している。シリコンウェーハ本体11に含まれる不純物の種類及びその濃度と、エピタキシャル層12に含まれる不純物の種類及びその濃度は実質的に同一である。しかも、シリコンウェーハ本体11とエピタキシャル層12との界面13においても不純物濃度の大きな変動は存在しない。本実施形態によるエピタキシャルウェーハ10の製造方法については後述する。
図2は、本発明の好ましい第2の実施形態によるエピタキシャルウェーハ20の構造を示す略断面図である。
図2に示すように、本実施形態によるエピタキシャルウェーハ20は、SOIウェーハ本体21及びその表面に形成されたエピタキシャル層22を有している。SOIウェーハ本体21は、SOI層23、支持基板24及びこれらの間に介在する埋め込み絶縁層25を備えている。そして、SOI層23に含まれる不純物の種類及びその濃度と、エピタキシャル層22に含まれる不純物の種類及びその濃度は実質的に同一である。しかも、SOI層23とエピタキシャル層22との界面26においても不純物濃度の大きな変動は存在しない。本実施形態によるエピタキシャルウェーハ20の製造方法についても後述する。
図3は、第1の実施形態によるエピタキシャルウェーハ10の製造工程を説明するためのフローチャートである。
まず、シリコンウェーハ本体11を用意し、エピタキシャル成長装置の反応炉内にロードする(ステップS1)。使用するエピタキシャル成長装置の構造については特に限定されない。エピタキシャル成長装置の一例を図4に示す。図4に示すエピタキシャル成長装置30は、反応炉31と、反応炉31にガスを導入するためのガス導入管32と、反応炉31からガスを排出するためのガス排出管33とを備える。ガス導入管32には、バルブ32a〜32cを介して水素ガス(H)、ドーパントガス及びシリコン原料ガスが供給される。代表的なドーパントガスとしては、PHガス、Bガスなどが挙げられる。シリコン原料ガスとしては、SiHClガス、SiHClガス、SiClガスなどが挙げられる。ガス排出管33は、バルブ33aを介して排気機構34に接続されている。反応炉31の内部には、シリコンウェーハ本体11を載置するためのステージ35が設けられている。また、反応炉31の上方及び下方には、シリコンウェーハ本体11を加熱するための加熱機構36が設けられている。
次に、バルブ32aを開くことによって反応炉31内に水素ガスを導入しながら、加熱機構36を用いてシリコンウェーハ本体11を所定の昇温速度で加熱する(ステップS2)。これにより、シリコンウェーハ本体11が所定の温度に到達すると水素ベークが行われ、シリコンウェーハ本体11の表面が清浄化される(ステップS3)。このとき、本実施形態では、バルブ32bを開くことによって反応炉31内にドーパントガスを導入する。その結果、水素ベーク中における反応炉31内はドーパントガス雰囲気となる。バルブ32bを開くタイミング、つまり、ドーパントガスの導入開始タイミングは、昇温の途中であっても構わないし、昇温の終了後であっても構わない。
水素ベークを行うと、その熱によってシリコンウェーハ本体11に含まれる不純物が外方拡散し、表層における不純物濃度が低下する。しかしながら、本実施形態においては水素ベーク中にシリコンウェーハ本体11に含まれる不純物と同一導電型のドーパントを含むドーパントガスを導入していることから、外方拡散によってシリコンウェーハ本体11から失われる不純物が補われ、その結果、表層における不純物濃度の低下が防止される。外方拡散量は水素ベーク条件(時間、温度)に依存するが、エピタキシャル成長処理後のシリコンウェーハ本体11に含まれる不純物濃度と水素ベーク前のシリコンウェーハ本体11に含まれる不純物濃度が等しくなるよう、すなわち、シリコンウェーハ本体11の厚み方向に不純物濃度が一定となるように、水素ベーク中に導入するドーパントガスの濃度を調整することによって、界面13における不純物濃度プロファイルの変動を最小限に抑えることが可能となる。
水素ベークが完了した後、バルブ32cを開くことによって反応炉31内にシリコン原料ガスを導入する(ステップS4)。これにより、シリコンウェーハ本体11の表面がエピタキシャル成長し、エピタキシャル層12が形成される。このとき、バルブ32bの開度を調整することにより、エピタキシャル層12の不純物濃度がシリコンウェーハ本体11の不純物濃度と等しくなるようドーパントガスの濃度を調整することが好ましい。
エピタキシャル層を形成する際に導入するドーパントガス濃度は、エピタキシャル層12の形成によって体積が増加する分、水素ベーク時に比べて高濃度のドーパントガスを反応炉31内に導入することが好ましい。換言すると、水素ベーク時に反応炉31内に導入するドーパントガスの濃度は、エピタキシャル成長処理時に反応炉31内に導入するドーパントガスの濃度よりも低濃度に調整することが好ましい。エピタキシャル成長処理時に導入する高濃度のドーパントガスを水素ベーク時に導入した場合には、過剰のドーパントがシリコンウェーハ本体11表面に吸着あるいは内方拡散して取り込まれて、逆に界面31における抵抗が低くなってしまい、不純物濃度プロファイルの変動を招いてしまうことになる。
また、水素ベークはシリコンウェーハ本体11の表面に存在する自然酸化膜を除去するものでなければならず、水素ベークの他の条件としては、0.3×10Pa〜1.1×10Paの圧力下、水素ガス雰囲気中で900℃〜1190℃の温度範囲内で15秒〜5分間保持する条件などを例示することができる。いずれにしても、エピタキシャル成長処理後のエピタキシャル層12とシリコンウェーハ本体11との界面13における不純物濃度が等しくなるよう、水素ベーク時に導入するドーパントガスの濃度を調整すればよく、予め実験によって最適なドーパントガス濃度を求めておけばよい。
このようにしてエピタキシャル層12が形成された後、反応炉31内のエピタキシャルウェーハ10を降温させ(ステップS5)、所定の温度まで低下した後、エピタキシャルウェーハ10を反応炉31から取り出す(ステップS6)。以上により、エピタキシャルウェーハ10が完成する。
このように、本実施形態においては、水素ベーク中にドーパントガスを導入していることから、水素ベーク時の外方拡散によってシリコンウェーハ本体11から失われる不純物がドーパントの表面吸着や内方拡散によって補われ、表層における不純物濃度の低下を防止することが可能となる。ここで、水素ベーク時における温度とエピタキシャル成長時の温度との関係は特に限定されず、図5(a),(b)に示すように両者の温度が同じであっても構わないし、図5(c),(d)に示すように水素ベーク時の温度の方が高くても構わない。また、ドーパントガスの導入開始タイミングについては、図5(a),(c)に示すように昇温工程(ステップS2)の終了後であっても構わないし、図5(b),(d)に示すように昇温工程(ステップS2)の途中であっても構わない。いずれにしても、シリコン原料ガスが導入されるエピタキシャル成長工程(ステップS4)は、反応炉内の温度が一定に保持される温度保持工程にて行われる。尚、図5(a)〜(d)において縦軸は温度、横軸は時間である。
図6は、第2の実施形態によるエピタキシャルウェーハ20の製造工程の一例を説明するための模式図である。
図6に示す例では、まずシリコンウェーハ20aを用意し、その一方の表面20bから酸素イオンAをイオン注入する。次いで、イオン注入後のシリコンウェーハ20aに例えば、酸化ガス雰囲気中で1300℃以上の温度で30時間以上の高温熱処理を施すことにより、表面20bの下層には埋め込み絶縁膜25が形成され、SOIウェーハ21が完成する。その後は、図3を用いて説明した方法を用いて、SOI層23の表面にエピタキシャル層22を形成する。これにより、エピタキシャルウェーハ20が完成する。
上記の方法でエピタキシャルウェーハ20を作製した場合、SOI層23の膜厚は酸素イオンAの注入深さによって決まる。ここで、酸素イオンAの注入深さは、イオン注入時の加速エネルギーによって制限されるため、厚いSOI層23を形成することは困難である。しかしながら、本実施形態によれば、SOI層23の表面に同じ不純物濃度を有するエピタキシャル層22を形成していることから、実質的に厚いSOI層を得ることが可能となる。
図7は、第2の実施形態によるエピタキシャルウェーハ20の製造工程の他の例を説明するための模式図である。
図7に示す例では、まず表面に絶縁膜41が形成された第1のウェーハ40を用意し、絶縁膜41を介して所定のイオンBをイオン注入することにより絶縁膜41の下層にイオン注入層42を埋め込む。イオンBの種類については特に限定されるものではないが、水素イオン又は希ガスイオンを選択することが好ましい。
次に、絶縁膜41を介して第1のウェーハ40と第2のウェーハ43を貼り合わせることにより、貼り合わせウェーハ44を作製する。そして、貼り合わせウェーハ44をイオン注入層42にて剥離させることによりSOIウェーハ21が完成する。その後は、図3を用いて説明した方法を用いて、SOI層23の表面にエピタキシャル層22を形成する。これにより、エピタキシャルウェーハ20が完成する。
上記の方法でエピタキシャルウェーハ20を作製した場合、SOI層23の膜厚はイオンBの注入深さによって決まる。イオンBの注入深さは、イオン注入時の加速エネルギーによって制限されるため、厚いSOI層23を形成することは困難である。しかしながら、本実施形態によれば、SOI層23の表面に同じ不純物濃度を有するエピタキシャル層22を形成していることから、実質的に厚いSOI層を得ることが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、本発明においてシリコンウェーハ及びエピタキシャル層に添加する不純物の種類については特に限定されず、p型である場合はボロン(B)を選択することができ、n型である場合はリン(P)、アンチモン(Sb)又はヒ素(As)を選択することができる。また、本発明においてシリコンウェーハ及びエピタキシャル層に添加する不純物の濃度についても特に限定されない。
また、本発明において、水素ベーク中にHClガスを反応炉内に導入することによって、シリコンウェーハの表面をエッチングしても構わない。
[比較例]
比較例においては、水素ベークによる不純物の外方拡散の影響について評価した。まず、チョクラルスキー法によって育成され、直径が200mm、厚みが725μmであるリンドープのシリコンウェーハを用意した。シリコンウェーハの比抵抗は4Ωcmである。そして、シリコンウェーハの表面に比抵抗が4Ωcmであるリンドープのエピタキシャル層を形成した。
エピタキシャル層の形成においては、その前処理として反応炉内に水素ガスを導入して1125℃の温度でシリコンウェーハの水素ベークを行った。ベーク時間は、30秒、60秒及び180秒の3種類とし、水素ベーク時には反応炉内にドーパントガスは導入しなかった。その後、比抵抗が4Ωcmであるリンドープのエピタキシャル層が形成されるよう、シリコン原料ガスとしてトリクロロシラン(SiHCl)ガス、およびドーパントガスとしてホスフィン(PH)を反応炉内に導入し、1125℃でエピタキシャル成長を行った。この時のドーパントガス導入量は220ccである。
エピタキシャル層が形成された後、シリコンウェーハとエピタキシャル層の界面における抵抗プロファイルをCV測定法によって測定した。結果を図8に示す。また、得られた抵抗値から界面における濃度プロファイルを算出した。結果を図9に示す。
図8及び図9に示すように、シリコンウェーハとエピタキシャル層の界面において不純物濃度が低下し、これによって抵抗値が高くなっていることが確認された。そして、この傾向は水素ベークの時間が長いほど顕著であった。これは、水素ベークによってシリコンウェーハに含まれる不純物が外方拡散しているためであると考えられる。
[実施例1]
実施例1では、水素ベーク時間を60秒に設定するとともに、水素ベーク中にドーパントガスとしてホスフィンを導入した。水素ベーク時のドーパントガスの導入量は、100cc、110cc及び150ccの3種類とした。ドーパントガスの導入は昇温期間の途中から開始した。より具体的には、図10に示すように、750℃から1125℃に昇温させる昇温期間において900℃に達した時点でドーパントガスの導入を開始し、1125℃に到達し温度保持期間に入ってから60秒が経過した後、シリコン原料ガスの導入を開始した。シリコン原料ガスの導入を開始した後は、形成するシリコンエピタキシャル層の比抵抗が4Ωcmとなるよう、ドーパントガスの導入量を220ccに調整した。その他の条件は、上述した比較例と同じである。
そして、エピタキシャル層が形成された後、シリコンウェーハとエピタキシャル層の界面における抵抗プロファイルをCV測定法によって測定した。結果を図11に示す。比較のため、図11にはドーパントガスを導入しなかった場合のデータ(比較例のデータ)も表示してある。
図11に示すように、水素ベーク中にドーパントガスを添加すると、シリコンウェーハとエピタキシャル層の界面における抵抗値の上昇が大幅に抑制されていることが分かる。より具体的に説明すると、ドーパントガス添加量が100ccである場合には、界面近傍における抵抗値の上昇が僅かに残っており、ドーパントガス添加量が150ccである場合には、界面近傍における抵抗値の僅かな低下が見られるものの、どちらも良好な抵抗プロファイルが得られた。特に、ドーパントガス添加量が110ccである場合、界面近傍における抵抗プロファイルをほぼフラットにすることができた。
[実施例2]
実施例2では、SOIウェーハを用い、ドーパントガスであるホスフィンの導入量を180秒間に亘り110ccとした他は、実施例1と同じ条件でエピタキシャル層の形成を行った。SOI層の比抵抗は4Ωcmである。そして、エピタキシャル層を形成した後、シリコンウェーハとエピタキシャル層の界面における抵抗プロファイルをCV測定法によって測定した。結果を図12に示す。比較のため、図12にはドーパントガスを導入しなかった場合のデータ(比較例のデータ)も表示してある。図12に示すように、SOI基板を用いた場合も、界面近傍における抵抗プロファイルはほぼフラットになった。
10 エピタキシャルウェーハ
11 シリコンウェーハ本体
12 エピタキシャル層
13 界面
20 エピタキシャルウェーハ
20a シリコンウェーハ
20b シリコンウェーハの表面
21 ウェーハ本体
22 エピタキシャル層
23 SOI層
24 支持基板
25 埋め込み絶縁層
26 界面
30 エピタキシャル成長装置
31 反応炉
32 ガス導入管
32a〜32c バルブ
33 ガス排出管
33a バルブ
34 排気機構
35 ステージ
36 加熱機構
40 ウェーハ
41 絶縁膜
42 イオン注入層
43 ウェーハ
44 ウェーハ

Claims (6)

  1. 反応炉内に水素ガスおよびシリコンウェーハと同一導電型のドーパントを含むドーパントガスを導入して前記シリコンウェーハを熱処理することにより、前記シリコンウェーハに前記ドーパントを内方拡散させる第1の工程と、
    前記第1の工程を行った後、前記反応炉内にシリコン原料ガスを導入して前記シリコンウェーハの表面にシリコンエピタキシャル層を形成する第2の工程と、を備え、
    前記エピタキシャル層形成後のシリコンウェーハの不純物濃度が前記第1の工程前のシリコンウェーハの不純物濃度と等しくなるよう、前記第1の工程で導入するドーパントガスの濃度を調整することを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記エピタキシャル層の不純物濃度が前記第1の工程前のシリコンウェーハの不純物濃度と等しくなるよう、前記第2の工程で導入するドーパントガスの濃度を調整することを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。
  3. 前記第1の工程は、前記反応炉内の温度を上昇させる昇温工程と、前記昇温工程の終了後、前記反応炉内の温度を保持する温度保持工程とを含み、前記第1の工程における前記ドーパントガスの導入を前記昇温工程から開始することを特徴とする請求項1又は2に記載のエピタキシャルウェーハの製造方法。
  4. 前記シリコンウェーハは、絶縁膜が埋め込まれたSOIウェーハであることを特徴とする請求項1乃至3のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  5. 酸素イオンのイオン注入と熱処理により前記絶縁膜を埋め込むことによって前記SOIウェーハを作製する工程をさらに備えることを特徴とする請求項4に記載のエピタキシャルウェーハの製造方法。
  6. 表面に前記絶縁膜が形成された第1のウェーハにイオン注入を行うことにより前記絶縁膜の下層にイオン注入層を埋め込む工程と、前記絶縁膜を介して前記第1のウェーハと第2のウェーハを貼り合わせることにより貼り合わせウェーハを作製する工程と、前記貼り合わせウェーハを前記イオン注入層にて剥離させることにより前記SOIウェーハを作製する工程とをさらに備えることを特徴とする請求項4に記載のエピタキシャルウェーハの製造方法。
JP2011024077A 2011-02-07 2011-02-07 エピタキシャルウェーハの製造方法 Active JP5696510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011024077A JP5696510B2 (ja) 2011-02-07 2011-02-07 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011024077A JP5696510B2 (ja) 2011-02-07 2011-02-07 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2012164814A true JP2012164814A (ja) 2012-08-30
JP5696510B2 JP5696510B2 (ja) 2015-04-08

Family

ID=46843914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011024077A Active JP5696510B2 (ja) 2011-02-07 2011-02-07 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5696510B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016174997A1 (ja) * 2015-04-30 2016-11-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2019134046A (ja) * 2018-01-30 2019-08-08 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04242958A (ja) * 1990-12-26 1992-08-31 Fujitsu Ltd 半導体基板の製造方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004327716A (ja) * 2003-04-24 2004-11-18 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法
JP2009111292A (ja) * 2007-10-31 2009-05-21 Sumco Corp エピタキシャルウェーハの製造方法および製造装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04242958A (ja) * 1990-12-26 1992-08-31 Fujitsu Ltd 半導体基板の製造方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004327716A (ja) * 2003-04-24 2004-11-18 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法
JP2009111292A (ja) * 2007-10-31 2009-05-21 Sumco Corp エピタキシャルウェーハの製造方法および製造装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016174997A1 (ja) * 2015-04-30 2016-11-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2016213232A (ja) * 2015-04-30 2016-12-15 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR20170126498A (ko) * 2015-04-30 2017-11-17 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
CN107533959A (zh) * 2015-04-30 2018-01-02 胜高股份有限公司 外延硅晶片的制造方法
US10253429B2 (en) 2015-04-30 2019-04-09 Sumco Corporation Method for manufacturing epitaxial silicon wafer
KR102036596B1 (ko) * 2015-04-30 2019-10-25 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
CN107533959B (zh) * 2015-04-30 2020-09-29 胜高股份有限公司 外延硅晶片的制造方法
JP2019134046A (ja) * 2018-01-30 2019-08-08 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7004586B2 (ja) 2018-01-30 2022-01-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP5696510B2 (ja) 2015-04-08

Similar Documents

Publication Publication Date Title
CN107533959B (zh) 外延硅晶片的制造方法
US7776723B2 (en) Method of manufacturing an epitaxial semiconductor substrate and method of manufacturing a semiconductor device
US9620615B2 (en) IGBT manufacturing method
US20090321883A1 (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
JP2007036250A (ja) ゲッタリング機能を有する低欠陥エピタキシャル半導体基板、これを用いたイメージセンサー及びこれの製造方法
JP2010040864A (ja) エピタキシャルシリコンウェーハ及びその製造方法
KR102482578B1 (ko) 에피택셜 웨이퍼의 제조방법
US8906786B2 (en) Method for producing single crystal SiC substrate and single crystal SiC substrate produced by the same
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2009049411A (ja) Ssoi基板の製造方法
JP5696510B2 (ja) エピタキシャルウェーハの製造方法
JP2010103142A (ja) 半導体装置の製造方法
JP2006216934A (ja) エピタキシャル半導体基板の製造方法及び半導体装置の製造方法
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
US8575010B2 (en) Method for fabricating a semiconductor substrate
US9953859B2 (en) SOI wafer manufacturing process and SOI wafer
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
JP5672021B2 (ja) 半導体基板の製造方法
JP2010062291A (ja) 半導体基板及びその製造方法
TW202134488A (zh) 半導體基板的製造方法及半導體基板
JP2010098284A (ja) エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
JP2004281591A (ja) 半導体エピタキシャルウエハとその製法,半導体装置及びその製法
JP4779519B2 (ja) エピタキシャルウェーハの製造方法
JP6598140B2 (ja) エピタキシャルウェーハの製造方法
JP2010165772A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R150 Certificate of patent or registration of utility model

Ref document number: 5696510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250