JP2019134046A - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2019134046A
JP2019134046A JP2018014191A JP2018014191A JP2019134046A JP 2019134046 A JP2019134046 A JP 2019134046A JP 2018014191 A JP2018014191 A JP 2018014191A JP 2018014191 A JP2018014191 A JP 2018014191A JP 2019134046 A JP2019134046 A JP 2019134046A
Authority
JP
Japan
Prior art keywords
conductivity type
epitaxial layer
type
type epitaxial
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018014191A
Other languages
English (en)
Other versions
JP2019134046A5 (ja
JP7004586B2 (ja
Inventor
俵　武志
Takeshi Tawara
武志 俵
秀一 土田
Shuichi Tsuchida
秀一 土田
晃一 村田
Koichi Murata
晃一 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Research Institute of Electric Power Industry
Fuji Electric Co Ltd
Original Assignee
Central Research Institute of Electric Power Industry
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute of Electric Power Industry, Fuji Electric Co Ltd filed Critical Central Research Institute of Electric Power Industry
Priority to JP2018014191A priority Critical patent/JP7004586B2/ja
Priority to US16/251,791 priority patent/US10665681B2/en
Publication of JP2019134046A publication Critical patent/JP2019134046A/ja
Publication of JP2019134046A5 publication Critical patent/JP2019134046A5/ja
Application granted granted Critical
Publication of JP7004586B2 publication Critical patent/JP7004586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】低コストで製品の信頼性を向上させることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。【解決手段】炭化珪素からなるｎ+型出発基板１のおもて面上にｎ+型バッファ層２、ｎ-型ドリフト層３およびｐ+型アノード層４となる各炭化珪素層を順にエピタキシャル成長させてｐｉｎダイオードが構成される。ｎ+型バッファ層２は、ｎ型不純物の他に、再結合中心を形成するバナジウムを添加する、いわゆるコドープにより形成される。ｎ+型バッファ層２のバナジウム濃度は、ｎ+型バッファ層２の、ｎ+型出発基板１との界面２１側の第１部分２ａよりも、ｎ-型ドリフト層３との界面２３側の第２部分２ｂで低くなっている。ｎ+型バッファ層２の第２部分２ｂのバナジウム濃度は、ｎ+型バッファ層２とｎ-型ドリフト層３との界面２３において、ｎ+型バッファ層２のバナジウム濃度の最大値Ｖｍａｘの１／１０以下程度である。【選択図】図１

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
従来、ｐｉｎ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードや、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属−酸化膜−半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）のベース領域とドリフト領域とのｐｎ接合で形成される寄生のｐｎ接合ダイオード（ボディダイオード）では、炭化珪素（ＳｉＣ）を半導体材料とした場合、バイポーラ動作時に順方向に電流が流れることによりｎ+型出発基板からｎ-型ドリフト層内に基底面転位(ＢＰＤ：Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ）が拡張してｎ-型ドリフト層の内部に帯状の積層欠陥が発生することで、順方向特性が劣化することが知られている。
バイポーラ動作による順方向特性劣化を抑制するために、ｎ+型出発基板とｎ-型ドリフト層との間に、ｎ-型ドリフト層よりも不純物濃度の高いｎ+型バッファ層を設けることが提案されている。ｎ+型バッファ層により、バイポーラ動作時にｎ-型ドリフト層側からｎ+型出発基板への正孔（ホール）注入が抑制されるため、積層欠陥の発生が抑制される。さらに、ｎ型ドーパントとなる主元素の他に、再結合中心（ホールの捕獲中心）を形成するボロン（Ｂ）、チタン（Ｔｉ）およびバナジウム（Ｖ）等の特殊元素を添加する、いわゆるコドープによりｎ+型バッファ層を形成することで、少数キャリア（ホール）寿命を短くし、かつ少数キャリア寿命を短くした分だけｎ+型バッファ層の厚さを薄くすることが提案されている（例えば、下記特許文献１参照。）。
コドープによりｎ+型バッファ層を形成することで、バイポーラ動作による順方向特性劣化が抑制されることは確認されている。しかしながら、コドープによるｎ+型バッファ層のエピタキシャル成長時にエピタキシャル成長炉（チャンバー）内の部材等に特殊元素が付着することがある（メモリー効果）。このため、ｎ+型バッファ層のエピタキシャル成長後に連続してｎ-型ドリフト層をエピタキシャル成長させると、エピタキシャル成長炉内の部材等に付着した特殊元素がｎ-型ドリフト層のエピタキシャル成長中にｎ-型ドリフト層に混入（オートドープ）することがある。特殊元素がｎ-型ドリフト層に混入した場合、特殊元素が混入した部分でｎ-型ドリフト層での少数キャリア寿命が短くなり、素子抵抗が高くなるという問題がある。
ｎ-型ドリフト層への特殊元素の混入を防止する方法として、ｎ+型バッファ層をエピタキシャル成長させた後に、エピタキシャル成長炉内の部材等を交換して（または別のエピタキシャル成長炉を用いて）エピタキシャル成長を再開させることで、ｎ+型バッファ層上にｎ-型ドリフト層を形成する方法がある。
特開２０１７−０８５０４７号公報
しかしながら、従来技術のように特殊元素のオートドープを回避するためにｎ+型バッファ層１０２とｎ-型ドリフト層１０３とのエピタキシャル成長を連続して行わない場合、ｎ+型バッファ層１０２のエピタキシャル成長後にエピタキシャル成長を一旦停止して基板温度を下げ、その後、ｎ-型ドリフト層１０３のエピタキシャル成長を再開することとなる（図４，５参照）。このため、次の問題がある。図４，５は、従来の炭化珪素半導体装置の問題点を示す説明図である。図４（ｂ）および図５（ａ）には、一例としてｐｉｎダイオードを示す。
図４（ａ）には、従来のｐｉｎダイオードのバイポーラ動作時のホール密度分布を示す。図４（ａ）の横軸は、ｎ-型ドリフト層１０３とｐ+型アノード層１０４との界面１２２（図５参照）からｎ+型出発基板１０１側への深さである。図４（ａ）の縦軸は、バイポーラ動作時のホール密度である。図４（ｂ）には、図４（ａ）の断面図を示す。図４（ａ）の横軸の「深さ」と、図４（ｂ）のｎ-型ドリフト層１０３とｐ+型アノード層１０４との界面１２２からのｎ-型ドリフト層１０３、ｎ+型バッファ層１０２およびｎ+型出発基板１０１の深さ位置と、が対応している。
図５（ａ）には、従来のｐｉｎダイオードの断面図を示す。図５（ｂ）には、従来のｐｉｎダイオードの窒素（Ｎ）およびバナジウムの不純物濃度分布を示す。図５（ｂ）の縦軸は、ｎ-型ドリフト層１０３とｐ+型アノード層１０４との界面１２２からｎ+型バッファ層１０２側への深さである。図５（ｂ）の縦軸の「深さ」と、図５（ａ）のｎ-型ドリフト層１０３とｐ+型アノード層１０４との界面１２２からのｎ-型ドリフト層１０３、ｎ+型バッファ層１０２およびｎ+型出発基板１０１の深さ位置と、が対応している。図５（ｂ）の横軸は窒素およびバナジウムの不純物濃度である。
例えば従来のｐｉｎダイオードが耐圧１２００Ｖクラスである場合、各部の寸法および不純物濃度は次の値をとる。ｎ+型バッファ層１０２、ｎ-型ドリフト層１０３およびｐ+型アノード層１０４は、ｎ+型出発基板１０１上に順にエピタキシャル成長させた炭化珪素層である。ｎ+型出発基板１０１の窒素濃度および厚さは、それぞれ５×１０18／ｃｍ3および３５０μｍである。ｎ+型バッファ層１０２の窒素濃度は５×１０18／ｃｍ3である。ｎ+型バッファ層１０２のバナジウム濃度は３×１０15／ｃｍ3であり、深さ方向に略一様である。
ｎ-型ドリフト層１０３の窒素濃度および厚さは、それぞれ１×１０16／ｃｍ3および１０μｍである。ｐ+型アノード層１０４のアルミニウム（Ａｌ）濃度および厚さは、それぞれ２×１０20／ｃｍ3および０．３μｍである。ｎ+型バッファ層１０２の、ｎ+型出発基板１０１との界面付近では、エピタキシャル成長初期の不純物濃度変動１１５が生じている。ｎ-型ドリフト層１０３の、ｎ+型バッファ層１０２との界面１２１付近では、エピタキシャル成長初期の不純物濃度変動１１６が生じている。
図４（ａ）に示すように、従来構造では、バイポーラ動作時のホール密度は、ｎ-型ドリフト層１０３では高いが、ｎ-型ドリフト層１０３とｎ+型バッファ層１０２とのフェルミ準位の違いから生じるバンドオフセット（エネルギー準位差）によりｎ+型バッファ層１０２ではｎ-型ドリフト層１０３よりも減少する。さらに、ｎ+型バッファ層１０２での再結合によりバイポーラ動作時のホール密度をさらに低下させることで、ｎ+型出発基板の基底面転位からｎ-型ドリフト層内へ積層欠陥が拡張しない構成となる。
しかしながら、バナジウムのオートドープを回避するためにｎ+型バッファ層１０２とｎ-型ドリフト層１０３とのエピタキシャル成長を連続して行わない場合、図４（ｂ）に示すように、ｎ+型バッファ層１０２とｎ-型ドリフト層１０３との界面１２１に、パーティクル等に起因して結晶欠陥１１１が形成される場合がある。この結晶欠陥１１１に基底面転位が含まれている場合があり、結晶欠陥１１１に基底面転位が含まれている場合、結晶欠陥１１１を起点としてｎ-型ドリフト層へと積層欠陥が拡張してしまう。
この結晶欠陥１１１を起点とする積層欠陥は、上述したようにｎ-型ドリフト層１０３でのホール密度が高いことから拡張しやすく、低電流でのスクリーニング試験（通電試験）で検出可能である。しかしながら、ｎ-型ドリフト層１０３をエピタキシャル成長させる表面付近に特殊元素（ここではバナジウム）が高濃度にドープされている場合、ｎ-型ドリフト層１０３のエピタキシャル成長初期に、ｎ-型ドリフト層１０３に意図しないバナジウムが高濃度にオートドープされる。このため、ｎ-型ドリフト層１０３の、ｎ+型バッファ層１０２との界面１２１付近に、バナジウムが高濃度にオートドープされてなる層（以下、オートドープ層とする）１１２が形成され、結晶欠陥１１１の周囲がオートドープ層１１２となる。
このようにオートドープ層１１２が形成された場合、ｎ+型バッファ層１０２とｎ-型ドリフト層１０３との界面１２１に生じた結晶欠陥１１１の周囲でオートドープ層１１２によりバナジウム濃度が高くなる（図５（ｂ）の符号１１４で示す部分）。オートドープ層１１２では少数キャリア寿命が短くなっているため、バイポーラ動作時のホール密度が低く（図４（ａ）の符号１１３で示す部分）、結晶欠陥１１１から積層欠陥が拡張しにくい。したがって、結晶欠陥１１１を起点とする積層欠陥を低電流でのスクリーニング試験で検出することが難しく、所定規格を満たさない不良品が製品として出荷されてしまう虞がある。また、不良品を除外するには、大電流でスクリーニング試験を行う必要があるため、コストが増大する。
この発明は、上述した従来技術による問題点を解消するため、低コストで製品の信頼性を向上させることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、順方向に電流が流れるｐｎ接合を有する炭化珪素半導体装置であって、次の特徴を有する。炭化珪素からなる第１導電型の半導体基板の一方の主面に、炭化珪素からなる第１の第１導電型エピタキシャル層が設けられている。前記第１の第１導電型エピタキシャル層の、前記半導体基板側に対して反対側の表面に、炭化珪素からなる第２の第１導電型エピタキシャル層が設けられている。前記第２の第１導電型エピタキシャル層は、前記第１の第１導電型エピタキシャル層よりも第１導電型不純物濃度が低い。前記第２の第１導電型エピタキシャル層の、前記半導体基板側に対して反対側に、炭化珪素からなる第２導電型層が設けられている。前記第２導電型層は、前記第２の第１導電型エピタキシャル層に接して前記ｐｎ接合を形成する。前記第１の第１導電型エピタキシャル層は、第１導電型ドーパントとなる第１元素と、再結合中心を形成する第２元素と、を不純物として含む。前記第１の第１導電型エピタキシャル層の前記第１元素の最大濃度は、１．０×１０18／ｃｍ3以上１．０×１０19／ｃｍ3未満である。前記第１の第１導電型エピタキシャル層の前記第２元素の最大濃度は、１．０×１０14／ｃｍ3以上５．０×１０18／ｃｍ3未満でかつ前記第１の第１導電型エピタキシャル層の前記第１元素の最大濃度以下である。前記第１の第１導電型エピタキシャル層の前記第２元素の濃度は、前記第１の第１導電型エピタキシャル層の、前記半導体基板との界面側の第１部分よりも、前記第２の第１導電型エピタキシャル層との界面側の第２部分で低くなっている。前記第１の第１導電型エピタキシャル層の前記第１部分の厚さは０．１μｍ以上５μｍ以下である。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１の第１導電型エピタキシャル層の、前記第２の第１導電型エピタキシャル層との界面における前記第２元素の濃度は、前記第１の第１導電型エピタキシャル層の前記第２元素の最大濃度の１／１０以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１の第１導電型エピタキシャル層の前記第２部分における前記第２元素の濃度は、前記第１の第１導電型エピタキシャル層の前記第１部分から前記第２の第１導電型エピタキシャル層側へ向かうにしたがって低くなっていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１の第１導電型エピタキシャル層の、前記第２の第１導電型エピタキシャル層との界面における前記第１元素の濃度は、前記第１の第１導電型エピタキシャル層の前記第１元素の最大濃度の１／１０以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２元素は、ボロン、チタン、鉄、クロムまたはバナジウムであることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２の第１導電型エピタキシャル層の、前記第１の第１導電型エピタキシャル層との界面付近に、不純物濃度変動が生じていることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２の第１導電型エピタキシャル層の前記不純物濃度変動は、前記第２の第１導電型エピタキシャル層の第１導電型不純物濃度の平均値の±１０％以上であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２の第１導電型エピタキシャル層の前記不純物濃度変動は、前記第２の第１導電型エピタキシャル層の、前記第１の第１導電型エピタキシャル層との界面から３μｍ以内の範囲に生じていることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、順方向に電流が流れるｐｎ接合を有する炭化珪素半導体装置の製造方法であって、次の特徴を有する。まず、炭化珪素からなる第１導電型の半導体基板の一方の主面に、第１導電型ドーパントとなる第１元素と、再結合中心を形成する第２元素と、を不純物として含み、前記第１元素の最大濃度が１．０×１０18／ｃｍ3以上１．０×１０19／ｃｍ3未満であり、前記第２元素の最大濃度が１．０×１０14／ｃｍ3以上５．０×１０18／ｃｍ3未満でかつ前記第１元素の最大濃度以下である第１の第１導電型エピタキシャル層をエピタキシャル成長させる第１工程を行う。次に、前記第１の第１導電型エピタキシャル層の表面に、前記第１の第１導電型エピタキシャル層よりも不純物濃度の低い第２の第１導電型エピタキシャル層をエピタキシャル成長させる第２工程を行う。次に、前記第２の第１導電型エピタキシャル層の表面または表面層に第２導電型層を形成して、前記第２導電型層と前記第２の第１導電型エピタキシャル層との前記ｐｎ接合を形成する第３工程を行う。前記第１工程では、前記第１の第１導電型エピタキシャル層の前記第２元素の濃度を、前記第１の第１導電型エピタキシャル層の、前記半導体基板との界面側の第１部分よりも、前記第２の第１導電型エピタキシャル層との界面側の第２部分で低くし、かつ、前記第１の第１導電型エピタキシャル層の前記第１部分の厚さを０．１μｍ以上５μｍ以下にする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程では、前記第１の第１導電型エピタキシャル層の、前記第２の第１導電型エピタキシャル層との界面における前記第２元素の濃度を、前記第１の第１導電型エピタキシャル層の前記第２元素の最大濃度の１／１０以下にすることを特徴とする。このとき、前記第１の第１導電型エピタキシャル層の前記第２元素の最大濃度は、例えば上記特許文献１を参考に１．０×１０14／ｃｍ3以上５．０×１０18／ｃｍ3未満かつ前記第１の第１導電型エピタキシャル層の前記第１元素の最大濃度以下とし、前記第１の第１導電型エピタキシャル層の前記第１元素の最大濃度は１．０×１０18／ｃｍ3以上１．０×１０19／ｃｍ3未満とするのがよい。その理由は、前記第１の第１導電型エピタキシャル層において十分な再結合促進効果を得ることができるからである。また、前記第１の第１導電型エピタキシャル層において実質的な再結合促進効果を有する前記第１部分の厚さは、上記特許文献１を参考に０．１μｍ以上５μｍ以下とするのがよい。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程は、第１成長工程、第１停止工程および第２成長工程を含む。前記第１成長工程では、前記第１元素を含む第１ガスおよび前記第２元素を含む第２ガスからなるガス雰囲気中で前記第１の第１導電型エピタキシャル層をエピタキシャル成長させる。前記第１停止工程では、前記第１の第１導電型エピタキシャル層のエピタキシャル成長途中で前記ガス雰囲気への前記第２ガスの供給を停止する。前記第２成長工程では、前記第２ガスの供給が停止された前記ガス雰囲気中で継続して前記第１の第１導電型エピタキシャル層をエピタキシャル成長させることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１成長工程では、前記第１の第１導電型エピタキシャル層の前記第１部分を形成し、前記第２成長工程では、前記第１部分に連続して前記第１の第１導電型エピタキシャル層の前記第２部分を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１成長工程の開始から、前記第２成長工程の終了までの間に、前記第１の第１導電型エピタキシャル層のエピタキシャル成長途中で前記ガス雰囲気への前記第１ガスの供給を停止する第２停止工程をさらに含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１の第１導電型エピタキシャル層の、前記第２の第１導電型エピタキシャル層との界面における前記第１元素の濃度を、前記第１の第１導電型エピタキシャル層の前記第１元素の最大濃度の１／１０以下にすることを特徴とする。このとき、前記第１の第１導電型エピタキシャル層の前記第１元素の最大濃度は、例えば上記特許文献１を参考に１．０×１０18／ｃｍ3以上１．０×１０19／ｃｍ3未満とするのがよい。その理由は、前記第１の第１導電型エピタキシャル層において十分な再結合促進効果を得ることができるからである。また、前記第１の第１導電型エピタキシャル層において実質的な再結合促進効果を有する前記第１部分の厚さは、上記特許文献１を参考に０．１μｍ以上５μｍ以下とするのがよい。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程の後、前記第２工程の前に、前記第１工程で用いたエピタキシャル成長炉をクリーニングする工程をさらに含む。前記第２工程では、クリーニング後の前記エピタキシャル成長炉を用いて前記第２の第１導電型エピタキシャル層をエピタキシャル成長させることを特徴とする。クリーニングとは炉材表面のエッチング除去の他、パーツ交換やシーズニングを含む。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２工程では、前記第１工程と異なるエピタキシャル成長炉を用いて前記第１の第１導電型エピタキシャル層をエピタキシャル成長させることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２元素は、ボロン、チタン、鉄、クロムまたはバナジウムであることを特徴とする。
上述した発明によれば、第１の第１導電型エピタキシャル層と第２の第１導電型エピタキシャル層との界面に結晶欠陥が形成されたとしても、当該結晶欠陥の周囲の第２元素濃度を低くすることができる。これによって、当該結晶欠陥の周囲の少数キャリア寿命が短くなることを抑制することができ、バイポーラ動作時のホール密度が低くなることを抑制することができる。このため、バイポーラ動作時に、第１の第１導電型エピタキシャル層と第２の第１導電型エピタキシャル層との界面に形成された結晶欠陥を起点とする積層欠陥が拡張しやすく、当該積層欠陥を低電流および短時間でのスクリーニング試験で容易に検出することができる。これにより、所定規格を満たさない不良品が製品として出荷されることを防止することができる。また、大電流でスクリーニング試験を行う必要がないため、検査コストが増大することを防止することができる。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、低コストで製品の信頼性を向上させることができるという効果を奏する。
実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。 従来の炭化珪素半導体装置の問題点を示す説明図である。 従来の炭化珪素半導体装置の問題点を示す説明図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる炭化珪素（ＳｉＣ）半導体装置の構造について、耐圧１２００Ｖクラスのｐｉｎダイオードを例に説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の構造を示す断面図である。図１（ａ）には、実施の形態１にかかる炭化珪素半導体装置の断面図を示す。図１（ｂ）には、実施の形態１にかかる炭化珪素半導体装置の窒素（Ｎ）およびバナジウム（Ｖ）の不純物濃度分布を示す。
図１（ｂ）の縦軸は、ｎ-型ドリフト層（第２の第１導電型エピタキシャル層）３とｐ+型アノード層（第２導電型層）４との界面２４からｎ+型出発基板１側への深さである。図１（ｂ）の縦軸の「深さ」と、図１（ａ）のｎ-型ドリフト層３とｐ+型アノード層４との界面２４からのｎ-型ドリフト層３、ｎ+型バッファ層２およびｎ+型出発基板１の深さ位置と、が対応している。図１（ｂ）の横軸は、窒素およびバナジウムの不純物濃度である。
図１に示す実施の形態１にかかる炭化珪素半導体装置は、炭化珪素からなるｎ+型出発基板（半導体チップ）１のおもて面上にｎ+型バッファ層（第１の第１導電型エピタキシャル層）２、ｎ-型ドリフト層３およびｐ+型アノード層４となる各炭化珪素層を順にエピタキシャル成長させてなるｐｉｎダイオードである。アノード電極５およびカソード電極６は、それぞれｐ+型アノード層４およびｎ+型出発基板１（ｎ+型カソード層）の裏面に電気的に接続されている。
ｎ+型出発基板１には、ドーパント（添加するｎ型不純物）として例えば窒素（Ｎ）が導入されている。ｎ+型出発基板１のｎ型不純物濃度（窒素濃度）および厚さｔ１は、例えば、それぞれ５．０×１０18／ｃｍ3程度および３５０μｍ程度であってもよい。図１では、ｎ+型出発基板１の導電型を「ｎ+ｓｕｂ」と示し、ドーパントとして窒素が導入されていることを「Ｎドープ」と示す（ｎ+型バッファ層２、ｎ-型ドリフト層３、図３においても同様）。
ｎ+型バッファ層２は、ｎ型ドーパントとなる主元素（例えば窒素：第１元素）と、再結合中心（正孔（ホール）の捕獲中心）を形成するボロン（Ｂ）、チタン（Ｔｉ）、鉄（Ｆｅ）、クロム（Ｃｒ）またはバナジウム（Ｖ）等の特殊元素（第２元素）と、を不純物として添加する、いわゆるコドープにより形成される。ここでは、ｎ+型バッファ層２にバナジウムを添加した場合を例に説明する。
ｎ+型バッファ層２のｎ型不純物濃度は、ｎ-型ドリフト層３のｎ型不純物濃度よりも高く、かつ深さ方向に略一様である。ｎ+型バッファ層２のｎ型不純物濃度は、例えば、ｎ+型出発基板１のｎ型不純物濃度と略同じであってもよい。ｎ+型バッファ層２のｎ型不純物濃度（窒素濃度）の最大値Ｎｍａｘは、例えば１．０×１０18／ｃｍ3以上１．０×１０19／ｃｍ3未満程度であり、具体的には例えば５．０×１０18／ｃｍ3であってもよい。
深さ方向とは、エピタキシャル基板１０のおもて面から裏面へ向かう方向である。エピタキシャル基板１０とは、ｎ+型出発基板１のおもて面上にｎ+型バッファ層２、ｎ-型ドリフト層３およびｐ+型アノード層４となる各炭化珪素層を順にエピタキシャル成長させてなる半導体基板である。エピタキシャル基板１０のおもて面および裏面とは、それぞれエピタキシャル基板１０のｐ+型アノード層４側の面、および、ｎ+型出発基板１側の面（ｎ+型出発基板１の裏面）である。
ｎ+型バッファ層２の、ｎ+型出発基板１との界面２１付近のｎ型不純物濃度は、後述するエピタキシャル成長初期の不純物濃度変動１４により、ｎ+型バッファ層２の平均ｎ型不純物濃度よりも凸状に高くなるか、凹状に低くなる不純物濃度となっている。図１（ｂ）には、ｎ+型バッファ層２の、ｎ+型出発基板１との界面２１付近のｎ型不純物濃度変動１４がｎ+型バッファ層２の平均不純物濃度よりも低い場合を示すが、ｎ+型バッファ層２の平均不純物濃度よりも高くなる場合もある。
ｎ+型バッファ層２のバナジウム濃度は、ｎ+型バッファ層２の、ｎ+型出発基板１との界面２１側の部分（以下、第１部分とする）２ａよりも、ｎ-型ドリフト層３との界面２３側の部分（以下、第２部分とする）２ｂで低くなっている。図１では、ｎ+型バッファ層２の第１，２部分２ａ，２ｂにそれぞれ相対的に高濃度および相対的に低濃度にバナジウムが含まれていることをそれぞれ「高Ｖドープ」および「低Ｖドープ」と示す（図３においても同様）。
ｎ+型バッファ層２は、バナジウムを含むことで、ｐｉｎダイオードのバイポーラ動作時にｎ-型ドリフト層３側からｎ+型出発基板１へのホールの注入を抑制する機能を有する。このため、ｎ+型バッファ層２においては、少数キャリア（ホール）寿命が短くなっている。ｎ+型バッファ層２の第１部分２ａのバナジウム濃度は、ｎ+型バッファ層２のバナジウム濃度の最大値Ｖｍａｘであり、例えば１．０×１０14／ｃｍ3以上５．０×１０18／ｃｍ3未満で、かつｎ+型バッファ層２のｎ型不純物濃度の最大値Ｎｍａｘ以下であり、具体的には例えば３．０×１０15／ｃｍ3程度であってもよい。ｎ+型バッファ層２の第１部分２ａのバナジウム濃度は、例えば、深さ方向に一様である。ｎ+型バッファ層２のバナジウム濃度の最大値Ｖｍａｘは、ｎ+型バッファ層２のｎ型不純物濃度以下である。このようにｎ+型バッファ層２の第１部分２ａのバナジウム濃度を設定することで、ｎ+型バッファ層２において十分な再結合促進効果を得ることができる。ｎ+型バッファ層２の第１部分２ａは、ｎ+型バッファ層２において実質的な再結合促進効果を有する部分である。ｎ+型バッファ層２の第１部分２ａの厚さは、例えば０．１μｍ以上５μｍ以下程度であることがよい。
ｎ+型バッファ層２の第２部分２ｂの平均バナジウム濃度は、ｎ+型バッファ層２の第１部分２ａの平均バナジウム濃度よりも低い。具体的には、ｎ+型バッファ層２の第２部分２ｂのバナジウム濃度は、例えば、ｎ+型バッファ層２の第１部分２ａと第２部分２ｂとの界面２２から、ｎ+型バッファ層２とｎ-型ドリフト層３との界面２３側へ向かうにしたがって所定傾きで直線的に低くなっている。
この場合、ｎ+型バッファ層２の第２部分２ｂのバナジウム濃度は、ｎ+型バッファ層２の第１部分２ａと第２部分２ｂとの界面２２で最大値を示す（符号１２に示す部分）。ｎ+型バッファ層２の第２部分２ｂのバナジウム濃度の最大値は、ｎ+型バッファ層２のバナジウム濃度の最大値Ｖｍａｘである。かつ、ｎ+型バッファ層２の第２部分２ｂのバナジウム濃度は、ｎ+型バッファ層２とｎ-型ドリフト層３との界面２３において最小値Ｖｍｉｎ１を示す（符号１３に示す部分）。
ｎ+型バッファ層２の第２部分２ｂのバナジウム濃度は、ｎ+型バッファ層２とｎ-型ドリフト層３との界面２３においてｎ+型バッファ層２のバナジウム濃度の最大値Ｖｍａｘよりも低くなっていればよく、深さ方向に一様であってもよい。ｎ+型バッファ層２の第２部分２ｂのバナジウム濃度は、ｎ+型バッファ層２とｎ-型ドリフト層３との界面２３において、例えばｎ+型バッファ層２のバナジウム濃度の最大値Ｖｍａｘの１／１０以下程度であることが好ましい。
ｎ+型バッファ層２の第２部分２ｂは、ｎ-型ドリフト層３のエピタキシャル成長時に、ｎ+型バッファ層２からｎ-型ドリフト層３へのバナジウムのオートドープを抑制する機能を有する。このため、ｎ-型ドリフト層３の、ｎ+型バッファ層２との界面２３にバナジウムが高濃度にオートドープされることを防止することができる。ｎ+型バッファ層２の第２部分２ｂの厚さｔ２は、０．１μｍ以上１０μｍ以下程度である。
ｎ+型バッファ層２の第２部分２ｂの厚さｔ２を０．１μｍ以上とする理由は、ｎ+型バッファ層２の第２部分２ｂの厚さｔ２が薄すぎる場合、後述するようにｎ-型ドリフト層３を形成するためのエピタキシャル成長の再開初期に、ｎ+型バッファ層２の第２部分２ｂがエピタキシャル成長炉内の水素（Ｈ2）ガスによりエッチングされて除去されることで、ｎ+型バッファ層２の第２部分２ｂによる上記効果を得られないことがあるからである。ｎ+型バッファ層２の第２部分２ｂの厚さｔ２を１０μｍ以下程度とする理由は、ｎ+型バッファ層２の第２部分２ｂの厚さｔ２を厚くするほど、ｐｉｎダイオードのオン抵抗が高くなるからである。好ましくは、ｎ+型バッファ層２の第２部分２ｂの厚さｔ２は、５μｍ以下程度であることがよい。
ｎ-型ドリフト層３には、ドーパントとして例えば窒素（Ｎ）が導入されている。ｎ-型ドリフト層３のｎ型不純物濃度（窒素濃度）および厚さｔ３は、例えば、それぞれ１．０×１０16／ｃｍ3程度および１０μｍ程度であってもよい。ｎ+型バッファ層２とｎ-型ドリフト層３との界面２３に、ｎ-型ドリフト層３のエピタキシャル成長時にパーティクル等に起因して生じる結晶欠陥１１が形成されていてもよい。また、ｎ-型ドリフト層３の内部において、ｎ+型バッファ層２との界面２３付近には、ｎ+型バッファ層２のバナジウム濃度の最小値Ｖｍｉｎ１よりも低濃度Ｖｍｉｎ２にバナジウムがオートドープされている（符号１３ａで示す部分）。
すなわち、エピタキシャル基板１０の内部には、ｎ+型出発基板１とｎ+型バッファ層２との界面２１から、ｎ-型ドリフト層３の内部の、ｎ+型バッファ層２との界面２３付近までバナジウムがドープされている。エピタキシャル基板１０の内部のバナジウム濃度分布は、ｎ+型バッファ層２の第１部分２ａで最大値Ｖｍａｘを示し、ｎ+型バッファ層２の第１部分２ａと第２部分２ｂとの界面２２からｎ-型ドリフト層３側へ所定傾きで直線的に低くなり、ｎ-型ドリフト層３の内部の、ｎ+型バッファ層２との界面２３付近で最小値Ｖｍｉｎ２を示す。
ｎ-型ドリフト層３の、ｎ+型バッファ層２との界面２３付近のｎ型不純物濃度は、後述するエピタキシャル成長の再開初期のｎ型不純物濃度変動１５により、ｎ-型ドリフト層３の平均不純物濃度と異なる不純物濃度になっている。具体的には、ｎ-型ドリフト層３の、ｎ+型バッファ層２との界面２３付近のｎ型不純物濃度変動１５は、例えば、ｎ+型バッファ層２とｎ-型ドリフト層３との界面２３からｎ-型ドリフト層３の内部に３μｍ以内程度の範囲ｔ４に生じており、その変動値はｎ-型ドリフト層３の平均不純物濃度の±１０％以上である。図１（ｂ）には、ｎ-型ドリフト層３の、ｎ+型バッファ層２との界面２３付近のｎ型不純物濃度変動１５がｎ-型ドリフト層３の平均不純物濃度よりも低い場合を示す。
ｎ-型ドリフト層３とｐ+型アノード層４との界面２４に形成されるｐｎ接合でｐｉｎダイオードが構成される。ｐ+型アノード層４には、ドーパントとして例えばアルミニウム（Ａｌ）が導入されている。ｐ+型アノード層４のｐ型不純物濃度（アルミニウム濃度）および厚さｔ５は、例えば、それぞれ２×１０20／ｃｍ3程度および０．３μｍ程度であってもよい。ｐ+型アノード層４は、ｎ-型ドリフト層３の表面層にｐ型不純物のイオン注入により形成された拡散領域であってもよい。
実施の形態１にかかる炭化珪素半導体装置の製造方法について説明する。図２は、実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。まず、炭化珪素からなるｎ+型出発基板（半導体ウエハ）１を用意し、一般的な半導体基板の洗浄法（有機洗浄法やＲＣＡ洗浄法）によりｎ+型出発基板１を洗浄する（ステップＳ１）。
次に、エピタキシャル成長炉（不図示）内に、ｎ+型出発基板１を挿入する（ステップＳ２）。エピタキシャル成長炉は、例えば熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）炉であってもよい。次に、炉内にキャリアガスを供給し、ｎ+型出発基板１の温度（基板温度）がエピタキシャル成長に適した所定温度となるように、エピタキシャル成長炉内の温度を調整する。キャリアガスとして、例えば水素（Ｈ2）ガスを用いてもよい。
次に、キャリアガスに加えて、エピタキシャル成長炉内に、原料ガス、ドーピングガスおよび添加ガスと、上述した特殊元素（ここではバナジウム）を含むガスと、を供給する（ステップＳ３）。ステップＳ３の処理においては、原料ガスとして、珪素（Ｓｉ）を含むガスおよび炭素（Ｃ）を含むガスを同時に導入する。珪素を含むガスは、例えばモノシラン（ＳｉＨ4）ガスであってもよい。炭素を含むガスは、例えばプロパン（Ｃ3Ｈ8）ガスであってもよい。
ドーピングガスとして、例えば窒素（Ｎ2）を含むガスを用いる。窒素を含むガスは、例えば窒素ガスであってもよい。添加ガスとして、塩素（Ｃｌ）を含むガスを適宜添加してもよい。塩素を含むガスは、例えば塩化水素（ＨＣｌ）ガスであってもよい。バナジウムを含むガスとして、例えば、四塩化バナジウム（ＶＣｌ4）ガスを用いてもよい。
次に、ステップＳ３の処理で供給された原料ガス、キャリアガス、ドーピングガス、添加ガス、およびバナジウムを含むガスからなる混合ガス雰囲気中で、例えばＣＶＤ法によりｎ+型出発基板１のおもて面上にｎ+型バッファ層２の第１部分２ａをエピタキシャル成長させる（ステップＳ４）。ステップＳ４の処理においては、ｎ型ドーパントとなる主元素（窒素）の他に、再結合中心を形成するバナジウムを添加する、いわゆるコドープによりｎ+型バッファ層２の第１部分２ａが形成される。
一般的に、エピタキシャル成長初期は、エピタキシャル成長条件が安定しないため、エピタキシャル層の不純物濃度が変動する。したがって、ｎ+型バッファ層２のエピタキシャル成長初期には、ｎ+型バッファ層２のｎ型不純物濃度（窒素濃度）変動１４が生じる。このため、ｎ+型バッファ層２の、ｎ+型出発基板１との界面２１付近のｎ型不純物濃度は、ｎ+型バッファ層２の平均不純物濃度と異なる不純物濃度となる。
次に、バナジウムを含むガスのエピタキシャル成長炉内への供給を停止する（ステップＳ５）。次に、ステップＳ３の処理から引き続き供給された原料ガス、キャリアガス、ドーピングガスおよび添加ガスからなる混合ガス雰囲気中で、ｎ+型バッファ層２の第１部分２ａのエピタキシャル成長に連続して、例えばＣＶＤ法によりｎ+型バッファ層２の第２部分２ｂをエピタキシャル成長させる（ステップＳ６）。
ステップＳ６の処理で用いる混合ガス雰囲気中には、ステップＳ４の処理終了時までエピタキシャル成長炉内に供給されていたバナジウムを含むガスが残存している。このため、ステップＳ６の処理においても、ｎ型ドーパントである窒素と、エピタキシャル成長炉内に残存するバナジウムと、が添加され、いわゆるコドープによりｎ+型バッファ層２の第２部分２ｂが形成される。
ステップＳ６の処理において、エピタキシャル成長炉内に残存するバナジウムを含むガスは、ｎ+型バッファ層２の第２部分２ｂのエピタキシャル成長に伴ってエピタキシャル成長炉外へ徐々に排気される。このため、ｎ+型バッファ層２の第２部分２ｂのバナジウム濃度はｎ+型バッファ層２の第２部分２ｂのエピタキシャル成長に伴って低くなり、ｎ+型バッファ層２の最表面（すなわちｎ+型バッファ層２と、後の工程で形成されるｎ-型ドリフト層３と、の界面２３）で最小値Ｖｍｉｎ１となる。
また、ステップＳ６の処理においては、ステップＳ４の処理から基板温度を維持した状態で、ステップＳ４の処理と同一のエピタキシャル成長炉内で、ｎ+型バッファ層２の第１部分２ａのエピタキシャル成長に連続してｎ+型バッファ層２の第２部分２ｂをエピタキシャル成長させる。このため、エピタキシャル成長条件が安定しており、ｎ+型バッファ層２の第２部分２ｂのｎ型不純物濃度（窒素濃度）変動は生じない。ステップＳ４〜Ｓ６の処理によりｎ+型バッファ層２が形成される。
次に、エピタキシャル成長を停止し（ステップＳ７）、エピタキシャル基板をエピタキシャル成長炉内から一旦取り出す（ステップＳ８）。この時点でのエピタキシャル基板は、ｎ+型出発基板１上にｎ+型バッファ層２となる炭化珪素層を順にエピタキシャル成長させてなる炭化珪素エピタキシャル基板である。次に、当該エピタキシャル基板を、エピタキシャル成長炉（不図示）内に再度挿入する（ステップＳ９）。
ステップＳ９の処理においては、ｎ+型バッファ層２のエピタキシャル成長で用いたエピタキシャル成長炉をクリーニングして部材等を交換した後に再度用いるか、別のエピタキシャル成長炉を用いる。これにより、ｎ+型バッファ層２のエピタキシャル成長時にエピタキシャル成長炉内の部材等に付着したバナジウムが後の工程でｎ-型ドリフト層３に混入（オートドープ）することを防止することができる。
次に、エピタキシャル基板の温度（基板温度）がエピタキシャル成長に適した所定温度となるように、エピタキシャル成長炉内の温度を調整する。次に、エピタキシャル成長を再開し、ｎ+型バッファ層２上（すなわちｎ+型バッファ層２の第２部分２ｂ上）にｎ-型ドリフト層３をエピタキシャル成長させる（ステップＳ１０）。エピタキシャル成長を再開とは、ステップＳ７，Ｓ８の処理で基板温度が一旦下がったエピタキシャル基板上に再度エピタキシャル成長を行うことである。
上述したようにステップＳ６においてバナジウム濃度を低くしてｎ+型バッファ層の第２部分２ｂを形成しているため、ｎ+型バッファ層の第２部分２ｂの表面（ｎ-型ドリフト層３をエピタキシャル成長させる表面）付近のバナジウム濃度が低くなる。このため、ステップＳ１０の処理においてｎ-型ドリフト層３のエピタキシャル成長中に、ｎ-型ドリフト層３にバナジウムが高濃度にオートドープされることを抑制することができる。
また、ステップＳ１０のエピタキシャル成長の再開時、ｎ+型バッファ層２とｎ-型ドリフト層３との界面２３に、パーティクル等に起因して結晶欠陥１１が形成される場合がある。この結晶欠陥１１に基底面転位が含まれていたとしても、ｎ+型バッファ層の第２部分２ｂのバナジウム濃度を低くしたことで、結晶欠陥１１を起点とする積層欠陥が拡張しやすく、低電流でのスクリーニング試験（通電試験）で検出可能である。
さらに、ステップＳ１０のエピタキシャル成長の再開初期においても、エピタキシャル成長条件が安定しない。したがって、ｎ-型ドリフト層３のエピタキシャル成長の再開初期に、ｎ-型ドリフト層３のｎ型不純物濃度（窒素濃度）変動１５が生じる。このため、ｎ-型ドリフト層３の、ｎ+型バッファ層２との界面２３付近のｎ型不純物濃度は、ｎ-型ドリフト層３の平均不純物濃度と異なる不純物濃度となる。
次に、エピタキシャル基板に所定の素子構造を形成する（ステップＳ１１）。ステップＳ１１の処理においては、ｎ-型ドリフト層３上にｐ+型アノード層４をエピタキシャル成長させる。これにより、ｎ+型出発基板１のおもて面上にｎ+型バッファ層２、ｎ-型ドリフト層３およびｐ+型アノード層４となる各炭化珪素層を順にエピタキシャル成長させてなるエピタキシャル基板１０が形成される。
ｎ-型ドリフト層３上にｐ+型アノード層４をエピタキシャル成長させることに代えて、イオン注入によりｎ-型ドリフト層３の表面層にｐ+型アノード層４を形成してもよい。この場合、ｎ+型出発基板１のおもて面上にｎ+型バッファ層２およびｎ-型ドリフト層３となる各炭化珪素層を順にエピタキシャル成長させてなるエピタキシャル基板１０が形成される。そして、ｐ+型アノード層４およびｎ+型出発基板１（ｎ+型カソード層）の裏面にそれぞれ電気的に接続されたアノード電極５およびカソード電極６を形成すればよい。
その後、エピタキシャル基板（エピタキシャルウエハ）の状態で、または、エピタキシャル基板を切断（ダイシング）して個々のチップ状に個片化した状態で、スクリーニング試験を行う（ステップＳ１２）。スクリーニング試験とは、製品の動作電圧よりも高い電圧を印加して初期不良が生じている製品を取り除く試験である。これによって、図１（ａ）に示すｐｉｎダイオードが完成する。
上述した実施の形態１にかかる炭化珪素半導体装置は、ｐｉｎダイオードに限らず、順方向に電流が流れるｐｎ接合を有するバイポーラデバイスにも適用可能である。具体的には、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）や、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）のベース領域とドリフト領域とのｐｎ接合で形成される寄生のｐｎ接合ダイオード（ボディダイオード）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：ショットキーバリアダイオード）等にも適用可能である。これらの炭化珪素半導体装置に本発明を適用する場合、上記ステップＳ１１の処理において、対応する一般的な素子構造を一般的な方法により形成すればよい。
また、上述した実施の形態１にかかる炭化珪素半導体装置において、ｎ+型バッファ層２の第２部分２ｂのバナジウム濃度はｎ+型バッファ層２の第１部分２ａのバナジウム濃度よりも低ければよく、ｎ+型バッファ層２の第２部分２ｂのバナジウム濃度プロファイルは深さ方向に一様であってもよい。また、ｎ+型バッファ層２の第１，２部分２ａ，２ｂに代えて、当該第１，２部分２ａ，２ｂと同じバナジウム濃度を有する各炭化珪素層を順にエピタキシャル成長させた２層構造のｎ+型バッファ層２を設けてもよい。
以上、説明したように、実施の形態１によれば、ｎ+型バッファ層の、ｎ-型ドリフト層との界面側の部分（第２部分）の特殊元素濃度を、ｎ+型バッファ層の特殊元素濃度の最大値よりも低くすることで、ｎ+型バッファ層の、ｎ-型ドリフト層をエピタキシャル成長させる面の特殊元素濃度を低くすることができる。これにより、ｎ-型ドリフト層のエピタキシャル成長時に、ｎ-型ドリフト層にｎ+型バッファ層中の特殊元素が高濃度にオートドープされることを抑制することができる。このため、ｎ+型バッファ層のエピタキシャル成長後にエピタキシャル成長を一旦停止し、その後、エピタキシャル成長を再開してｎ-型ドリフト層を形成したときに、ｎ+型バッファ層とｎ-型ドリフト層との界面に結晶欠陥が形成されたとしても、当該結晶欠陥の周囲の特殊元素濃度を低くすることができる。これによって、当該結晶欠陥の周囲の少数キャリア寿命が短くなることを抑制することができ、バイポーラ動作時のホール密度が低くなることを抑制することができる。このため、バイポーラ動作時、従来構造（図５（ａ）参照）よりもｎ+型バッファ層とｎ-型ドリフト層との界面に形成された結晶欠陥を起点とする積層欠陥が拡張しやすく、当該積層欠陥を低電流および短時間でのスクリーニング試験で容易に検出することができる。これにより、所定規格を満たさない不良品が製品として出荷されることを防止することができるため、製品の信頼性を向上させることができる。また、大電流でスクリーニング試験を行う必要がないため、検査コストが増大することを防止することができる。
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の構造について説明する。図３は、実施の形態２にかかる炭化珪素半導体装置の構造を示す断面図である。実施の形態２にかかる炭化珪素半導体装置が実施の形態１にかかる炭化珪素半導体装置と異なる点は、ｎ+型バッファ層３２とｎ-型ドリフト層３３との界面２３’付近において、ｎ+型バッファ層３２の第２部分３２ｂのｎ型不純物濃度（窒素濃度）をｎ+型バッファ層２のｎ型不純物濃度の最大値Ｎｍａｘよりも低くした点である。
具体的には、ｎ+型バッファ層３２の第２部分３２ｂの平均ｎ型不純物濃度は、ｎ+型バッファ層３２の第１部分３２ａの平均ｎ型不純物濃度よりも低い。具体的には、ｎ+型バッファ層３２の第２部分３２ｂのｎ型不純物濃度は、例えば、ｎ+型バッファ層３２の第１部分３２ａと第２部分３２ｂとの界面２２’から、ｎ+型バッファ層３２とｎ-型ドリフト層３３との界面２３’側へ向かうにしたがって所定傾きで直線的に低くなっている。
この場合、ｎ+型バッファ層３２の第２部分３２ｂのｎ型不純物濃度は、ｎ+型バッファ層３２の第１部分３２ａと第２部分３２ｂとの界面２２’付近で最大値を示す（符号１６に示す部分）。ｎ+型バッファ層３２の第２部分３２ｂのｎ型不純物濃度の最大値は、ｎ+型バッファ層３２のｎ型不純物濃度の最大値Ｖｍａｘである。かつ、ｎ+型バッファ層３２の第２部分３２ｂのｎ型不純物濃度は、ｎ+型バッファ層３２とｎ-型ドリフト層３３との界面２３’において最小値Ｎｍｉｎを示す（符号１７に示す部分）。
ｎ+型バッファ層３２の第２部分３２ｂのｎ型不純物濃度は、ｎ+型バッファ層３２とｎ-型ドリフト層３３との界面２３’においてｎ+型バッファ層３２のｎ型不純物濃度の最大値Ｖｍａｘより低くなっていればよく、深さ方向に一様であってもよい。ｎ+型バッファ層３２の第２部分３２ｂのｎ型不純物濃度は、ｎ+型バッファ層３２とｎ-型ドリフト層３３との界面２３’において、例えばｎ+型バッファ層３２のｎ型不純物濃度の最大値Ｎｍａｘの１／１０以下程度であることが好ましい。
実施の形態２においては、ｎ-型ドリフト層３３のｎ型不純物濃度（窒素濃度）を１×１０15／ｃｍ3以下程度として、高耐圧化を図ることができる。具体的には、ｎ-型ドリフト層３３のｎ型不純物濃度（窒素濃度）および厚さｔ３を、例えば、それぞれ３×１０14／ｃｍ3程度および１５０μｍ程度とし、耐圧１３ｋＶクラスのｐｉｎダイオードとしてもよい。この場合、ｎ+型バッファ層３２の第２部分３２ｂのｎ型不純物濃度を低くしていることで、ｎ-型ドリフト層３３のエピタキシャル成長時に、ｎ+型バッファ層３２からｎ-型ドリフト層３３にｎ型不純物（窒素）が高濃度にオートドープされることを抑制することができる。
実施の形態２にかかる炭化珪素半導体装置の製造方法は、実施の形態１にかかる炭化珪素半導体装置の製造方法（図２参照）において、ステップＳ５の処理時に、エピタキシャル成長炉内へのバナジウムを含むガスの供給停止とともに、ドーピングガスの供給も停止する。そして、ステップＳ６の処理時に、エピタキシャル成長炉内に残存するバナジウムを含むガスおよびドーピングガスを用いてｎ+型バッファ層３２の第２部分３２ｂを形成すればよい。
ドーピングガスの供給は、ステップＳ４の処理途中で停止してもよい。この場合、ｎ+型バッファ層３２の第１部分３２ａのエピタキシャル成長途中でドーピングガスの供給が停止する。このため、ｎ+型バッファ層３２の第１部分３２ａの、第２部分３２ｂとの界面２２’側の部分のｎ型不純物濃度は、ｎ+型バッファ層２のｎ型不純物濃度の最大値Ｎｍａｘよりも低くなる。ｎ+型バッファ層３２の第２部分３２ｂのｎ型不純物濃度の最大値は、ｎ+型バッファ層２のｎ型不純物濃度の最大値Ｎｍａｘよりも低くなる。
また、ドーピングガスの供給は、ステップＳ６の処理途中で停止してもよい。この場合、ｎ+型バッファ層３２の第２部分３２ｂのエピタキシャル成長途中でドーピングガスの供給が停止する。このため、ｎ+型バッファ層３２の第２部分３２ｂの、第１部分３２ａとの界面２２’側の部分３２ｃのｎ型不純物濃度は、ｎ+型バッファ層２のｎ型不純物濃度の最大値Ｎｍａｘとなる。図３（ｂ）には、ｎ+型バッファ層３２の第２部分３２ｂの、第１部分３２ａとの界面２２’側の部分３２ｃのｎ型不純物濃度を、ｎ+型バッファ層２のｎ型不純物濃度の最大値Ｎｍａｘとした場合を示す。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、ｎ+型バッファ層の第１部分のｎ型不純物濃度を、ｎ+型バッファ層の第２部分のｎ型不純物濃度よりも低くすることで、ｎ+型バッファ層の、ｎ-型ドリフト層をエピタキシャル成長させる面のｎ型不純物濃度を低くすることができる。これにより、ｎ-型ドリフト層のエピタキシャル成長時に、ｎ-型ドリフト層にｎ+型バッファ層中のｎ型不純物が高濃度にオートドープされることを抑制することができる。これによって、高耐圧化のためにｎ-型ドリフト層のｎ型不純物濃度を低くしたとしても、ｎ-型ドリフト層のｎ型不純物濃度が設計値よりも高くなることを抑制することができる。
以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態において、たとえば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、ｐｉｎダイオードやＭＯＳＦＥＴ、ＩＧＢＴ等のバイポーラデバイスに有用である。
１ ｎ+型出発基板
２，３２ ｎ+型バッファ層
２ａ，３２ａ ｎ+型バッファ層の、ｎ+型出発基板との界面側の部分（第１部分）
２ｂ，３２ｂ ｎ+型バッファ層の、ｎ-型ドリフト層との界面側の部分（第２部分）
３，３３ ｎ-型ドリフト層
４ ｐ+型アノード層
５ アノード電極
６ カソード電極
１０ エピタキシャル基板
１１ 結晶欠陥
１２ ｎ+型バッファ層の第２部分のバナジウム濃度が最大値を示す箇所
１３ ｎ+型バッファ層の第２部分のバナジウム濃度が最小値を示す箇所
１４ ｎ+型バッファ層のｎ型不純物濃度変動
１５ ｎ-型ドリフト層のｎ型不純物濃度変動
１６ ｎ+型バッファ層の第２部分のｎ型不純物濃度が最大値を示す箇所
１７ ｎ+型バッファ層の第２部分のｎ型不純物濃度が最小値を示す箇所
２１ ｎ+型出発基板とｎ+型バッファ層との界面
２２，２２' ｎ+型バッファ層の第１部分と第２部分との界面
２３，２３' ｎ+型バッファ層とｎ-型ドリフト層との界面
２４ ｎ-型ドリフト層とｐ+型アノード層との界面
３２ｃ ｎ+型バッファ層の第２部分の、第１部分との界面側の部分
Ｎｍａｘ ｎ+型バッファ層のｎ型不純物濃度の最大値
Ｎｍｉｎ ｎ+型バッファ層のｎ型不純物濃度の最小値
Ｖｍａｘ ｎ+型バッファ層のバナジウム濃度の最大値
Ｖｍｉｎ１ ｎ+型バッファ層のバナジウム濃度の最小値
Ｖｍｉｎ２ エピタキシャル基板のバナジウム濃度の最小値

Claims (17)

  1. 順方向に電流が流れるｐｎ接合を有する炭化珪素半導体装置であって、
    炭化珪素からなる第１導電型の半導体基板と、
    前記半導体基板の一方の主面に設けられた、炭化珪素からなる第１の第１導電型エピタキシャル層と、
    前記第１の第１導電型エピタキシャル層の、前記半導体基板側に対して反対側の表面に設けられた、前記第１の第１導電型エピタキシャル層よりも第１導電型不純物濃度の低い炭化珪素からなる第２の第１導電型エピタキシャル層と、
    前記第２の第１導電型エピタキシャル層の、前記半導体基板側に対して反対側に設けられ、前記第２の第１導電型エピタキシャル層に接して前記ｐｎ接合を形成する、炭化珪素からなる第２導電型層と、
    を備え、
    前記第１の第１導電型エピタキシャル層は、第１導電型ドーパントとなる第１元素と、再結合中心を形成する第２元素と、を不純物として含み、
    前記第１の第１導電型エピタキシャル層の前記第１元素の最大濃度は、１．０×１０18／ｃｍ3以上１．０×１０19／ｃｍ3未満であり、
    前記第１の第１導電型エピタキシャル層の前記第２元素の最大濃度は、１．０×１０14／ｃｍ3以上５．０×１０18／ｃｍ3未満でかつ前記第１の第１導電型エピタキシャル層の前記第１元素の最大濃度以下であり、
    前記第１の第１導電型エピタキシャル層の前記第２元素の濃度は、前記第１の第１導電型エピタキシャル層の、前記半導体基板との界面側の第１部分よりも、前記第２の第１導電型エピタキシャル層との界面側の第２部分で低くなっており、前記第１の第１導電型エピタキシャル層の前記第１部分の厚さは０．１μｍ以上５μｍ以下であることを特徴とする炭化珪素半導体装置。
  2. 前記第１の第１導電型エピタキシャル層の、前記第２の第１導電型エピタキシャル層との界面における前記第２元素の濃度は、前記第１の第１導電型エピタキシャル層の前記第２元素の最大濃度の１／１０以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記第１の第１導電型エピタキシャル層の前記第２部分における前記第２元素の濃度は、前記第１の第１導電型エピタキシャル層の前記第１部分から前記第２の第１導電型エピタキシャル層側へ向かうにしたがって低くなっていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記第１の第１導電型エピタキシャル層の、前記第２の第１導電型エピタキシャル層との界面における前記第１元素の濃度は、前記第１の第１導電型エピタキシャル層の前記第１元素の最大濃度の１／１０以下であることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置。
  5. 前記第２元素は、ボロン、チタン、鉄、クロムまたはバナジウムであることを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置。
  6. 前記第２の第１導電型エピタキシャル層の、前記第１の第１導電型エピタキシャル層との界面付近に、不純物濃度変動が生じていることを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置。
  7. 前記第２の第１導電型エピタキシャル層の前記不純物濃度変動は、前記第２の第１導電型エピタキシャル層の第１導電型不純物濃度の平均値の±１０％以上であることを特徴とする請求項６に記載の炭化珪素半導体装置。
  8. 前記第２の第１導電型エピタキシャル層の前記不純物濃度変動は、前記第２の第１導電型エピタキシャル層の、前記第１の第１導電型エピタキシャル層との界面から３μｍ以内の範囲に生じていることを特徴とする請求項６または７に記載の炭化珪素半導体装置。
  9. 順方向に電流が流れるｐｎ接合を有する炭化珪素半導体装置の製造方法であって、
    炭化珪素からなる第１導電型の半導体基板の一方の主面に、第１導電型ドーパントとなる第１元素と、再結合中心を形成する第２元素と、を不純物として含み、前記第１元素の最大濃度が１．０×１０18／ｃｍ3以上１．０×１０19／ｃｍ3未満であり、前記第２元素の最大濃度が１．０×１０14／ｃｍ3以上５．０×１０18／ｃｍ3未満でかつ前記第１元素の最大濃度以下である第１の第１導電型エピタキシャル層をエピタキシャル成長させる第１工程と、
    前記第１の第１導電型エピタキシャル層の表面に、前記第１の第１導電型エピタキシャル層よりも不純物濃度の低い第２の第１導電型エピタキシャル層をエピタキシャル成長させる第２工程と、
    前記第２の第１導電型エピタキシャル層の表面または表面層に第２導電型層を形成して、前記第２導電型層と前記第２の第１導電型エピタキシャル層との前記ｐｎ接合を形成する第３工程と、
    を含み、
    前記第１工程では、
    前記第１の第１導電型エピタキシャル層の前記第２元素の濃度を、前記第１の第１導電型エピタキシャル層の、前記半導体基板との界面側の第１部分よりも、前記第２の第１導電型エピタキシャル層との界面側の第２部分で低くし、
    かつ、前記第１の第１導電型エピタキシャル層の前記第１部分の厚さを０．１μｍ以上５μｍ以下にすることを特徴とする炭化珪素半導体装置の製造方法。
  10. 前記第１工程では、前記第１の第１導電型エピタキシャル層の、前記第２の第１導電型エピタキシャル層との界面における前記第２元素の濃度を、前記第１の第１導電型エピタキシャル層の前記第２元素の最大濃度の１／１０以下にすることを特徴とする請求項９に記載の炭化珪素半導体装置の製造方法。
  11. 前記第１工程は、
    前記第１元素を含む第１ガスおよび前記第２元素を含む第２ガスからなるガス雰囲気中で前記第１の第１導電型エピタキシャル層をエピタキシャル成長させる第１成長工程と、
    前記第１の第１導電型エピタキシャル層のエピタキシャル成長途中で前記ガス雰囲気への前記第２ガスの供給を停止する第１停止工程と、
    前記第２ガスの供給が停止された前記ガス雰囲気中で継続して前記第１の第１導電型エピタキシャル層をエピタキシャル成長させる第２成長工程と、を含むことを特徴とする請求項９または１０に記載の炭化珪素半導体装置の製造方法。
  12. 前記第１成長工程では、前記第１の第１導電型エピタキシャル層の前記第１部分を形成し、
    前記第２成長工程では、前記第１部分に連続して前記第１の第１導電型エピタキシャル層の前記第２部分を形成することを特徴とする請求項１１に記載の炭化珪素半導体装置の製造方法。
  13. 前記第１成長工程の開始から、前記第２成長工程の終了までの間に、前記第１の第１導電型エピタキシャル層のエピタキシャル成長途中で前記ガス雰囲気への前記第１ガスの供給を停止する第２停止工程をさらに含むことを特徴とする請求項１１または１２に記載の炭化珪素半導体装置の製造方法。
  14. 前記第１の第１導電型エピタキシャル層の、前記第２の第１導電型エピタキシャル層との界面における前記第１元素の濃度を、前記第１の第１導電型エピタキシャル層の前記第１元素の最大濃度の１／１０以下にすることを特徴とする請求項１３に記載の炭化珪素半導体装置の製造方法。
  15. 前記第１工程の後、前記第２工程の前に、前記第１工程で用いたエピタキシャル成長炉をクリーニングする工程をさらに含み、
    前記第２工程では、クリーニング後の前記エピタキシャル成長炉を用いて前記第２の第１導電型エピタキシャル層をエピタキシャル成長させることを特徴とする請求項１０〜１４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  16. 前記第２工程では、前記第１工程と異なるエピタキシャル成長炉を用いて前記第１の第１導電型エピタキシャル層をエピタキシャル成長させることを特徴とする請求項１０〜１４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
  17. 前記第２元素は、ボロン、チタン、鉄、クロムまたはバナジウムであることを特徴とする請求項９〜１６のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2018014191A 2018-01-30 2018-01-30 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP7004586B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018014191A JP7004586B2 (ja) 2018-01-30 2018-01-30 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US16/251,791 US10665681B2 (en) 2018-01-30 2019-01-18 Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018014191A JP7004586B2 (ja) 2018-01-30 2018-01-30 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2019134046A true JP2019134046A (ja) 2019-08-08
JP2019134046A5 JP2019134046A5 (ja) 2021-03-04
JP7004586B2 JP7004586B2 (ja) 2022-01-21

Family

ID=67392889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018014191A Active JP7004586B2 (ja) 2018-01-30 2018-01-30 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10665681B2 (ja)
JP (1) JP7004586B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424357B2 (en) 2020-03-03 2022-08-23 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022041157A1 (zh) * 2020-08-28 2022-03-03 华为技术有限公司 一种衬底及功率放大器件
KR102394162B1 (ko) * 2021-05-04 2022-05-06 한호철 장거리 시공이 가능한 양방향 고압수 세관 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000319099A (ja) * 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP2009283534A (ja) * 2008-05-20 2009-12-03 Nissan Motor Co Ltd 半導体装置の製造方法
JP2012028565A (ja) * 2010-07-23 2012-02-09 Kansai Electric Power Co Inc:The バイポーラ半導体素子の製造方法およびバイポーラ半導体素子
JP2012164814A (ja) * 2011-02-07 2012-08-30 Sumco Corp エピタキシャルウェーハの製造方法
JP2016213473A (ja) * 2015-05-13 2016-12-15 三菱電機株式会社 炭化珪素半導体装置
JP2017085047A (ja) * 2015-10-30 2017-05-18 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6237902B2 (ja) * 2014-07-17 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6508099B2 (ja) * 2016-03-18 2019-05-08 三菱電機株式会社 半導体素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000319099A (ja) * 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP2009283534A (ja) * 2008-05-20 2009-12-03 Nissan Motor Co Ltd 半導体装置の製造方法
JP2012028565A (ja) * 2010-07-23 2012-02-09 Kansai Electric Power Co Inc:The バイポーラ半導体素子の製造方法およびバイポーラ半導体素子
JP2012164814A (ja) * 2011-02-07 2012-08-30 Sumco Corp エピタキシャルウェーハの製造方法
JP2016213473A (ja) * 2015-05-13 2016-12-15 三菱電機株式会社 炭化珪素半導体装置
JP2017085047A (ja) * 2015-10-30 2017-05-18 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424357B2 (en) 2020-03-03 2022-08-23 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20190237547A1 (en) 2019-08-01
US10665681B2 (en) 2020-05-26
JP7004586B2 (ja) 2022-01-21

Similar Documents

Publication Publication Date Title
US20200149188A1 (en) Sic epitaxial wafer, manufacturing apparatus of sic epitaxial wafer, fabrication method of sic epitaxial wafer, and semiconductor device
US10354867B2 (en) Epitaxial wafer manufacturing method, epitaxial wafer, semiconductor device manufacturing method, and semiconductor device
JP4358622B2 (ja) 低電圧パンチスルー双方向過渡電圧抑制素子及びその製造方法
US10522667B2 (en) Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same
US11031238B2 (en) Silicon carbide stacked substrate and manufacturing method thereof
WO2018021575A1 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
US11296192B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2012033618A (ja) バイポーラ半導体素子
JP7004586B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2017199792A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2013063891A (ja) ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP2019067982A (ja) 炭化珪素半導体装置
JP2006253521A (ja) 半導体ダイオード装置及びその製造方法
JP6485299B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2012178412A (ja) バイポーラ半導体素子
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
CN104937699A (zh) 外延晶片和使用其的开关元件及发光元件
JP6952670B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法
JP2018029104A (ja) 半導体装置およびその製造方法
JP6782263B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP2008235767A (ja) 半導体素子及びその製造方法
JP2012256670A (ja) ショットキーダイオードおよびｐｎダイオード
JP2017084852A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20181029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220104

R150 Certificate of patent or registration of utility model

Ref document number: 7004586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150