JPH04242958A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH04242958A
JPH04242958A JP40660290A JP40660290A JPH04242958A JP H04242958 A JPH04242958 A JP H04242958A JP 40660290 A JP40660290 A JP 40660290A JP 40660290 A JP40660290 A JP 40660290A JP H04242958 A JPH04242958 A JP H04242958A
Authority
JP
Japan
Prior art keywords
substrate
layer
ions
base substrate
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP40660290A
Other languages
English (en)
Inventor
Takashi Eshita
隆 恵下
Satoshi Nakai
聡 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP40660290A priority Critical patent/JPH04242958A/ja
Publication of JPH04242958A publication Critical patent/JPH04242958A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板、より詳し
くは、絶縁物層の上に半導体活性層を形成したSOI(
silicon on insulator)基板に関
し、特に、SIMOX(separation byi
mplanted oxygen)によるSOI基板の
製造方法に関する。
【0002】
【従来の技術】近年、高集積CMOS(complem
entary metal oxide semico
nductor) IC、高耐圧素子をSOI基板を利
用して製作するようになってきた。絶縁物層の上に半導
体活性層を形成しているので、高集積CMOSではラッ
チアップ(寄生回路による異常発振現象)の防止、高耐
圧素子ではベース基板との絶縁分離にそれぞれ有効であ
る。このSOI基板の製造方法には、Si基板同士を絶
縁膜を介して張り合わせる方法、絶縁性基板または絶縁
性薄膜を表面に有する基板の上にSi薄膜を堆積させる
方法などがあり、さらに、Si基板へ酸素イオンを注入
し(打ち込み)、アニールして基板中に埋め込みSiO
2 層(絶縁物層)を形成し、その表面側のSi層を活
性領域とするSIMOX法がある。このSIMOX法は
再現性良くSOI基板を製造でき、耐放射線強化デバイ
ス用の基板の製造に適している(例えば、泉、木村、大
野、中嶋、「大電流装置の完成で研究開発に弾みがつく
酸素打ち込みSOI技術」、日経マイクロデバイス、N
o. 21、1987年3月号、pp. 81〜395
、泉勝俊、「SIOX技術の現状と展望」、電子情報通
信学会技報、SDM88−164、pp. 17−24
参照)。
【0003】従来、イオン注入装置によって、加速電圧
40〜200keV,  ビーム電流約50mA、ドー
ズ量約1018/cm2 で酸素をSi基板へ注入し、
アニール(加熱)してSi基板表面から0.2〜0.5
μmの深さにSiO2 層を形成することでSOI基板
を製造している。
【0004】
【発明が解決しようとする課題】イオン注入の際に、S
i基板の結晶軸に対する酸素ビームの照射方向は、チャ
ネリング(注入したイオンが結晶の原子とほとんど衝突
することなく結晶軸または結晶面に沿って通過してしま
う現象)を抑制するように選ばれる。このことはSiO
2 層の形成深さを制御するために必要とされている。
【0005】しかしながら、SIMOX技術では、半導
体素子を形成する表面側からSiO2 層に達するまで
該基板の表面層を通過するので、イオン注入後はアモル
ファス状態となってしまう。このアモルファス層をアニ
ールして結晶性を回復させているが、結晶欠陥はアニー
ル後も大量に残ってしまう。本発明の目的は、SIMO
Xにおいて素子形成層である表面層の結晶性を向上させ
ることである。
【0006】本発明の別の目的は、SOMOX法で結晶
性の良い表面側活性層を有するSOI基板を製造する方
法を提供することである。
【0007】
【課題を解決するための手段】上述の目的が、半導体結
晶基板にイオンを注入し、熱処理を施して半導体素子形
成用の表面側活性層とベース基板とを絶縁分離する絶縁
物層を形成することを含んでなる半導体結晶基板を製造
する方法において、注入するイオンが前記半導体結晶基
板の結晶に対してチャネリングするようにイオン注入を
行い、該イオン注入前にチャネリングするイオンが停止
し易い層を半導体結晶基板内に形成しておくことを特徴
とする半導体結晶基板の製造方法によって達成される。
【0008】ベース基板および表面側活性層がシリコン
からなり、かつ絶縁分離のために注入するイオンが酸素
イオンであることは好ましい。形成する絶縁物層の深さ
を制御するために、予めイオンが停止し易い層を■ベー
ス基板の上にエピタキシャル成長法によって該ベース基
板の元素とは異なる元素、またはその元素と該ベース基
板の元素との混晶を堆積形成することで形成し、■ベー
ス基板の元素とは異なる元素を所定深さにイオン注入す
ることで形成し(すなわち、高濃度に不純物を添加した
層を形成し)、あるいは■ベース基板の元素と同じ元素
を所定深さにイオン注入することで形成する(すなわち
、結晶を乱した層を形成する)。
【0009】■の場合に、堆積する元素がゲルマニウム
であり、混晶がゲルマニウムとシリコンとからなること
は好ましく、エピタキシャル成長法によって形成する。 ■および■の場合には、絶縁分離のためのイオン注入の
前に、表面側活性層のみに結晶回復のアニールを施すこ
とになる。さらに、ベース基板の元素とは異なる元素が
ゲルマニュウムであり、ベース基板の元素と同じ元素が
シリコンであることは好ましい。
【0010】
【作用】絶縁物層形成のための(酸素)イオンが基板結
晶でチャネリングするようにイオン注入を行うので、イ
オンの通過する基板部分での結晶損傷は従来よりも大幅
に軽減される。したがって、半導体素子形成領域である
表面(側活性)層の移動度が高まり、再結合電流が制御
でき、素子の特性が向上する。そして、チャネリングす
るように注入した(酸素)イオンが所定深さに止まるよ
うに、イオンが停止し易い層(基板結晶で格子間原子が
多量に存在する層)を形成してあるので、ここに絶縁物
層を形成することができる。
【0011】
【実施例】以下、添付図面を参照して、本発明の実施態
様例によって本発明を詳細に説明する。 例1 図1に示すように、SOI基板1はSiベース基板2と
、絶縁物層3と、Si(表面活性)層4とからなる。 このような構造の半導体基板1が次のように本発明の第
1実施態様例にしたがって製造される。
【0012】先ず、Si単結晶基板2を容易する。なお
、この基板の面方位は(100) 、(110) 、(
111) のいずれかである。Si基板2をフッ酸で表
面エッチングし、洗浄してから、CVD(chemic
al vapor deposition)装置に挿入
し、水素(H2)ガス雰囲気下で1000℃に加熱して
基板表面の酸化物を除去する。基板加熱温度を成長温度
である620℃にし、原料ガスにGeH4 およびSi
Cl2 H2 を、キャリアガスにH2 を流してGe
Siエピタキシャル層(厚さ0.2〜0.3μm)をS
i基板2上に形成する。ガス流量条件は、例えば、Ge
H4 流量を5SCCM(standard cubi
c centimeter per minutes)
 とし、SiCl2 H2 流量を40SCCMとし、
そしてH2 流量を5000SCCMとする。次に、S
i2 H4 ガスのみを流してSiエピタキシャル層4
(厚さ0.2〜0.5μm)をGeSi層の上に形成す
る。
【0013】このようにして作成した基板をイオン(酸
素イオン)打ち込み装置にセットして、下記条件にて酸
素イオンを基板に注入する。 イオン照射方向    上述した面方位のSi基板の法
線方向 加速電圧          50keV ビーム電流
        30〜50mAドーズ量      
    1〜5×1018/cm2 基板加熱温度  
    1350℃ このイオン注入では酸素イオンはSiエピタキシャル層
4をチャネリングして、その下のGeSiエピタキシャ
ル層にて止まる。
【0014】イオン注入後に、不活性雰囲気下で110
0℃で2時間のアニール熱処理を施して、GeSiエピ
タキシャル層をSiO2 層3に変え、かつイオン注入
で多少結晶性が崩れたSiエピタキシャル層4の結晶性
を回復させる。このようして図1に示す半導体結晶基板
(SOI基板)1を製造することができる。なお、注入
イオンには分子イオンを用いることも可能である。さら
に、酸素の代わりに窒素や炭素のイオンを採用すること
も可能である。この場合には、Si3 N4 、SiC
がそれぞれ絶縁膜となる。
【0015】例2 例1においてはSi基板2上に形成するGeSi層およ
びSi層4のエピタキシャル成長をCVD法で行うが、
分子線エピタキシャル法(MBE:molecular
 beam epitaxy法)を用いても良い。Si
基板2の前処理を例1の通りに行い、MBE装置の中に
Si基板を配置し、1000℃に加熱して表面酸化物を
除去する。個々のクヌードセンセル内に置かれた固体S
iおよびGeを加熱蒸発させて、Ge0.3 Si0.
7 層をSi基板2の上に形成し、次に、Geの蒸発を
止めてSiのみ蒸発させてSi層4を形成する。
【0016】このようにして作成した基板に例1と同様
に酸素イオンを注入し、アニールして図1に示す半導体
結晶基板(SOI基板)1を製造することができる。例
1および例2での、GeSi層の代わりにGe層をエピ
タキシャル成長させても良い。 例3 例1でも用いる面方位が(100) 、(110) 、
(111) のいずれかであるSi基板2をフッ酸洗浄
後に、イオン打ち込み装置にセットして、下記の通常の
条件にてゲルマニウムイオンを基板に注入する。
【0017】イオン照射方向…  基板面方位から7〜
10度傾いた方向 加速電圧      …  150keV ビーム電流
    …  30〜50mAドーズ量      …
  1〜5×1018/cm2 基板加熱温度  … 
 1350℃ このイオン注入ではチャネリングが抑制されており、G
eが基板表面から約0.2 〜0.5μm程度のところ
に濃度ピークを有するガウス型に分布する。すなわち、
Ge不純物濃度の高い層を形成することになる。
【0018】イオン注入で基板表面層はその結晶性が崩
れてしまうので、水銀ランプを用いて紫外線によって表
面層のみをアニールする。紫外光は表面近傍のみにしか
進入しないので(吸収係数が高いため)、表面層のみの
結晶性を回復させることができる。この時、表面から深
い位置での結晶は非結晶状態で残る。このようにして作
成した基板に例1と同様に酸素イオンを注入し、アニー
ルして図1に示す半導体結晶基板(SOI基板)1を製
造することができる。
【0019】例4 例3でのGeイオンの代わりにSiイオン(基板と同じ
元素)を例3と同様にしてSi基板にイオン注入して、
結晶性の崩れたアモルファス層を形成する。そして、例
3と同様に水銀ランプの紫外光によって表面層のみをア
ニールして結晶性を回復させる。その後に、例1と同様
に酸素イオンを注入し、アニールして図1に示す半導体
結晶基板(SOI基板)1を製造することができる。
【0020】
【発明の効果】以上説明したような本発明に係る製造方
法で作ったSOI基板は、その表面活性層の表面欠陥密
度が例1および2では105 /cm2 程度に、例3
および4では5×105 /cm2 程度になって、従
来のSIMOX法によるSOI基板での106 /cm
2 程度よりも少なくなって、結晶性が向上する。した
がって、表面活性層に形成する半導体素子の特性も向上
する。
【図面の簡単な説明】
【図1】SOI基板の部分断面図である。
【符号の説明】
1…SOI基板 2…Siベース基板 3…絶縁物層 4…Si(表面活性)層

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】  半導体結晶基板にイオンを注入し、熱
    処理を施して半導体素子形成用の表面側活性層とベース
    基板とを絶縁分離する絶縁物層を形成することを含んで
    なる半導体結晶基板を製造する方法において、注入する
    イオンが前記半導体結晶基板の結晶に対してチャネリン
    グするように前記イオン注入を行い、該イオン注入前に
    チャネリングするイオンが停止し易い層を前記半導体結
    晶基板内に形成しておくことを特徴とする半導体結晶基
    板の製造方法。
  2. 【請求項2】  前記イオンの停止し易い層は、前記ベ
    ース基板の上にエピタキシャル成長法によって該ベース
    基板の元素とは異なる元素、またはその元素と該ベース
    基板の元素との混晶を堆積形成することで得られること
    を特徴とする請求項1記載の方法。
  3. 【請求項3】  前記イオンの停止し易い層は、前記ベ
    ース基板の元素とは異なる元素を所定深さにイオン注入
    することで得られることを特徴とする請求項1記載の製
    造方法。
  4. 【請求項4】  前記イオンの停止し易い層は、前記ベ
    ース基板の元素と同じ元素を所定深さにイオン注入する
    ことで得られることを特徴とする請求項1記載の製造方
    法。
  5. 【請求項5】  前記イオンの停止し易い層の形成後で
    、前記絶縁分離のためのイオン注入の前に、前記表面側
    活性層のみに結晶回復のアニールを施すことを特徴とす
    る請求項4又は5記載の方法。
  6. 【請求項6】  前記ベース基板および前記表面側活性
    層はシリコンからなり、かつ前記前記絶縁分離のために
    注入するイオンは酸素イオンであることを特徴とする請
    求項1記載の方法。
  7. 【請求項7】  前記堆積する元素はゲルマニュウムで
    あり、前記混晶はゲルマニュウムとシリコンとからなる
    ことを特徴とする請求項2記載の方法。
  8. 【請求項8】  前記ベース基板の元素とは異なる元素
    がゲルマニウムであることを特徴とする請求項3記載の
    方法。
  9. 【請求項9】  前記ベース基板の元素と同じ元素がシ
    リコンであることを特徴とする請求項4記載の方法。
JP40660290A 1990-12-26 1990-12-26 半導体基板の製造方法 Withdrawn JPH04242958A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40660290A JPH04242958A (ja) 1990-12-26 1990-12-26 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40660290A JPH04242958A (ja) 1990-12-26 1990-12-26 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPH04242958A true JPH04242958A (ja) 1992-08-31

Family

ID=18516224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40660290A Withdrawn JPH04242958A (ja) 1990-12-26 1990-12-26 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH04242958A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
JP2012164814A (ja) * 2011-02-07 2012-08-30 Sumco Corp エピタキシャルウェーハの製造方法
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222253B1 (en) 1997-03-05 2001-04-24 International Business Machines Corporation Buried oxide layer in silicon
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
JP2012164814A (ja) * 2011-02-07 2012-08-30 Sumco Corp エピタキシャルウェーハの製造方法

Similar Documents

Publication Publication Date Title
US6991998B2 (en) Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
US5013681A (en) Method of producing a thin silicon-on-insulator layer
EP0553860B1 (en) Process for preparing a semiconductor substrate
US6222253B1 (en) Buried oxide layer in silicon
US6323109B1 (en) Laminated SOI substrate and producing method thereof
US20040157402A1 (en) Creation of high mobility channels in thin-body SOI devices
US5888297A (en) Method of fabricating SOI substrate
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
JPH07187892A (ja) シリコン及びその形成方法
WO2001082346A1 (fr) Procede de fabrication d'un materiau en silicium sur isolant (soi)
US5986311A (en) Semiconductor device having recrystallized source/drain regions
JPH04242958A (ja) 半導体基板の製造方法
JPH04264724A (ja) 半導体基板の製造方法
KR20170103651A (ko) Soi 기판 및 그 제조방법
KR101869641B1 (ko) Soi 기판 및 그 제조방법
JPH08250421A (ja) 半導体基板の製造方法および半導体基板
JPH088250B2 (ja) Soi基板の作成方法及び作成装置
JPH11214322A (ja) シリコン半導体基板の製造方法
US20040187769A1 (en) Method of producing SOI wafer
JP2698147B2 (ja) Soi構造の形成方法
KR20170103652A (ko) Soi 기판 및 그 제조방법
KR100738459B1 (ko) Soi 기판을 이용한 게르마늄-온-절연체 기판의 제조방법
JPS6386565A (ja) 半導体装置の製造方法
JPS63283013A (ja) 多結晶シリコン薄膜の形成方法
JPH04373171A (ja) 半導体素子の作製方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980312