JP2006059972A - ニッケル−シリコン化合物の形成方法 - Google Patents

ニッケル−シリコン化合物の形成方法 Download PDF

Info

Publication number
JP2006059972A
JP2006059972A JP2004239457A JP2004239457A JP2006059972A JP 2006059972 A JP2006059972 A JP 2006059972A JP 2004239457 A JP2004239457 A JP 2004239457A JP 2004239457 A JP2004239457 A JP 2004239457A JP 2006059972 A JP2006059972 A JP 2006059972A
Authority
JP
Japan
Prior art keywords
temperature
annealing
substrate
heated
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004239457A
Other languages
English (en)
Inventor
Mitsumasa Koyanagi
光正 小柳
Hiroyuki Kurino
浩之 栗野
Shoshichi Chin
正七 沈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Technology Academic Research Center
Original Assignee
Semiconductor Technology Academic Research Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Technology Academic Research Center filed Critical Semiconductor Technology Academic Research Center
Priority to JP2004239457A priority Critical patent/JP2006059972A/ja
Priority to US11/207,562 priority patent/US20060057845A1/en
Publication of JP2006059972A publication Critical patent/JP2006059972A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

【課題】 工程の増加を招くことなく、Ｓｉ上に高温安定性の高いＮｉシリサイドを短時間で形成することができ、トランジスタ特性向上に寄与する。
【解決手段】 シリコン基板上にＮｉ膜を形成した後、最終アニール温度ＴＨを８００℃としたアニール処理を施してＮｉシリサイド膜を形成する方法であって、アニール温度をステップ的に変えることのできるアニール装置を用い、基板を４００℃近傍の第１のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで基板を６００℃近傍の第２のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで基板を７００℃近傍の第３のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで７００℃近傍の温度から８００℃までは、アニール温度を５０℃以内でステップ的に上げると共に各ステップで一定時間アニールする。
【選択図】 図６

Description

本発明は、半導体デバイスの電気的特性の向上をはかる技術に係わり、特にトランジスタの電気的性質の向上をはかるためのニッケル−シリコン化合物の形成方法に関する。
近年、トランジスタをはじめとする各種半導体素子の微細化や高集積化により、ＬＳＩをはじめとする各種半導体装置は大きく発展してきた。この要因の一つして、例えばトランジスタの微細化に伴ってトランジスタのオン抵抗が減少して、小さなトランジスタで大量の電流を流すことができるようになったことが挙げられる。
ところが、トランジスタのオン抵抗が減少するのに伴ってトランジスタの主要部であるソース・ドレイン及びゲートなどの寄生抵抗も無視できなくなった。そして、例えばソース・ドレイン及びゲートでの寄生抵抗を下げるために、金属とシリコンの化合物であるシリサイド或いはサリサイドと呼ばれる化合物が使用され始めた。例えば、シリサイドの材料としては、一般にはチタン（Ｔｉ）やタングステン（Ｗ）、或いはコバルト（Ｃｏ）などが用いられている。
しかしながら、トランジスタのゲートサイズが５０ｎｍ以下になろうとする昨今、より低抵抗なシリサイドの材料としてニッケル（Ｎｉ）が注目を集めている。例えば、ニッケルモノシリサイド（ＮｉＳｉ）は、Ｔｉ，Ｗ，或いはＣｏ等のシリサイドに比べてコンタクト抵抗や比抵抗がより小さい。このため、ＮｉＳｉは将来のトランジスタの主要部を形成するシリサイドやサリサイドの材料として期待されている。
一般的な半導体装置の製造プロセスによれば、できるだけ高温に耐えうるＮｉＳｉ膜を成膜することが理想的である。通常は、Ｎｉ膜をＳｉ膜上に成膜後、一気に昇温してＮｉＳｉ膜を形成する。その方法でＮｉシリサイドを作ると膜の厚さによって異なるが、１８ｎｍ程度の厚さのＮｉの場合は６００℃付近までしか、低い抵抗が得られない（例えば、非特許文献１参照）。それは、ＮｉＳｉが凝集を起こしたり、ＮｉＳｉ2 に組成変化して比抵抗が高くなったりするためである。
このような問題を回避するため、５０℃程度昇温した後にこの温度で数十秒アニールする処理を繰り返すステップアニール法が提案されている。しかしながら、この場合は、処理時間の増大を招くことになり、これがＬＳＩをはじめとする各種半導体装置への実用化を阻む要因となっている。
一方、高い温度まで丈夫なＮｉシリサイドを作るため、Ｎｉ膜とＳｉ基板との間にＩｒ或いはＣｏのメタル膜を付ける方法がある（例えば、特許文献１参照）。しかしながら、この方法は、無駄な工程を増やしていくことになり、更に必要ないメタルがデバイスの上に残ることになる。
米国特許（US 6,506,637 B2） D.-X. Xu,et al, Thin Solid Film 326 (1998) 143-150
このように従来、トランジスタの電気的性質を向上させるためにソース・ドレイン及びゲート上にＮｉのシリサイドを形成する方法においては、高い温度まで安定したシリサイドを形成するために１ステップ５０℃程度のステップアニーリングを行うと、処理時間が長くなる問題があった。また、Ｎｉ膜とＳｉ基板との間にＩｒやＣｏ等のメタル膜を挿入する方法では、無駄な工程が増えると共に、必要のないメタル膜が残存するという問題があった。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、工程の増加を招くことなく、Ｓｉ上に高温安定性の高いＮｉシリサイドを短時間で形成することができ、トランジスタ特性向上等に寄与し得るニッケル−シリコン化合物の形成方法を提供することにある。
上記課題を解決するために本発明は、次のような構成を採用している。
即ち本発明は、シリコン基板又はシリコン膜上にニッケル膜を形成した後、アニール処理を施してニッケル−シリコン化合物を形成する方法であって、アニール温度をステップ的に変えることのできるアニール装置を用い、次のようにアニールすることを特徴としている。
(1) 最終アニール温度ＴＨが５００℃以下の場合、前記基板を最終アニール温度ＴＨに昇温した後にこの温度ＴＨでアニールする、１ステップアニールを行う。
(2) ５００℃＜ＴＨ≦６００℃の場合、前記基板を４００℃近傍の第１のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで最終アニール温度ＴＨまで昇温した後にこの温度ＴＨで一定時間アニールする、２ステップアニールを行う。
(3) ６００℃＜ＴＨ≦７００℃の場合、前記基板を４００℃近傍の第１のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を６００℃近傍の第２のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を最終アニール温度ＴＨまで昇温した後にこの温度ＴＨで一定時間アニールする、３ステップアニールを行う。
(4) ７００℃＜ＴＨの時、前記基板を４００℃近傍の第１のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を６００℃近傍の第２のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を７００℃近傍の第３のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで７００℃近傍の温度から最終温度ＴＨまでは、アニール温度を５０℃以内でステップ的に上げると共に各ステップで一定時間アニールする。
本発明によれば、ニッケル−シリコン化合物を形成する際のアニール処理として、少しずつステップ的に温度上昇させるのではなく、ある温度までは急峻に昇温した後にこの温度で一定時間アニールし、次の温度まで急峻に昇温した後にこの温度で一定時間アニールすることにより、トータルのアニール時間を短くすることができる。そして、急峻に昇温させる温度として、４００℃，６００℃，７００℃を設定することにより、Ｎｉシリサイドの抵抗増大を抑制することができる。
従って本発明によれば、工程の増加を招くことなく、Ｓｉ上に高温安定性の高いＮｉシリサイドを短時間で形成することができ、トランジスタ特性向上等に寄与することができる。
以下、本発明の詳細を図示の実施形態によって説明する。
図１（ａ）に、本発明者らが既に出願したステップアニーリング方法を示す。Ｓｉ基板上にＮｉ膜を形成した状態で、３００℃まで一気に昇温した後、ステップ的に温度を上げ（１０秒で５０℃）、各ステップ毎に３０秒の熱処理を行い，最終温度７００℃で５分の熱処理を施す。この方法では、高い温度まで低抵抗を持っているＮｉシリサイドを作ることが可能である。
しかしながら、この方法は、プロセスに必要な時間が１０分程度と長くなり、デバイスが貰う熱の量が多いのが短所である。そこで本発明者らは、そのようなサーマルバジェットの問題を解決するため、より短い時間でニッケルシリサイデーションが可能になる方法を検討した。
ステップアニーリング方法でステップの役割は、２つ考えられる。一つ目は、ステップがあるため、シングルステップで温度を上げるときよりサンプル内部の温度差が小さくできるということである。二つ目は、Ｎｉ＋ＳｉからＮｉ2 Ｓｉへの、更にそれからＮｉＳｉ，ＮｉＳｉ2 への位相変化に当たる温度での一定温度でのアニーリングである。もし、２つ目の効果があったら、図１（ａ）に示した多数のステップを１つ或いは２つに減らすことができると考えられる。
図１（ｂ）は、位相変化が起こる一定温度でのアニーリングが３００℃と６００℃で可能になった場合を想定した場合の図であり、実際のことではない。そのとき位相変化に必要な最短の時間がどのくらいかを実験で分かればシリサイド化するのに必要な時間を短くするのができることになる。
実験のはじめで、厚さ２０ｎｍのＮｉ膜を堆積したバルクＳｉをＲＴＡ装置に入れて、それぞれの温度での抵抗変化を観察した。それは、特別な温度で抵抗の変化があるかを確認するための実験であり、その抵抗の変化が見られる温度で位相の変化が起こると思っているからである。このため、位相変化が確かにできるようにそれぞれの温度でのアニーリング時間は５分ずつ上げるようにした。温度上昇率は１秒当たり２００℃，１００℃，５０℃を試した。
図２（ａ）（ｂ）に示されるように、シングルアニーリングでは特別な抵抗の変化が見られなかった。また、２００℃／ｓｅｃ，１００℃／ｓｅｃの温度上昇率では３００℃を超えると抵抗の増大が認められ、更にこれらの温度上昇率では特別な差がないので、５０℃／ｓｅｃの温度上昇率で実験を続けた。なお、温度上昇率があまりに低いとトータルの処理時間が長くなるため、温度上昇率は５０℃／ｓｅｃ以上が望ましい。
図３（ａ）に示したように、２ステップアニーリング方法を用意して、２つの温度でアニーリングを行うと、抵抗の変化が見られるか試した。この２ステップアニーリング方法は、例えばＴＬが３００℃の場合は５０℃／ｓｅｃの温度上昇率で３００℃まで温度を上げていき、３００℃で５分間同じ温度を維持し、次いで望んでいる温度まで５０℃／ｓｅｃの温度上昇率で温度を上げていき、その温度で再び５分間同じ温度を維持し、その後５０℃／ｓｅｃの温度下降率で２０℃まで温度を下げることになっている。
このような温度プロファイルを使って実験した結果が、図３（ｂ）である。ＴＬを３００℃にしながらＴＨを７００℃にした場合と、ＴＬを４００℃にしながらＴＨを６００℃にした場合、抵抗の変化が見られる。その理由で、３００℃と７００℃の温度で温度を一定に維持するステップ（dwell time）を入れた後、それより高い温度まで温度を上げていってアニーリングする方法と、４００℃と６００℃の温度で一定に維持するステップを入れた後、それより高い温度まで温度を上げていってアニーリングする方法を試した。そのとき、dwell time を５分，３０秒，１０秒など、変化させながら実験を行った。
その結果、図３（ｂ）に示すように、３００℃と７００℃の場合は特に低い抵抗は見られなかったが４００℃と６００℃の場合は７００℃まで低い抵抗が得られた。また、図４に示すように、dwell time を１０秒にしてもその低い抵抗は見られたので、dwell time は１０秒に決めた。なお、一定温度でのアニール時間が１０秒よりも短くなると抵抗の上昇が見られるため、一定時間でのアニール時間は１０秒以上が望ましい
これまでの説明を整理すると、図５のようになる。即ち、５００℃までの比較的低い温度までは１つのステップで温度を急峻に上げ、その温度を一定時間（例えば１０秒間）だけ維持する、１ステップアニーリングを行う。そして、アニール後に温度を急峻に下げる。なお、急峻な温度上昇及び下降の速度は５０℃／ｓｅｃ程度である。
６００℃でアニーリングする場合は、４００℃まで温度を急峻に上げ、この温度を１０秒間保持した後、６００℃まで温度を急峻に上げ、この温度を１０秒間だけ維持してアニーリングする、２ステップアニーリングを行う。７００℃でアニーリングするときには、４００℃，６００℃で１０秒間ずつの待ち時間を経て７００℃でアニーリングする、３ステップアニーリングを行う。これにより、十分に短い時間で７００℃までの高い温度まで低い抵抗を持っているＮｉシリサイドの製作が可能となった。
図５に示したように、アニーリングは５００℃以下，６００℃，７００℃の３つの部分に分けられていて、４００℃と６００℃の特別な温度で一定時間アニーリングする方法になるので、このアニーリング方法の名称をＳＴＡ（Specific Temperature Annealing）と付けた。なお、ＳＴＡにおける４００℃と６００℃という温度は、必ずしも厳密なものではなく、これらの温度の近傍（例えば±１０℃の範囲）であれば、上記と同様の効果が認められた。
また、７００℃以上でアニールする場合は、低い抵抗のＮｉシリサイドを可能にするため、図６に示すように、７００℃以上でのアニーリングはステップアニーリングを使うようにした。そのときにアニーリング時間は１０秒で５０℃ずつ温度を上げていき、その温度で１０秒間一定温度でアニーリングする方法である。例えば、７００℃からステップアニーリングを行うと、７００℃から７５０℃まで１０秒で温度を上げていき、７５０℃で１０秒間の一定温度アニーリングを行う。その後、８００℃まで１０秒間で温度を上げていき、８００℃で１０秒間アニーリングする。
このように、温度を上げながらアニーリングした後、アニーリングが終わったら１秒当たり５０℃の温度下降率で２０℃まで温度を下げていきアニーリングが終了したことになる。そのようにして高温まで抵抗の低いシリサイドが可能になる。つまり、７００℃までの比較的低温ではＳＴＡでシリサイデーションして、７００℃以上ではステップアニーリングすることになる。そのようにアニーリングするときの温度プロファイルを、図６に示す。９００℃までアニーリングするとき、既存のステップアニーリングでは１０分以上かかったが、その方法にすると必要な時間は２分２２秒となる。
このときのシート抵抗の変化を図７に示す。８５０℃までは低い抵抗が得られたが、９００℃では抵抗が急激に高くなった。図７の９００℃のデータはエラー・バーを示している。
これまで説明した方法と、ＳＴＡとステップアニーリングの併用によって、先に提案したステップアニーリング方法と同じくらいの低抵抗をもっと短い時間で、同じくらいの高い温度まで持つＮｉシリサイドを作ることが可能になった。即ち、ＳＴＡとステップアニーリングとの併用はより短い時間でシリサイデーションすることが可能な新しい方法である。
図８は、本実施形態をＭＯＳトランジスタの製造に適用した実施例を示す工程断面図である。
まず、図８（ａ）に示すように、Ｓｉ基板１１上にゲート酸化膜１２を介してポリＳｉ膜を堆積し、ポリＳｉ膜をゲート電極パターンに選択エッチングすることにより、ゲート電極１３を形成する。その後、全面にＳｉ窒化膜を堆積した後にエッチバックすることによりゲート側壁絶縁膜１４を形成する。
次いで、図８（ｂ）に示すように、全面にＮｉ膜１５をスパッタリングにより、例えば厚さ５０ｎｍに形成する。
次いで、図８（ｃ）に示すように、アニール処理を施してＮｉ膜１５をシリサイド化する。具体的には、最終アニール温度ＴＨを８００℃として、まず５０℃／ｓｅｃ程度の急峻な速度で４００℃まで昇温した後に、この温度で１０秒間アニールする。続いて、６００℃まで５０℃／ｓｅｃで昇温した後に、この温度で１０秒間アニールする。続いて、７００℃まで５０℃／ｓｅｃで昇温した後に、この温度で１０秒間アニールする。
次いで、７００℃以上でのアニーリングは先に説明したステップアニーリングを使うようにした。即ち、７００℃から７５０℃まで１０秒で温度を上げていき、７５０℃で１０秒間の一定温度アニーリングを行う。その後、８００℃まで１０秒間で温度を上げていき、８００℃で１０秒間アニーリングする。
このようにして、ソース・ドレイン領域にＮｉシリサイド膜１６が形成される。このＮｉシリサイド膜１６は、高耐圧であると共に十分に低抵抗である。
次いで、図８（ｄ）に示すように、シリサイド化せずに残ったＮｉ膜１５を除去する。これにより、ソース・ドレイン及びゲートにＮｉシリサイドを用いたＭＯＳトランジスタが作製される。
このように本実施形態によれば、Ｓｉ上に高温安定性の高い低抵抗のＮｉシリサイドを短時間で形成することができ、ソース・ドレインの低抵抗化をはかり、トランジスタ特性向上に寄与することができる。
なお、本発明は上述した実施形態に限定されるものではない。実施形態では、４００℃，６００℃，７００℃におけるアニール時間を１０秒としたが、この時間は適宜偏向可能である。但し、これより短いとステップアニールの効果が無くなるので、１０秒以上が望ましい。逆に、長すぎるアニール時間はトータルのアニール時間の増大を招くことになるため、数十秒以内が望ましい。また、７００℃を超える温度までの昇温は１ステップで５０℃以下が望ましく、この場合の昇温速度は１０秒で５０℃程度、即ち５℃／ｓｅｃ程度が望ましい。
また、実施形態ではＳｉ基板上にＮｉ膜を形成してシリサイド化したが、シリコン膜の上でシリサイド化する方法に適用することも可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
ステップアニーリング方法と２ステップアニーリング方法における処理時間と温度との関係を示す図。 シングルアニーリングにおける処理時間と温度との関係、加熱温度とシート抵抗との関係を示す図。 ２ステップアニーリングにおける処理時間と温度との関係、加熱温度とシート抵抗との関係を示す図。 ３ステップアニーリングにおける処理時間と温度との関係、加熱温度とシート抵抗との関係を示す図。 最終アニーリング温度の違いによる最適なアニーリング方法を説明するための図。 最終アニール温度が７００℃以上の場合のアニーリング方法を説明するための図。 図６のアニーリング方法におけるシート抵抗の変化を示す図。 本発明をＭＯＳトランジスタの製造に適用した例を示す工程断面図。
符号の説明
１１…Ｓｉ基板
１２…ゲート酸化膜
１３…ゲート電極
１４…側壁絶縁膜
１５…Ｎｉ膜
１６…Ｎｉシリサイド膜

Claims (7)

  1. シリコン基板又はシリコン膜上にニッケル膜を形成した後、最終アニール温度ＴＨを５００℃＜ＴＨ≦６００℃としたアニール処理を施してニッケル−シリコン化合物を形成する方法であって、
    アニール温度をステップ的に変えることのできるアニール装置を用い、前記基板を４００℃近傍の第１のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を最終アニール温度ＴＨまで昇温した後にこの温度で一定時間アニールすることを特徴とするニッケル−シリコン化合物の形成方法。
  2. シリコン基板又はシリコン膜上にニッケル膜を形成した後、最終アニール温度ＴＨを６００℃＜ＴＨ≦７００℃としたアニール処理を施してニッケル−シリコン化合物を形成する方法であって、
    アニール温度をステップ的に変えることのできるアニール装置を用い、前記基板を４００℃近傍の第１のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を６００℃近傍の第２のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を最終アニール温度ＴＨまで昇温した後にこの温度で一定時間アニールすることを特徴とするニッケル−シリコン化合物の形成方法。
  3. シリコン基板又はシリコン膜上にニッケル膜を形成した後、最終アニール温度ＴＨを７００℃＜ＴＨとしたアニール処理を施してニッケル−シリコン化合物を形成する方法であって、
    アニール温度をステップ的に変えることのできるアニール装置を用い、前記基板を４００℃近傍の第１のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を６００℃近傍の第２のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を７００℃近傍の第３のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで７００℃近傍の温度から最終温度ＴＨまでは、アニール温度を５０℃以内でステップ的に上げると共に各ステップで一定時間アニールすることを特徴とするニッケル−シリコン化合物の形成方法。
  4. シリコン基板又はシリコン膜上にニッケル膜を形成した後、アニール処理を施してニッケル−シリコン化合物を形成する方法であって、
    アニール温度をステップ的に変えることのできるアニール装置を用い、
    最終アニール温度ＴＨが５００℃以下の場合、前記基板を最終アニール温度ＴＨに昇温した後にこの温度ＴＨでアニールする１ステップアニールを行い、
    ５００℃＜ＴＨ≦６００℃の場合、前記基板を４００℃近傍の第１のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで最終アニール温度ＴＨまで昇温した後にこの温度ＴＨで一定時間アニールする２ステップアニールを行い、
    ６００℃＜ＴＨ≦７００℃の場合、前記基板を第１のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を６００℃近傍の第２のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を最終アニール温度ＴＨまで昇温した後にこの温度ＴＨで一定時間アニールする３ステップアニールを行い、
    ７００℃＜ＴＨの時、前記基板を第１のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を第２のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで前記基板を７００℃近傍の第３のステップ温度まで昇温した後にこの温度で一定時間アニールし、次いで７００℃近傍の温度から最終温度ＴＨまでは、アニール温度を５０℃以内でステップ的に上げると共に各ステップで一定時間アニールすることを特徴とするニッケル−シリコン化合物の形成方法。
  5. 前記各ステップ温度における一定時間のアニールは１０秒以上であることを特徴とする請求項１〜４の何れかに記載のニッケル−シリコン化合物の形成方法。
  6. 前記各ステップ温度までの昇温速度は５０℃／ｓｅｃ以上であることを特徴とする請求項１〜４の何れかに記載のニッケル−シリコン化合物の形成方法。
  7. 前記各ステップ温度までの昇温速度は５０℃／ｓｅｃ以上であり、前記７００℃近傍の温度から最終温度ＴＨまでの昇温は、５℃／ｓｅｃ程度であることを特徴とする請求項３又は４記載のニッケル−シリコン化合物の形成方法。
JP2004239457A 2004-08-19 2004-08-19 ニッケル−シリコン化合物の形成方法 Pending JP2006059972A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004239457A JP2006059972A (ja) 2004-08-19 2004-08-19 ニッケル−シリコン化合物の形成方法
US11/207,562 US20060057845A1 (en) 2004-08-19 2005-08-19 Method of forming nickel-silicon compound, semiconductor device, and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004239457A JP2006059972A (ja) 2004-08-19 2004-08-19 ニッケル−シリコン化合物の形成方法

Publications (1)

Publication Number Publication Date
JP2006059972A true JP2006059972A (ja) 2006-03-02

Family

ID=36034621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004239457A Pending JP2006059972A (ja) 2004-08-19 2004-08-19 ニッケル−シリコン化合物の形成方法

Country Status (2)

Country Link
US (1) US20060057845A1 (ja)
JP (1) JP2006059972A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119006A (ja) * 2013-12-17 2015-06-25 三菱電機株式会社 半導体装置の製造方法
WO2016111832A1 (en) * 2015-01-09 2016-07-14 Applied Materials, Inc. Laminate and core shell formation of silicide nanowire

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090004851A1 (en) * 2007-06-29 2009-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Salicidation process using electroless plating to deposit metal and introduce dopant impurities
KR101507360B1 (ko) * 2009-03-25 2015-03-31 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP5889821B2 (ja) 2013-03-25 2016-03-22 株式会社東芝 金属シリサイド層の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444578B1 (en) * 2001-02-21 2002-09-03 International Business Machines Corporation Self-aligned silicide process for reduction of Si consumption in shallow junction and thin SOI electronic devices
US6815235B1 (en) * 2002-11-25 2004-11-09 Advanced Micro Devices, Inc. Methods of controlling formation of metal silicide regions, and system for performing same
US6927117B2 (en) * 2003-12-02 2005-08-09 International Business Machines Corporation Method for integration of silicide contacts and silicide gate metals

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119006A (ja) * 2013-12-17 2015-06-25 三菱電機株式会社 半導体装置の製造方法
WO2016111832A1 (en) * 2015-01-09 2016-07-14 Applied Materials, Inc. Laminate and core shell formation of silicide nanowire
US10593592B2 (en) 2015-01-09 2020-03-17 Applied Materials, Inc. Laminate and core shell formation of silicide nanowire

Also Published As

Publication number Publication date
US20060057845A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
US7382028B2 (en) Method for forming silicide and semiconductor device formed thereby
TWI232502B (en) Method of forming nickel silicide layer, nickel alloy salicide transistor structure and method for manufacturing same
JPH07245277A (ja) 半導体装置の製造方法
JP2005123626A (ja) 半導体の接続領域の接触抵抗を低減する方法
JP2006516174A5 (ja)
JP2004172571A (ja) ニッケルサリサイド工程を利用した半導体素子の製造方法
CN111640792A (zh) 半导体器件及其制造方法
US20060057845A1 (en) Method of forming nickel-silicon compound, semiconductor device, and semiconductor device manufacturing method
US8546259B2 (en) Nickel silicide formation for semiconductor components
US7572722B2 (en) Method of fabricating nickel silicide
US20050070082A1 (en) Semiconductor device having a nickel/cobalt silicide region formed in a silicon region
US20040087121A1 (en) Method of forming a nickel silicide region in a doped silicon-containing semiconductor area
JP2009111214A (ja) 半導体装置及びその製造方法
JP2930042B2 (ja) 半導体装置の製造方法
US8815738B2 (en) Salicide process
JP2002025940A (ja) 半導体装置の製造方法
TW200303587A (en) Method of forming different silicide portions on different silicon-containing regions in a semiconductor device
US7985668B1 (en) Method for forming a metal silicide having a lower potential for containing material defects
WO2007064473A1 (en) Low resistivity compound refractory metal silicides with high temperature stability
US8580680B2 (en) Metal silicide formation
JP2004128493A (ja) ニッケル−シリコン系化合物の形成方法、半導体装置の製造方法、および半導体装置
US20070048986A1 (en) Salicide process
KR100626374B1 (ko) 금속 실리사이드층을 포함하는 반도체 소자 및 금속실리사이드 형성 방법
US20150004767A1 (en) Method of forming nickel salicide on a silicon-germanium layer
US7067410B2 (en) Method of forming a metal silicide

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061010