JP3451908B2 - Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ - Google Patents

Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ

Info

Publication number
JP3451908B2
JP3451908B2 JP31889697A JP31889697A JP3451908B2 JP 3451908 B2 JP3451908 B2 JP 3451908B2 JP 31889697 A JP31889697 A JP 31889697A JP 31889697 A JP31889697 A JP 31889697A JP 3451908 B2 JP3451908 B2 JP 3451908B2
Authority
JP
Japan
Prior art keywords
heat treatment
wafer
soi
cop
soi wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31889697A
Other languages
English (en)
Other versions
JPH11145020A (ja
Inventor
浩司 阿賀
徳弘 小林
清 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP31889697A priority Critical patent/JP3451908B2/ja
Priority to DE69840255T priority patent/DE69840255D1/de
Priority to EP98308832A priority patent/EP0917188B1/en
Priority to TW087117869A priority patent/TW516103B/zh
Priority to KR1019980046818A priority patent/KR100578160B1/ko
Priority to US09/185,901 priority patent/US6238990B1/en
Publication of JPH11145020A publication Critical patent/JPH11145020A/ja
Application granted granted Critical
Publication of JP3451908B2 publication Critical patent/JP3451908B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＳＯＩウエーハの熱
処理方法に関し、特にＳＯＩ層及び埋め込み酸化膜がエ
ッチングされることなく、ＳＯＩ層表面のＣＯＰ密度を
低減させることができる熱処理方法に関する。
【０００２】
【従来の技術】ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓ
ｕｌａｔｅｒ）ウエーハの表面粗さを改善する技術とし
て、ＳＯＩウエーハを好ましくは５００〜１２００℃、
２００Ｔｏｒｒ以下の還元性雰囲気で熱処理すると表面
粗さが改善されることが提案されている（特開平５−２
１７８２１号公報参照）。例えば、ＳＯＩウエーハを水
素雰囲気中、９５０℃、８０Ｔｏｒｒ以下で熱処理する
とＳＯＩ層表面粗さが２０ｎｍから１．５ｎｍに改善さ
れるとしている。
【０００３】この場合、ＳＯＩウエーハのＳＯＩ層はエ
ピタキシャル層から作製されたものである。一方、ＣＺ
法（チョクラルスキー法）により製造されたシリコンウ
エーハをＳＯＩ層としたＳＯＩウエーハの場合、本発明
者らの実験によると、このような従来の方法で、１１５
０℃で１８０分という高温で長時間の水素アニールを行
うと、ＳＯＩウエーハの活性層（ＳＯＩ層）のシリコン
は約０．５μｍエッチングされると共に、埋め込み酸化
膜にエッチピットが生じることが判ってきた。このこと
は、ＳＯＩ層にＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎ
ａｔｅｄ Ｐａｒｔｉｃｌｅ）のような欠陥があり、そ
れが下地の酸化膜まで繋がっていると、ＣＯＰは消滅せ
ずにそのまま残るか、拡大することもあると共に、欠陥
を通して侵入した水素によって埋め込み酸化膜までもエ
ッチングされてしまい、ここにピットが形成され、その
近傍の活性層にも影響を及ぼしているという不利な現象
が生じていることが分かった。
【０００４】そこで、このような現象の解決策として、
ＳＯＩ層を０．５μｍより厚くして、熱処理をすること
を提案しているが（特願平８−２５７７５７号参照）、
この方法では０．５μｍ以下のＳＯＩ層を得るために
は、熱処理後さらにＳＯＩ層を薄膜化する工程が必要に
なるという欠点がある。
【０００５】また、シリコンウエーハにＳｉエピタキシ
ャル層を成長させた後、結合し、エピタキシャル層をＳ
ＯＩ層とする方法が提案されているが、この方法では欠
陥は確実に消滅するものの、著しいコストの上昇は避け
られない。
【０００６】さらに、上記した従来の水素アニ−ル法で
は、少なくとも高温熱処理に１時間以上必要であるとし
ており、生産性が低いという問題があると共に、熱処理
炉についても、いわゆる縦型炉によるバッチ方式で熱処
理を行なうため、大量の水素を流さなければならず、そ
れに伴い危険性も増すという不利があった。
【０００７】一方、近年デバイス工程において歩留まり
を低下させる原因としてもＣＯＰの存在が挙げられてい
る。ＣＯＰとは、結晶成長時に導入される結晶欠陥のひ
とつであり、正八面体構造の欠陥であることがわかって
いる。このＣＯＰは、鏡面研磨後のシリコンウエーハを
アンモニアと過酸化水素の混合液で洗浄すると、ウエー
ハ表面にピットが形成され、このウエーハをパーティク
ルカウンターで測定すると、ピットも本来のパーティク
ルとともにパーティクルとして検出される。このような
ピットを本来のパーティクルと区別するためにＣＯＰと
呼称されている。
【０００８】そして、ＳＯＩウエーハのＳＯＩ層に存在
するＣＯＰは、電気的特性を劣化させる原因となる。例
えば、デバイスの重要な電気的特性である信頼性試験、
なかでも酸化膜の経時絶縁破壊特性（Ｔｉｍｅ Ｄｅｐ
ｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏ
ｗｎ：ＴＤＤＢ）は、ＣＯＰと関係があり、これを向上
させるためにはＣＯＰを減少させることが必要となって
いる。
【０００９】また、通常の酸化膜耐圧（Ｔｉｍｅ Ｚｅ
ｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ：Ｔ
ＺＤＢ）にも影響を及ぼしているといわれている。さら
に、ＣＯＰはデバイス工程においても悪影響を及ぼして
いるといわれている。つまりＳＯＩウエーハ表面にＣＯ
Ｐがあると、配線工程で段差が生じ、断線の原因とな
り、歩留まりの低下を導くというものである。
【００１０】
【発明が解決しようとする課題】そこで、本発明はこの
ような問題点に鑑みなされたもので、本発明の目的とす
るところは、ＳＯＩ層及び埋め込み酸化膜がエッチング
されることなく、従って、ピットを形成させることな
く、水素アニール法によってＳＯＩ層のＣＯＰを消滅さ
せることができる熱処理方法を提供することにある。そ
して、これによって酸化膜耐圧のみならず、信頼性試験
その他の電気特性を改善するとともに、生産性の向上、
水素ガスの少量化、コストダウン等を達成しようとする
ものである。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明に記載した発明は、ＣＺ法により製造された
シリコンウエーハをＳＯＩ層とした、ＳＯＩ層にＣＯＰ
があるＳＯＩウエーハを還元性雰囲気中で熱処理する方
法において、急速加熱・急速冷却装置を用いて１１００
〜１３００℃の温度範囲で、１〜６０秒間熱処理をする
ことによりＳＯＩ層のＣＯＰを消滅させることを特徴と
するＳＯＩウエーハの熱処理方法である。ここで、急速
加熱・急速冷却とは、前記温度範囲に設定された熱処理
炉中にウエーハを直ちに投入し、前記熱処理時間の経過
後、直ちに取り出す方法や、ウエーハを熱処理炉内の設
定位置に設置した後、ランプ加熱器等で直ちに加熱処理
する方法である。この直ちに投入し、取り出すというの
は、従来より行われている一定時間での昇温、降温操作
や熱処理炉内にウエーハを、ゆっくり投入し、取り出す
いわゆるローディング、アンローディング操作を行わな
いということである。ただし、炉内の所定位置まで運ぶ
には、ある程度の時間を有するのは当然であり、ウエー
ハを投入するための移動装置の能力に従い、数秒から数
分間で行われる。
【００１２】このように、シリコンウエーハを急速加熱
・急速冷却装置（Ｒａｐｉｄ Ｔｅｒｍａｌ Ａｎｎｅ
ａｌｅｒ、以下、ＲＴＡ装置という）を用いて還元性雰
囲気下で、従来法に比較しより高い温度範囲で短時間に
熱処理をすれば、ＳＯＩ層も埋め込み酸化膜もエッチン
グされることなく、しかも、ＣＯＰを大幅に減少するこ
とができ、酸化膜耐圧のみならず、信頼性試験等の電気
特性も改善することができる。
【００１３】この場合、熱処理の雰囲気としては、還元
性雰囲気とし、１００％水素雰囲気、あるいは水素とア
ルゴンの混合雰囲気とすればＣＯＰ減少効果が大きいと
共に、ＳＯＩ層も埋め込み酸化膜もエッチングされない
ので好ましい。
【００１４】また、本発明では、熱処理時間を、１〜３
０秒と、従来法に比較しさらに短時間化を図ることがで
きる。高温で熱処理するため３０秒も熱処理をすれば十
分にＣＯＰを減少させることができるし、処理時間が短
いためＳＯＩ層も埋め込み酸化膜もエッチングされない
からである。
【００１５】そして、上記に記載した熱処理を加えたＳ
ＯＩウエーハのＳＯＩ層のＣＯＰ密度が、例えば１０個
／ｃｍ2 であったものが０．１個／ｃｍ2 にまで減少
し、ＳＯＩ層も埋め込み酸化膜もエッチングされないＳ
ＯＩウエーハが得られるので、デバイス特性が向上し、
歩留も向上する等きわめて有用なＳＯＩウエーハとな
る。
【００１６】以下、本発明につきさらに詳細に説明す
る。本発明者らは、ＳＯＩウエーハのＳＯＩ層表面に存
在するＣＯＰの密度を減少させると共に、ＳＯＩ層も埋
め込み酸化膜もエッチングされない熱処理条件につき、
種々実験、調査を重ねた結果、これには還元性雰囲気
下、従来技術より高い温度範囲で極短時間の熱処理をす
れば、ＣＯＰの密度が減少し、ＳＯＩ層も埋め込み酸化
膜もエッチングされない。従って、ピットの形成もない
ＳＯＩウエーハを得ることができることを知見し、本発
明を完成させたものである。
【００１７】すなわち、ＳＯＩウエーハを急速加熱・急
速冷却装置（ＲＴＡ装置）を用いて、熱処理を水素濃度
１００％あるいは水素とアルゴンとの混合の還元性雰囲
気下で、１１００℃〜１３００℃の温度範囲で１秒〜６
０秒間、好ましくは１〜３０秒間滞在させることでＣＯ
Ｐを著しく減少させることができる。特に、この熱処理
条件によればＳＯＩウエーハのＣＯＰ密度を実質的に零
にすることも可能である。そして、ＳＯＩウエーハのＳ
ＯＩ層表面のＣＯＰの密度が約１個／ｃｍ2 以下にする
ことができれば、酸化膜耐圧のみならず経時絶縁破壊特
性（ＴＤＤＢ）といった電気特性の値も向上する。さら
に、このように本発明により作製されたＳＯＩウエーハ
は、ＳＯＩ層も埋め込み酸化膜も殆どエッチングされ
ず、熱処理前の膜厚を保っているので、所望のＳＯＩウ
エーハ本来のデバイス特性を発揮することができる。
【００１８】そして、急速加熱・急速冷却できる装置を
使用することで、急速加熱・急速冷却できることとなり
短時間で熱処理できることにより量産性が向上するとと
もに、水素ガスの使用量も節約できるようになり、操業
の安全性も確保することができる。
【００１９】
【発明の実施の形態】以下、本発明の実施形態につき説
明するが、本発明はこれらに限定されるものではない。
まず、本発明で用いられる、ＳＯＩウエーハを急速加熱
・急速冷却できる装置としては、熱放射によるランプ加
熱器のような装置を挙げることができる。また、その他
市販されているものとして、例えばＡＳＴ社製、ＳＨＳ
−２８００のような装置を挙げることができ、これらは
特別複雑で高価なものではない。
【００２０】ここで、本発明で用いたＳＯＩウエーハを
急速加熱・急速冷却できる装置の一例を示す。図３は、
急速加熱・急速冷却できる装置の概略断面図である。図
３の熱処理装置１０は、例えば炭化珪素あるいは石英か
らなるベルジャ１を有し、このベルジャ１内でウエーハ
を熱処理するようになっている。加熱は、ベルジャ１を
囲繞するように配置される加熱ヒータ２，２’によって
行う。この加熱ヒータは上下方向で分割されており、そ
れぞれ独立に供給される電力を制御できるようになって
いる。もちろん加熱方式は、これに限定されるものでは
なく、いわゆる輻射加熱、高周波加熱方式としてもよ
い。加熱ヒータ２，２’の外側には、熱を遮蔽するため
のハウジング３が配置されている。
【００２１】炉の下方には、水冷チャンバ４とベースプ
レート５が配置され、ベルジャ１内と、外気とを封鎖し
ている。そしてウエーハ８はステージ７上に保持される
ようになっており、ステージ７はモータ９によって上下
動自在な支持軸６の上端に取りつけられている。水冷チ
ャンバ４には横方向からウエーハを炉内に出し入れでき
るように、ゲートバルブによって開閉可能に構成される
不図示のウエーハ挿入口が設けられている。また、ベー
スプレート５には、ガス流入口と排気口が設けられてお
り、炉内ガス雰囲気を調整できるようになっている。
【００２２】以上のような熱処理装置１０によって、Ｓ
ＯＩウエーハの急速加熱・急速冷却する熱処理は次のよ
うに行われる。まず、加熱ヒータ２，２’によってベル
ジャ１内を、例えば１１００℃〜１３００℃の所望温度
に加熱し、その温度に保持する。分割された加熱ヒータ
それぞれを独立して供給電力を制御すれば、ベルジャ１
内を高さ方向に沿って温度分布をつけることができる。
したがって、ウエーハの処理温度は、ステージ７の位
置、すなわち支持軸６の炉内への挿入量によって決定す
ることができる。
【００２３】ベルジャ１内が所望温度で維持されたな
ら、熱処理装置１０に隣接して配置される、不図示のウ
エーハハンドリング装置によってＳＯＩウエーハを水冷
チャンバ４の挿入口から入れ、最下端位置で待機させた
ステージ７上に例えばＳｉＣボートを介してウエーハを
乗せる。この時、水冷チャンバ４およびベースプレート
５は水冷されているので、ウエーハはこの位置では高温
化しない。
【００２４】そして、ウエーハのステージ７上への載置
が完了したなら、すぐにモータ９によって支持軸６を炉
内に挿入することによって、ステージ７を１１００℃〜
１３００℃の所望温度位置まで上昇させ、ステージ上の
ＳＯＩウエーハに高温熱処理を加える。この場合、水冷
チャンバ４内のステージ下端位置から、所望温度位置ま
での移動には、例えば２０秒程度しかかからないので、
ＳＯＩウエーハは急速に加熱されることになる。
【００２５】そして、ステージ７を所望温度位置で、所
定時間停止（１〜６０秒）させることによって、ウエー
ハに停止時間分の高温熱処理を加えることができる。所
定時間が経過し高温熱処理が終了したなら、すぐにモー
タ９によって支持軸６を炉内から引き抜くことによっ
て、ステージ７を下降させ水冷チャンバ４内の下端位置
とする。この下降動作も、例えば２０秒程度で行うこと
ができる。ステージ７上のウエーハは、水冷チャンバ４
およびベースプレート５が水冷されているので、急速に
冷却される。最後に、ウエーハハンドリング装置によっ
て、ウエーハを取り出すことによって、熱処理を完了す
る。さらに熱処理するウエーハがある場合には、熱処理
装置１０の温度を降温させてないので、次々にウエーハ
を投入し連続的に熱処理をすることができる。
【００２６】以上のような、急速加熱・急速冷却の可能
な熱処理装置を用い、水素１００％雰囲気中で、ＳＯＩ
ウエーハを枚葉式で熱処理を行った。この場合、水素の
還元力を調整する、あるいは安全上等の理由からアルゴ
ンとの混合気としてもよい。熱処理の温度条件は１１０
０℃〜１３００℃の範囲で行ない、処理時間は１〜３０
秒の範囲で実施した。使用ＳＯＩウエーハは、チョクラ
ルスキー法（ＣＺ法）により製造されたシリコンインゴ
ットを、スライスして鏡面加工された、直径８インチ、
結晶方位＜１００＞のシリコン単結晶ウエーハ２枚を用
い、先ず、ＳＯＩ層となる一方のウエーハ（ボンドウエ
ーハ）に酸化膜を形成し、次いで他方のウエーハ（ベー
スウエーハ）と密着結合した後、ボンドウエーハを薄膜
化したものである。
【００２７】得られたＳＯＩウエーハは、熱処理を加え
る前に予め表面のＣＯＰ密度を測定し、その表面に約１
０個／ｃｍ2 のＣＯＰが存在している事を確認した。
尚、ＳＯＩウエーハのＣＯＰ密度は、通常のシリコンウ
エーハで一般に用いられているパーティクルカウンター
を用いた方法では測定できないので、後述のＨＦディッ
プ法による埋め込み酸化膜の欠陥観察手法を用いて算出
した。この手法によれば、少なくともＳＯＩ層を貫通す
る大きさを有するＣＯＰを、埋め込み酸化膜に形成され
たエッチピットとして観察できる。
【００２８】こうして熱処理を行った後のＳＯＩ層のＣ
ＯＰ密度の熱処理前のＳＯＩ層のＣＯＰ密度に対する比
率と熱処理温度の関係を図２に示す。この結果からわか
るように、１１００℃以上、特には１２００℃を越えて
高温度とするほど、また熱処理時間を１０秒以上、特に
は３０秒程度長く処理するとＣＯＰが顕著に減少してお
り、デバイス特性等が著しく改善されることが期待され
る。そして、熱処理時間としては、３０秒も行なえば十
分であり、安全も見込んで６０秒程度行なってもよい
が、それ以上の熱処理を行ってもさらなる改善効果は期
待できず、スループットが低下する。
【００２９】一方、図１に示したように、従来の熱処理
方法である１２００℃以下で長時間の熱処理、例えば、
水素雰囲気中１１００℃で２時間では、ＣＯＰの密度は
９個／ｃｍ2 となり、ほとんど減少していないことがわ
かる。これらの事から高温な程、また処理時間１〜６０
秒と急速加熱するほど、表面に存在するＣＯＰの減少効
果が大きいことがわかる。
【００３０】以上のように、本発明のように従来に比較
し、より高温度で短時間の熱処理を水素雰囲気中でする
ことによって、ＳＯＩ層も埋め込み酸化膜もエッチング
されることなく、ＣＯＰの密度を減少させる、すなわち
ＣＯＰを消滅させることができ、その結果、ＳＯＩウエ
ーハの電気特性を、酸化膜耐圧のみならず信頼性試験に
ついても改善することができる。
【００３１】以上、詳述したように、本発明で使用した
急速加熱・急速冷却装置（ＲＴＡ装置）がＳＯＩウエー
ハの熱処理に極めて有効であることが判明したが、その
作用効果は次のように考えられる。
【００３２】すなわち、水素アニールによる埋め込み酸
化膜のエッチングは、１０００℃程度から顕著に発生す
るのに対し、ＣＯＰの消滅は１１００℃以上でないと発
生しないので、昇温レートの遅い従来の縦型炉のような
場合、例え、目標温度での熱処理時間を短時間に設定し
ても、目標温度に達するまでの１０００〜１１００℃へ
の昇温にもある程度の時間がかかるので、その間にＳＯ
Ｉ層を貫通しているＣＯＰを通して水素が侵入し、酸化
膜がエッチングされてしまい、ＣＯＰが消滅する高温に
なった時点では、既に酸化膜にエッチピットが形成され
てしまっているようである。一方、ＲＴＡ装置の場合
は、昇温レートが極めて速く、ＣＯＰが消滅する温度に
なるのに要する時間が極めて短いため、ＳＯＩ層を貫通
するＣＯＰが存在するとしても、酸化膜がエッチングさ
れずに高温になり、ＣＯＰが消滅するものと考えられ
る。
【００３３】ちなみに、従来の縦型炉のような昇温レー
トの遅い炉であっても、例えば、１１００℃までの昇温
時には、アルゴン等の不活性ガス雰囲気とし、１１００
℃以上になってから水素ガスを混合することで、本発明
と同様の上記作用効果は得られる。しかし、スループッ
トや水素ガス使用量等の面でＲＴＡ装置には劣るもので
ある。
【００３４】
【実施例】以下、本発明の実施例と比較例を挙げて具体
的に説明するが、本発明はこれらに限定されるものでは
ない。 （実施例） （１）ＳＯＩウエーハの作製 ＳＯＩウエーハを作製するための２枚のウエーハは、Ｃ
Ｚ法で引き上げられた方位〈１００〉、直径８インチの
シリコンウェーハを用いた。ＳＯＩ層となるウエーハ
（ボンドウエーハ）に酸化膜を０．２μｍ形成した後、
ベースウエーハと密着させ、これに１１００℃で２時間
の結合熱処理を加えた後、ボンドウエーハを研削・研磨
し、さらに気相エッチングを行い、約０．１μｍのＳＯ
Ｉ層を持つＳＯＩウエーハを６枚作製し、２枚を実施例
に、４枚を比較例に使用した。
【００３５】（２）還元性雰囲気下における熱処理 熱処理用ＲＴＡ装置にはＡＳＴ社製ＳＨＳ−２８００を
用い、上記ＳＯＩウエーハを水素ガス１００％の雰囲気
で、１２００℃で１０秒の急速加熱・急速冷却熱処理を
行った。
【００３６】（３）ＣＯＰの測定（ＨＦディップ法によ
る酸化膜の欠陥観察） 薄いＳＯＩ層を有するＳＯＩウエーハをＨＦ５０％水溶
液に、例えば１０分間浸すと、ＳＯＩ層を貫通する欠陥
があれば、これを通して埋め込み酸化膜にＨＦが到達し
て酸化膜がエッチングされ、エッチピットが形成され
る。酸化膜に形成されるこのエッチピットは、薄いＳＯ
Ｉ層を透して光学顕微鏡で観察できる。本実施例におけ
る顕微鏡観察は、ウエーハ表面の直径方向にスキャンし
て、合計約１０ｃｍ2 の領域のピット数を観察した。
【００３７】（４）測定結果 観察されたピットの個数は、それぞれ１個であり、ＣＯ
Ｐ密度に換算すると０．１個／ｃｍ2 であった（図１参
照）。また、熱処理後のＳＯＩ層の厚みは、０．１μ
ｍ、埋め込み酸化膜は０．２μｍで熱処理前の値と変わ
らなかった。
【００３８】（比較例１）熱処理装置として従来のバッ
チ式縦型炉を使用し、熱処理条件を１１００℃で２時間
とした以外は実施例と同じ条件下にＳＯＩウエーハの処
理および測定を行った。この熱処理を行った結果、観察
されたピットの個数は、それぞれ８６個、９３個であ
り、ＣＯＰ密度は約９個／ｃｍ2 までしか減少していな
かった（図１参照）。また、熱処理後のＳＯＩ層の厚み
は、０．０７μｍまでエッチングされており、埋め込み
酸化膜は上記ＣＯＰの存在部でエッチングされ、ピット
を形成していた。
【００３９】（比較例２）本発明、比較例１の熱処理前
のＳＯＩウエーハの場合、観察されたピットの個数は、
それぞれ９９個、１０２個であり、ＣＯＰ密度は、平均
１０個／ｃｍ2 であった。
【００４０】尚、本発明は、上記実施形態に限定される
ものではない。上記実施形態は、例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。
【００４１】例えば、上記実施形態で使用したＳＯＩウ
エーハは、２枚のシリコン単結晶ウエーハをシリコン酸
化膜を介して貼り合わせた、いわゆる貼り合わせＳＯＩ
ウエーハを熱処理する場合について説明したが、本発明
はこの場合に限定されるものではなく、シリコンウエー
ハと絶縁性ウエーハを結合してＳＯＩウエーハとする場
合、あるいは、シリコンウエーハをイオン注入したウエ
ーハに結合し、その後注入部で分離してＳＯＩウエーハ
を製造する方法（スマートカット法と呼ばれる技術）で
得たＳＯＩウエーハにも適用することが可能である。
【００４２】また、上記実施形態では図３に示したよう
な熱処理装置を用いたが、本発明はこのような装置によ
り行わなければならないものではなく、ＳＯＩウエーハ
を急速加熱・急速冷却することができる熱処理装置で、
１１００℃以上に加熱することができるものであれば、
原則としてどのような装置であっても用いることができ
る。
【００４３】
【発明の効果】以上詳述したように、ＳＯＩウエーハを
急速加熱・急速冷却装置を用いて、還元性雰囲気下で高
温の熱処理をすることにより、ＳＯＩ層表層部のＣＯＰ
を著しく低減させることができ、その結果電気特性に優
れたＳＯＩウエーハを得ることができる。すなわち、た
とえシリコン単結晶の成長中あるいはその後の熱処理に
よって、ウエーハにＣＯＰが導入されても、本発明の熱
処理を施すことによって、ＣＯＰを消滅させることがで
きると共に、ＳＯＩ層も埋め込み酸化膜もエッチングさ
れず、熱処理前の膜厚を保っているので、ＳＯＩウエー
ハ本来のデバイス特性を発揮することができる。さら
に、従来のバッチ式の熱処理に比べ、枚葉式の急速加熱
・急速冷却装置を用いることにより、短時間で処理でき
るため量産効果も上り、水素ガス使用量も減少するので
操業の安全性も確保できる。
【図面の簡単な説明】
【図１】本発明の熱処理前（比較例２）並びに急速加熱
・急速冷却装置で熱処理を行った後（実施例）及び従来
の技術で熱処理を行った後（比較例１）のＣＯＰ密度を
比較した図である。
【図２】急速加熱・急速冷却装置で熱処理を行った後の
ＣＯＰ密度と熱処理温度・時間の関係を示した図であ
る。
【図３】ＳＯＩウエーハを急速加熱・急速冷却できる装
置の一例を示した概略断面図である。
【符号の説明】
１…ベルジャ、 ２，２’…加熱ヒータ、 ３…ハウジング、 ４…水冷チャンバ、 ５…ベースプレート、 ６…支持軸、 ７…ステージ、 ８…シリコンウエーハ、 ９…モータ、 １０…熱処理装置。
フロントページの続き (56)参考文献 特開 平７−66376（ＪＰ，Ａ) 特開 平７−161707（ＪＰ，Ａ) 特開 平７−169925（ＪＰ，Ａ) 特開 平８−78646（ＪＰ，Ａ) 特開 平10−275905（ＪＰ，Ａ) Ｍ．Ｍｉｙａｚａｋｉ，Ｓ．Ｍｉｙａ ｚａｋｉ，Ｙ．Ｙａｎａｓｅ，Ｔ．Ｏｃ ｈｉａｉ ａｎｄ Ｔ．Ｓｈｉｇｅｍａ ｔｓｕ，Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ Ｏｂｓｅｒｂａｔｉｏｎ ｏｆ”Ｃｒ ｙｓｔａｌ−Ｏｒｉｇｉｎａｔｅｄ Ｐ ａｒｔｉｃｌｅｓ”ｏｎ Ｓｉｌｉｃｏ ｎ Ｗａｆｅｒｓ，Ｊｐｎ．Ｊ．Ａｐｐ ｌ．Ｐｈｙｓ．，1995年12月，Ｐａｒｔ １，Ｖｏｌ．34，Ｎｏ．12ａ，ｐｐ. 6303−6307 Ｍ．Ｍｉｙａｚａｋｉ，Ｓ．Ｍｉｙａ ｚａｋｉ，Ｔ．Ｋｉｔａｍｕｒａ，Ｙ. Ｙａｎａｓｅ，Ｔ．Ｏｃｈｉａｉ ａｎ ｄ Ｈ．Ｔｓｕｙａ，Ｉｎｆｌｕｅｎｃ ｅ ｏｆ Ｃｒｙｓｔａｌ−Ｏｒｉｇｉ ｎａｔｅｄ”Ｐａｒｔｉｃｌｅ”Ｍｉｃ ｒｏｓｔｒｕｃｔｕｒｅ ｏｎ Ｓｉｌ ｉｃｏｎ Ｗａｆｅｒｓｏｎ Ｇａｔｅ Ｏｘｉｄｅ Ｉｎｔｅｇｒｉｔｙ，Ｊ ｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，1997 年10月，Ｐａｒｔ １，Ｖｏｌ．36，Ｎ ｏ．10，ｐｐ．6187−6194 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/12 H01L 21/324 H01L 21/76

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＣＺ法により製造されたシリコンウエー
    ハをＳＯＩ層とした、ＳＯＩ層にＣＯＰがあるＳＯＩウ
    エーハを還元性雰囲気中で熱処理する方法において、前
    記還元性雰囲気を、水素とアルゴンの混合雰囲気とし、
    急速加熱・急速冷却装置を用いて１１００〜１３００℃
    の温度範囲で、１〜６０秒間熱処理をすることによりＳ
    ＯＩ層のＣＯＰを消滅させることを特徴とするＳＯＩウ
    エーハの熱処理方法。
  2. 【請求項２】 ＣＺ法により製造されたシリコンウエー
    ハをＳＯＩ層とした、ＳＯＩ層にＣＯＰがあるＳＯＩウ
    エーハを還元性雰囲気中で熱処理する方法において、前
    記還元性雰囲気を、１００％水素雰囲気とし、急速加熱
    ・急速冷却装置を用いて１２００℃を越えて１３００℃
    までの温度範囲で、１〜６０秒間熱処理をすることによ
    りＳＯＩ層のＣＯＰを消滅させることを特徴とするＳＯ
    Ｉウエーハの熱処理方法。
  3. 【請求項３】 熱処理時間を、１〜３０秒とすることを
    特徴とする請求項１または請求項２に記載したＳＯＩウ
    エーハの熱処理方法。
  4. 【請求項４】 請求項１ないし請求項３のいずれか１項
    に記載した熱処理を加えたＳＯＩウエーハ。
JP31889697A 1997-11-05 1997-11-05 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ Expired - Fee Related JP3451908B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP31889697A JP3451908B2 (ja) 1997-11-05 1997-11-05 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
DE69840255T DE69840255D1 (de) 1997-11-05 1998-10-28 d durch dieses Verfahren wärmebehandelte SOI-Scheibe
EP98308832A EP0917188B1 (en) 1997-11-05 1998-10-28 Method for heat treatment of SOI wafer and SOI wafer heat-treated by the method
TW087117869A TW516103B (en) 1997-11-05 1998-10-28 Method for heat treatment of SOI wafer and SOI wafer heat-treated by the method
KR1019980046818A KR100578160B1 (ko) 1997-11-05 1998-11-02 Soi 웨이퍼의 열처리 방법과 그 방법에 의해 열처리된 soi 웨이퍼
US09/185,901 US6238990B1 (en) 1997-11-05 1998-11-04 Method for heat treatment of SOI wafer and SOI wafer heat-treated by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31889697A JP3451908B2 (ja) 1997-11-05 1997-11-05 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ

Publications (2)

Publication Number Publication Date
JPH11145020A JPH11145020A (ja) 1999-05-28
JP3451908B2 true JP3451908B2 (ja) 2003-09-29

Family

ID=18104185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31889697A Expired - Fee Related JP3451908B2 (ja) 1997-11-05 1997-11-05 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ

Country Status (6)

Country Link
US (1) US6238990B1 (ja)
EP (1) EP0917188B1 (ja)
JP (1) JP3451908B2 (ja)
KR (1) KR100578160B1 (ja)
DE (1) DE69840255D1 (ja)
TW (1) TW516103B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
DE69908965T2 (de) * 1998-10-14 2004-05-13 Memc Electronic Materials, Inc. Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
US6617226B1 (en) 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2008028415A (ja) * 1999-10-14 2008-02-07 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
KR100730806B1 (ko) * 1999-10-14 2007-06-20 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
KR100549257B1 (ko) * 1999-12-08 2006-02-03 주식회사 실트론 에스오아이 웨이퍼의 표면 정밀 가공 방법
US6500737B1 (en) * 2000-06-08 2002-12-31 Wafermasters, Inc. System and method for providing defect free rapid thermal processing
JP2002110949A (ja) 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
JP2002110688A (ja) 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
US6660606B2 (en) 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
KR100372097B1 (ko) * 2000-12-26 2003-02-14 주식회사 실트론 웨이퍼의 열처리 방법
US6794227B2 (en) 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
KR100465527B1 (ko) * 2002-11-21 2005-01-13 주식회사 실트론 Ｓｏｉ 웨이퍼의 결함 제거 및 표면 경면화 방법
JP4552415B2 (ja) * 2003-10-14 2010-09-29 信越半導体株式会社 シリコンウエーハの製造方法
JP4694372B2 (ja) * 2003-12-03 2011-06-08 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ ウェハの表面粗さを改善する方法
DE102007063270B4 (de) * 2007-12-31 2011-06-01 Amd Fab 36 Limited Liability Company & Co. Kg Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4682407A (en) * 1986-01-21 1987-07-28 Motorola, Inc. Means and method for stabilizing polycrystalline semiconductor layers
JPH0377329A (ja) * 1989-08-19 1991-04-02 Fujitsu Ltd 半導体装置の製造方法
JP2900588B2 (ja) * 1990-11-16 1999-06-02 キヤノン株式会社 結晶物品の形成方法
JP2994837B2 (ja) 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JPH06283420A (ja) * 1993-03-16 1994-10-07 Mitsubishi Materials Corp Ｓｏｉ基板の製造方法
JP3022044B2 (ja) * 1993-04-09 2000-03-15 東芝セラミックス株式会社 シリコンウエハの製造方法およびシリコンウエハ
JP3410828B2 (ja) * 1993-10-15 2003-05-26 コマツ電子金属株式会社 シリコンウェーハの製造方法
JP3947575B2 (ja) * 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
JPH0846161A (ja) * 1994-07-29 1996-02-16 Mitsubishi Materials Corp Ｓｏｉ基板及びその製造方法
JP3584945B2 (ja) * 1995-02-24 2004-11-04 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP2800743B2 (ja) * 1995-11-15 1998-09-21 日本電気株式会社 薄膜トランジスタの製造方法
JPH09260618A (ja) * 1996-03-19 1997-10-03 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
US5792699A (en) * 1996-06-03 1998-08-11 Industrial Technology Research Institute Method for reduction of reverse short channel effect in MOSFET
JPH1084100A (ja) 1996-09-06 1998-03-31 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
US6531411B1 (en) * 2001-11-05 2003-03-11 International Business Machines Corporation Surface roughness improvement of SIMOX substrates by controlling orientation of angle of starting material

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ｍ．Ｍｉｙａｚａｋｉ，Ｓ．Ｍｉｙａｚａｋｉ，Ｔ．Ｋｉｔａｍｕｒａ，Ｙ．Ｙａｎａｓｅ，Ｔ．Ｏｃｈｉａｉ ａｎｄ Ｈ．Ｔｓｕｙａ，Ｉｎｆｌｕｅｎｃｅ ｏｆ Ｃｒｙｓｔａｌ−Ｏｒｉｇｉｎａｔｅｄ"Ｐａｒｔｉｃｌｅ"Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｏｎ Ｓｉｌｉｃｏｎ Ｗａｆｅｒｓｏｎ Ｇａｔｅ Ｏｘｉｄｅ Ｉｎｔｅｇｒｉｔｙ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１９９７年１０月，Ｐａｒｔ １，Ｖｏｌ．３６，Ｎｏ．１０，ｐｐ．６１８７−６１９４
Ｍ．Ｍｉｙａｚａｋｉ，Ｓ．Ｍｉｙａｚａｋｉ，Ｙ．Ｙａｎａｓｅ，Ｔ．Ｏｃｈｉａｉ ａｎｄ Ｔ．Ｓｈｉｇｅｍａｔｓｕ，Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ Ｏｂｓｅｒｂａｔｉｏｎ ｏｆ"Ｃｒｙｓｔａｌ−Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅｓ"ｏｎ Ｓｉｌｉｃｏｎ Ｗａｆｅｒｓ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１９９５年１２月，Ｐａｒｔ １，Ｖｏｌ．３４，Ｎｏ．１２ａ，ｐｐ．６３０３−６３０７

Also Published As

Publication number Publication date
DE69840255D1 (de) 2009-01-08
KR100578160B1 (ko) 2006-09-06
EP0917188B1 (en) 2008-11-26
JPH11145020A (ja) 1999-05-28
KR19990044945A (ko) 1999-06-25
EP0917188A3 (en) 2004-02-11
US6238990B1 (en) 2001-05-29
TW516103B (en) 2003-01-01
EP0917188A2 (en) 1999-05-19

Similar Documents

Publication Publication Date Title
JP3451908B2 (ja) Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JP3750526B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
JP3478141B2 (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ
JP4103391B2 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP3407629B2 (ja) シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
US6139625A (en) Method for producing a silicon single crystal wafer and a silicon single crystal wafer
KR101102336B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP3346249B2 (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ
JP6044660B2 (ja) シリコンウェーハの製造方法
JPH11354529A (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3518324B2 (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
US6204188B1 (en) Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
JP4228419B2 (ja) Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
EP0973190A2 (en) Silicon wafer and method for producing it
US6403502B1 (en) Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
US6538285B2 (en) Silicon wafer
KR20170026386A (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP3690254B2 (ja) シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2008028415A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JPH08203913A (ja) 半導体ウェーハの熱処理方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees