JP2007001847A - シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 - Google Patents

シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 Download PDF

Info

Publication number
JP2007001847A
JP2007001847A JP2005204279A JP2005204279A JP2007001847A JP 2007001847 A JP2007001847 A JP 2007001847A JP 2005204279 A JP2005204279 A JP 2005204279A JP 2005204279 A JP2005204279 A JP 2005204279A JP 2007001847 A JP2007001847 A JP 2007001847A
Authority
JP
Japan
Prior art keywords
single crystal
silicon
hydrogen
crystal
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005204279A
Other languages
English (en)
Other versions
JP4604889B2 (ja
Inventor
Toshiaki Ono
敏昭 小野
Wataru Sugimura
渉 杉村
Masataka Horai
正隆 宝来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2005204279A priority Critical patent/JP4604889B2/ja
Priority to KR1020060044933A priority patent/KR100822249B1/ko
Priority to US11/439,486 priority patent/US7637997B2/en
Publication of JP2007001847A publication Critical patent/JP2007001847A/ja
Application granted granted Critical
Publication of JP4604889B2 publication Critical patent/JP4604889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】 抵抗率が0.025〜0.008Ωcmでエピタキシャル層を成長させた場合に発生するエピタキシャル欠陥の少ないシリコンウェーハが得られるシリコン単結晶の育成方法を提供する。
【解決手段】 CZ法によりシリコン単結晶を育成する方法であって、水素を含む不活性雰囲気中で結晶中の抵抗率が0.025〜0.008Ωcmとなるようにドーパンドを添加するとともに、炭素を添加してシリコン単結晶を引き上げるシリコン単結晶育成方法とする。
【選択図】 図1

Description

本発明は、半導体デバイスの素材であるシリコンウェーハ及びその製造方法、並びにシリコンウェーハの素材であるシリコン単結晶の育成方法に関し、特にエピタキシャル層を成長させた場合に発生するエピタキシャル欠陥が少ないウェーハを提供できる技術に関する。
従来から、抵抗率0.025〜0.008Ωcmのpシリコン単結晶に酸化雰囲気で高温熱処理を施すと、リング状の酸化誘起積層欠陥(ring likely distributed oxidation-induced stackingfaults :リングOSF)領域が結晶内部に発生することが知られている(M.Shurenら、High Purity Silicon IV, p132, Electrochemical Society (1996) )。OSFの核は結晶育成時に形成したサイズの大きな酸素析出核である。
近年の研究によって、このようなリングOSFを含むpウェーハにエピタキシャル層を成長させたp/pウェーハには、ウェーハのOSFリング位置に該当する場所でエピタキシャル欠陥を発生することが明らかとなった。デバイス活性領域であるエピタキシャル層における積層欠陥や転位等のエピタキシャル欠陥は、デバイスの動作不良の原因となり、良品歩留まり劣化につながる。
この問題を解決するために、従来、高温酸化処理を施した場合にリングOSFが発生する領域を結晶中心で縮退させた無欠陥シリコン単結晶から切り出されたウェーハにエピタキシャル層を成長させる技術があった(例えば、特許文献1)。
特開2004−165489号公報 末澤正志 1999年6月3日 応用物理学会結晶工学分科会第1100回研究会テキスト P11
しかしながら、特許文献1に記載されている技術では、リングOSF領域を結晶中心に縮退させるにために、引き上げ速度を遅くする必要があり、結晶製造時の生産性が低下する問題点があった。また、無欠陥領域となる引き上げ速度の制御幅は非常に狭く、この範囲内に引き上げ速度を制御しながら単結晶育成を行うには、非常に緻密な制御性が要求される。
本発明の目的は、抵抗率が0.025〜0.008Ωcmのシリコンウェーハにエピタキシャル層を成長させた場合に発生するエピタキシャル欠陥の少ないシリコンウェーハを、生産性を低下せずに得ることができるシリコン単結晶の育成方法を提供することにある。
本発明の別の目的は、そのようなシリコン単結晶育成方法により製造された高品質なシリコンウェーハ及びその製造方法を提供することにある。
また、本発明は、上述したp/p+ ウェーハにおけるエピタキシャル欠陥に関する問題に鑑みてなされたものであり、抵抗率0.025〜0.008ΩCmのシリコン単結晶から作製されたエピタキシャルウェーハにおいてもエピタキシャル欠陥の発生がなく、かつ酸素析出物密度の面内均一性が良好で、IG効果の優れるエピタキシャルウェーハを提供しようとするものである。
上記課題を解決するために、本発明のシリコン単結晶育成方法は、CZ法によりシリコン単結晶を育成する方法であって、単結晶を育成する不活性雰囲気ガス中に水素を添加し、単結晶中の抵抗率が0.025〜0.008Ωcmとなるようにドーパンドを添加したシリコン溶融液から単結晶を引き上げることを特徴とする。
本発明において、抵抗率が0.025〜0.008 Ωcmであるpシリコン単結晶を対象とするのは、高速度、高性能、高密度の半導体デバイスが得られるシリコンウェーハとして必要な性状であるためである。
このようなシリコン単結晶育成方法では、水素を含む不活性雰囲気中でシリコン単結晶を引き上げるので、水素を含まない不活性雰囲気中でシリコン単結晶を引き上げる場合と比較して、シリコン単結晶内部に存在するOSFリング領域の幅が非常に狭くなる。ウェーハのOSFリング位置に該当する領域は、エピタキシャル欠陥が発生する領域であるため、OSFリングの幅が非常に狭くなると、エピタキシャル欠陥の発生する領域が非常に狭くなる。よって、エピタキシャル欠陥の少ない優れたシリコンウェーハが得られるシリコン単結晶を提供できる。
また、このようなシリコン単結晶育成方法では、シリコン単結晶内部に存在するOSFリングの幅が非常に狭くなるので、必要な性状のシリコン単結晶を引き上げ可能な速度範囲を拡大することができ、結晶製造時の生産性を向上させることができる。
本発明のシリコン単結晶育成方法は、CZ法によりシリコン単結晶を育成する方法であって、単結晶中の抵抗率が0.025〜0.008Ωcmとなるようにドーパンドを添加するとともに、炭素を添加したシリコン溶融液からシリコン単結晶を引き上げることを特徴とする。
このようなシリコン単結晶育成方法では、炭素を添加したシリコン溶融液からシリコン単結晶を引き上げるので、炭素を添加しないでシリコン単結晶を引き上げる場合と比較して、OSFリング位置に該当する領域におけるエピタキシャル欠陥を低減することができる。よって、エピタキシャル欠陥の少ない優れたシリコンウェーハが得られるシリコン単結晶を提供できる。
また、このようなシリコン単結晶育成方法では、OSFリング位置に該当する領域におけるエピタキシャル欠陥を低減することができるので、シリコン単結晶から製造されるシリコンウェーハの品質を低下させることなく、シリコン単結晶を引き上げ可能な速度範囲を拡大することができ、結晶製造時の生産性を向上させることができる。
本発明のシリコン単結晶育成方法は、CZ法によりシリコン単結晶を育成する方法であって、単結晶を育成する不活性雰囲気ガス中に水素を添加し、単結晶中の抵抗率が0.025〜0.008Ωcmとなるようにドーパンドを添加するとともに、炭素を添加したシリコン溶融液からシリコン単結晶を引き上げることを特徴とする。
このようなシリコン単結晶育成方法では、水素を含む不活性雰囲気中で炭素を添加したシリコン溶融液からシリコン単結晶を引き上げるので、シリコン単結晶内部に存在するOSFリング領域の幅が非常に狭くなる効果と、OSFリング位置に該当する領域におけるエピタキシャル欠陥を低減する効果との相乗効果が得られる。
このため、エピタキシャル欠陥が非常に少ない優れたシリコンウェーハの得られるシリコン単結晶を提供できる。また、シリコン単結晶を引き上げ可能な速度範囲をより一層拡大することができ、結晶製造時の生産性をより一層向上させることができる。
また、上記のシリコン単結晶育成方法においては、前記不活性雰囲気中における水素の添加量が3〜20体積%の範囲である方法とすることができる。
水素添加量については、不足するとOSFリング幅の縮小させて臨界引き上げ速度を上げる効果が不十分となり、多くすると炉内に空気がリークしたときに、燃焼、更には爆ごうを生じる危険性が生じる。このため下限については0.1体積%以上が好ましく、3体積%以上が特に好ましい。0.1%以下ではOSFリング幅の縮小効果がほとんどなく、また3%未満で0.1%以上ではOSFリング幅の縮小効果はある程度あるが、十分ではない。上限については、水素ガス換算濃度が50%(水素分圧にして6.75kPa)を超えると、CZ炉内に酸素リークを生じた場合に爆発などの危険性が増大するので安全上好ましくなく、その濃度が20%(水素分圧にして2.7kPa)を超えると、爆発しないまでも燃焼の危険が増大するので好ましくない。水素濃度が20%以下であれば、酸素リークなどを生じた場合に、例え炉内で燃焼が発生したとしても、燃焼した際の圧力変動が1気圧を超えることがない。このため、より好ましい水素含有物質(水素ガス)の濃度は3%以上20%以下の範囲であり、特に好ましい濃度は3%〜10%の範囲である。
前記シリコン単結晶を育成する際の雰囲気を、不活性ガス中に水素含有物質が含まれてなる水素含有雰囲気とし、前記水素含有雰囲気中の水素含有物質の濃度を、水素ガス換算濃度で3%以上20%以下の範囲とすることができる。
前記水素含有物質が水素ガスである場合、前記水素含有雰囲気中における水素ガス濃度が3%以上20%以下である。
ここで、水素含有物質とは、水素原子をその分子中に含む物質であって、シリコン融液中に溶け込んだ際に熱分解されて、シリコン融液中に水素原子を供給できる物質である。この水素含有物質には水素ガス自体も含まれる。この水素含有物質を不活性ガスに混合してシリコン単結晶育成時の雰囲気中に導入することにより、シリコン融液中の水素濃度を向上させることができる。水素含有物質の具体例としては、水素ガス、HO、HCl等の水素原子を含む無機化合物や、シランガス、CH、Cなどの炭化水素、アルコール、カルボン酸等の水素原子を含む有機化合物を例示できるが、特に水素ガスを用いることが望ましい。また、不活性ガスとしては、安価なArガスが好ましく、これ以外にもHe、Ne、Kr、Xeなどの各種希ガス単体、またはこれらの混合ガスを用いることができる。
また本発明では、水素含有雰囲気中における水素含有物質の濃度を、水素ガス換算濃度で3%以上20%以下の範囲としている。ここで、水素ガス換算濃度としたのは、水素含有物質が熱分解等して得られる水素原子の量が、水素含有物質に元来含まれる水素原子の数量等によって左右されるためである。例えば、HOの1モルには1モル分のHが含まれるが、HClの1モルには0.5モル分のHしか含まれない。従って本発明においては、水素ガスが3〜20%の濃度で不活性ガス中に導入されてなる水素含有雰囲気を基準とし、この基準となる雰囲気と同等の雰囲気が得られるように、水素含有物質の濃度を決めることが望ましく、このときの好ましい水素含有物質の濃度を水素ガス換算濃度として規定したものである。
即ち、本発明においては、水素含有物質がシリコン融液に溶解し高温のシリコン融液中で熱分解して水素原子に変換されると仮定した上で、変換後の雰囲気中の水素ガス換算濃度が3〜20%の範囲になるように水素含有物質の添加量を調整すればよい。
本発明の製造方法においては、水素ガス換算濃度で3%以上20%以下の水素含有物質が不活性ガス中に含まれてなる水素含有雰囲気においてシリコン単結晶を形成することにより、水素含有物質に由来する水素がシリコン融液に溶け込まれ、更にこの水素原子が、シリコンが凝固する際にシリコンの格子間に取り込まれる。
なお、不活性雰囲気中に酸素ガス(O)が存在する場合には、気体の水素分子換算での濃度と酸素ガスの濃度の2倍との濃度差が3体積%以上の濃度で存在できる。水素原子含有ガスの水素分子換算での濃度と酸素ガスの濃度の2倍の濃度差が3体積%未満であると、シリコン結晶中に取り込まれた水素原子によるCOPおよび転位クラスター等のGrown−in欠陥の生成を抑制する効果が得られないことによる。
また、不活性ガス中の不純物としての窒素が高濃度になると、シリコン結晶が有転位化するので、通常の炉内圧1.33〜13.3kPa(10〜100Torr)の範囲では、窒素濃度20%以下にすることが好ましい。
また、水素原子含有物質の気体として水素ガスを添加する場合には、市販の水素ガスボンベ、水素ガス貯蔵タンク、水素吸蔵合金に水素を吸蔵させ水素タンク等から専用の配管を通じて装置内の不活性雰囲気に供給することができる。
また、上記のシリコン単結晶育成方法においては、前記炭素の濃度が5×1015〜5×1017atoms/cmとなるように添加した方法とすることができる。
炭素濃度が5×1015atoms/cm未満であると、OSFリング位置に該当する領域におけるエピタキシャル欠陥を低減する効果が十分に得られない場合がある。また、炭素濃度が5×1015〜5×1017atoms/cmを越えると、シリコン単結晶育成中に単結晶が有転位化する恐れがあるため望ましくない。
炭素の濃度が5×1015〜5×1017atoms/cmとなるようにドーパンドを添加とすることで、OSFリング位置に該当する領域におけるエピタキシャル欠陥をより一層低減することができ、より一層エピタキシャル欠陥の少ない優れたシリコンウェーハが得られるシリコン単結晶を提供できる。また、シリコン単結晶を引き上げ可能な速度範囲をより一層拡大することができ、結晶製造時の生産性をより一層向上させることができる。
また、上記のシリコン単結晶育成方法においては、ボロンを添加することにより前記抵抗率となるようにする方法とすることができる。
このようなシリコン単結晶育成方法とすることで、抵抗率が0.025〜0.008Ωcmとなるpシリコン単結晶を容易に育成することができる。
また、上記課題を解決するために本発明のシリコンウェーハは、上記のいずれかに記載のシリコン単結晶育成方法によって育成された単結晶から切り出されたことを特徴とする。
このようなシリコンウェーハとすることで、エピタキシャル欠陥が非常に少なく、高品質で経済的なシリコンウェーハとなる。
また、本発明においては、上記のシリコンウェーハにエピタキシャル層を成長させてなるものとすることができる。
また、上記のシリコンウェーハにおいては、酸素濃度の範囲が1×1018〜1.4×1018atoms/cmであるものとすることができる。
このようなシリコンウェーハとすることで、ゲッタリング能を充分に確保できる酸素析出物の密度が得られ、なおかつ、十分なウェーハ強度が確保できる優れたウェーハとなる。
また、上記課題を解決するために本発明のシリコンウェーハの製造方法は、上記のいずれかに記載のシリコン単結晶育成方法によって育成された単結晶からシリコンウェーハを切り出す工程と、前記シリコンウェーハを700℃〜900℃の温度で30分〜4時間アニールするアニール工程と、前記アニール工程後の前記シリコンウェーハの表面を研磨する研磨工程と、前記研磨工程後の前記シリコンウェーハの表面にエピタキシャル層を成長させるエピタキシャル工程とを備えることを特徴とする。
このような製造方法では、シリコンウェーハを700℃〜900℃の温度で30分〜4時間アニールするアニール工程を備えているので、シリコンウェーハにIG(ゲッタリング)効果を持たせることができる。例えば、サイズの小さな酸素析出物は、エピタキシャル工程の高温で消滅してしまうが、上述したアニール工程を行うことにより、ドーパンド(B)を核とした小さな酸素折出核の成長が促進されるので、ドーパンドを核として成長した酸素折出核がエピタキシャル工程で消滅せずに残留して酸素折出物密度を増大させることができ、ゲッタリング効果の向上を計ることができる。
また、アニール工程は研磨工程の前に行うことにより、ウェーハ支持体であるボートからの傷を残さないようにすることができる。
アニール工程は、700℃未満の温度とした場合や30分未満とした場合、酸素析出核の成長が促進されず、ゲッタリング効果を向上させる効果が十分に得られない虞が生じるため望ましくない。900℃を越える温度とした場合には、酸素析出核の成長促進作用よりも析出核の消滅作用が大きくなり、ゲッタリング効果を向上させることができない。また、4時間を越える場合は、酸素析出過多となりエピタキシャル欠陥を誘起しやすくなるため望ましくない。このアニール工程は、酸素ガスあるいは酸素ガスと不活性ガス(Arガス等)の混合ガス雰囲気下で行うことが望ましい。
結晶育成時にCZ炉内にArガスを導入するのは、CZ炉内を不活性ガスで置換することでCZ部材から結晶に取り込まれる不純物を抑制する目的である。本発明ではこのArガスにHガスを体積%で3から20%の割合で混合することを特徴とする。Hガスを上記割合で混合することで結晶内部に存在するOSFリング領域の幅を大幅に縮小させることが可能で、これにより、エピタキシャル欠陥の発生のおそれがあるこの領域をデバイスが作製される領域に占める割合を大幅に低減させることが可能である。
また、本発明では抵抗率0.025〜0.008Ωcm のシリコン単結晶を育成する際に、シリコン溶融液に炭素を5×1015〜5×1017atoms/cmドープすることにより、OSFリング位置に形成するエピタキシャル欠陥を低減することが可能である。
エピタキシャル成長前に700℃以上900℃未満の温度で熱処理することにより、この熱処理がなければ高温のエピタキシャル工程で消滅してしまうようなボロン(B)を核とした小さな析出核の成長を促進し、エピタキシャル成長処理で消滅せずに残留する析出物密度を増大させることができ、ゲッタリング効果の向上を計ることができる。ウェーハ支持体であるボートからの傷を残さないようにするため、熱処理は鏡面研磨工程の前にすることが望ましい。また、エピタキシャル成長前の熱処理はエピタキシャル工程でも消滅し難い析出物を作り込むことが目的であるが、熱処理時間を長時間、具体的には4時間以上にするとエピタキシャル欠陥を誘起しやすくなるのでこれ以下にすることが望ましい。また、熱処理時には炉からの汚染が時折生じることがあり、ウェーハの汚染防止のため酸化膜が保護膜として存在することは有効であり、この熱処理は酸素と不活性ガスの混合雰囲気中で行うことが望ましい。また、鏡面研磨工程前に熱処理することにより、この熱処理で形成される酸化膜は鏡面研磨工程にて除去されるため、酸化膜を取り除くための特別な工程、例えばHFによる酸化膜の除去工程を必要としない。
酸素濃度の下限は酸素濃度不足によるウェーハ強度の低下抑制および十分にIG効果を得るために必要な酸素析出量を確保する観点から1.0×1018atoms/cm(ASTM F121−1979)以上にすることが望ましい。
上記のシリコン単結晶をスライスし、表面を研磨洗浄後、エピタキシャル層を形成してウェーハを作製するが、気相成長の熱分解法など、結晶欠陥のないエピタキシャル層の形成方法であればどんな方法でも良い。
本発明によれば、エピタキシャル欠陥が少ない優れたシリコンウェーハの得られるシリコン単結晶を提供でき、しかも、シリコン単結晶を引き上げ可能な速度範囲を拡大して結晶製造時の生産性を向上させることができる。
以下、本発明に係る第1実施形態を、図面に基づいて説明する。
図1は、本実施形態におけるシリコン単結晶製造方法を実施するのに適したCZ炉の縦断面図である。CZ炉は、チャンバー内の中心部に配置されたルツボ1と、ルツボ1の外側に配置されたヒータ2とを備えている。ルツボ1は、内側に原料融液3を収容する石英ルツボ1aを外側の黒鉛ルツボ1bで保持する二重構造であり、ペディスタルと呼ばれる支持軸により回転および昇降駆動される。ルツボ1の上方には、円筒形状の熱遮蔽体7が設けられている。熱遮蔽体7は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造である。熱遮蔽体7の内面は、上端部から下端部にかけて内径が漸減するテーパー面になっている。熱遮蔽体7の上部外面は内面に対応するテーパー面であり、下部外面は、熱遮蔽体7の厚みを下方に向かって漸増させるようにほぼストレート面に形成されている。
このCZ炉は、例えば、目標直径が210mm、ボディ長が例えば1200mmの200mmの単結晶育成が可能なものとされる。
熱遮蔽体7の仕様例を挙げると次のとおりである。ルツボに入る部分の外径は例えば470mm、最下端における最小内径Sは例えば270mm、半径方向の幅Wは例えば100mm、逆円錐台面である内面の垂直方向に対する傾きは例えば21°とする。また、ルツボ1の内径は例えば550mmであり、熱遮蔽体7の下端の融液面からの高さHは例えば60mmである。
次に、本実施形態におけるシリコン単結晶を育成するための操業条件の設定方法について説明する。
まず、ルツボ内に高純度シリコンの多結晶を例えば130kg装入し、結晶中の抵抗率が0.025〜0.008Ωcmとなるようにp型(B,Al,Ga等)のドーパントを添加する。
本発明においては、以下に示すようにpウェーハとすることが望ましい。シリコンウェーハとして、pウェーハが望ましい理由は、デバイス設計上の理由として、デバイスが動作する場合に生じる浮遊電荷が意図しなかった寄生トランジスタを動作させてしまう、いわゆるラッチアップ現象をpウェーハを用いることで防止でき、デバイスの設計が容易になることがある。また、トレンチ構造のキャパシタを用いる場合にトレンチ周辺の電圧印加時の空乏層広がりがpの場合は防止できる利点がある。
また、本発明においては、シリコンウェーハの酸素濃度の範囲が1×1018〜1.4×1018atoms/cmとなるようにシリコン単結晶を育成することが望ましい。このようなシリコン単結晶とすることで、ゲッタリング能を充分に確保できる酸素析出物の密度が得られ、なおかつ、十分なウェーハ強度が確保できる優れたウェーハが得られるシリコン単結晶となる。
さらに、本実施形態においては、炭素濃度が5×1015〜5×1017atoms/cmとなるようにシリコン溶融液にドーパンドを添加する。
そして、装置内を不活性ガス雰囲気で、減圧の1.33〜26.7kPa(10〜200torr)とし、不活性ガス(Arガス等)中に水素ガスを3〜20体積%となるように混合して炉内に流入させる。圧力は、1.33kPa(10torr)以上、好ましくは4〜26.7kPa(30〜200torr)、さらに、好ましくは、4〜9.3kPa(30〜70torr)が望ましい。圧力の下限は、水素の分圧が低くなると、融液および結晶中の水素濃度が低くなるため、これを防止するために上記の下限の圧力を規定した。圧力の上限は、炉内の圧力が増大するとAr等の不活性ガスの融液上でのガス流速が低下することにより、カーボンヒーターやカーボン部材から脱ガスした炭素や、融液から蒸発したSiO等の反応物ガスが排気しにくくなることにより、結晶中の炭素濃度が所望値より高くなり、また、SiOが炉内の融液上部の1100℃程度またはより低温の部分に凝集することで、ダストを発生させ融液に落下することで結晶の有転位化を引き起こすため、これらを防止するために上記の上限の圧力を規定した。
次いで、ヒータ2により加熱してシリコンを溶融させ融液3とする。次に、シードチャック5に取り付けた種結晶を融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ結晶引き上げを行う。結晶方位は{100}、{111}または{110}のいずれかとし、結晶無転位化のためのシード絞りを行った後、ショルダー部を形成させ、肩変えして例えば210mmの目標ボディ径とする。
その後は一定の引き上げ速度で例えば1200mmまでボディ部を育成し、通常条件でテイル絞りを行った後、結晶成長を終了する。ここで、引き上げ速度は、抵抗率、シリコン単結晶径サイズ、使用する単結晶引き上げ装置のホットゾーン構造(熱環境)などに応じて適宜選定されるが、定性的には単結晶面内でOSFリングが発生する領域が含まれる引き上げ速度を採用するものであり、その下限は単結晶面内にOSFリング領域が発生しかつ転位クラスタが発生しない引き上げ速度以上を確保する必要がある。従って、OSFリング領域を一切含まない無欠陥結晶育成のような低速の引き上げ速度を選定する必要が無く、高速の引き上げ速度を採用でき、高生産でシリコン単結晶の育成を行うことができる。
OSFリング領域が発生し、かつ転位クラスタが発生しない引き上げ速度範囲を求めるには、予め実験的に引き上げ速度を低下させながらシリコン単結晶直胴部を育成する実験(引き上げ速度変更実験)を行った後、育成された単結晶を引き上げ軸に沿って縦割りし、X線トポグラフ法等によりOSFリングの位置や各欠陥領域の分布を調査することにより、OSFリング領域が発生し、かつ転位クラスタが発生しない結晶領域が得られる引き上げ速度範囲を求めることができる。
具体的には、引き上げ速度を低下させながらシリコン単結晶直胴部を育成する実験を行い、育成された単結晶を引き上げ軸に沿って縦割りし、引き上げ軸近傍を含む板状試片を作製し、COP、転位クラスタ、OSFリングの分布を観察するために、Cuデコレーションを行う。これら試片を硫酸銅水溶液に浸漬した後自然乾燥し、窒素雰囲気中で900℃で、20分程度の熱処理を施す。その後、試片表層のCuシリサイド層を除去するために、HF/HNO混合溶液中に浸漬し、表層数十ミクロンをエッチング除去した後、X線トポグラフ法によりOSFリングの位置や各欠陥領域の分布を調査する。これにより、OSFリング領域が発生し、かつ転位クラスタが発生しない結晶領域が得られる引き上げ速度範囲を求めることができる。
また、OSFリング領域が発生する位置は単結晶中の抵抗率にも依存する(抵抗率が低いほどOSFリング径が収縮する)ことから、所望とする各抵抗率毎に上述した引き上げ速度変更実験を行って、OSFリング領域が発生し、かつ転位クラスタが発生しない結晶領域が得られる引き上げ速度範囲を求めておく。
なお、単結晶中の抵抗率が0.025〜0.008Ωcmの範囲にある低抵抗pシリコン単結晶の育成にあっては、もともと転位クラスタの発生が抑制されるので、結晶中心部での温度勾配を結晶外周部での温度勾配よりも大きくするような操作を行わなくとも、転位クラスタを含まないシリコン単結晶を速い引き上げ速度で育成することができる。
次に、ウェーハの製造方法について説明する。
CZ法によりシリコン単結晶棒が得られると、これを通常の加工方法に従ってIDソーまたはワイヤソー等の切断装置によってスライスし、得られたシリコンウェーハをアニール(アニール工程)した後、表面を研磨・洗浄(研磨工程)し、エピタキシャル層を成長させるエピタキシャル工程を行う。尚、これらの工程の他にもラッピング、洗浄、研削等種々の工程があり、工程順の変更、省略等目的に応じ適宜工程は変更使用される。また、エピタキシャル工程も何ら限定されるものではなく、常圧CVD法など、これまで公知の気相成長法を採用することができる。
ここでのアニールは、700℃〜900℃の温度で30分〜4時間、酸素とアルゴン等の不活性ガスとの混合雰囲気中で行う熱処理を行うことが望ましい。これにより、シリコンウェーハにIG(ゲッタリング)効果を持たせることができる。
なお、アニールによりウェーハ表面に酸化膜が形成される場合があるが、アニール工程の後に行われる研磨工程においてウェーハ表面上の酸化膜は除去されるので、例えばHFなどを用いてウェーハ表面の酸化膜を除去する必要はない。
本発明においてCZ(チョクラルスキー)法によって水素を添加したシリコン単結晶を育成するに場合、融液に磁場が印加されているか否かは問われないものであり、いわゆる磁場を印加するMCZ法も含まれる。
本実施形態においては、水素を含む不活性雰囲気中で炭素濃度を添加してシリコン単結晶を引き上げるので、シリコン単結晶内部に存在するOSFリングの幅が非常に狭くなる効果と、OSFリング位置に該当する領域におけるエピタキシャル欠陥を低減する効果との相乗効果が得られ、抵抗率が0.025〜0.008Ωcmであり、エピタキシャル欠陥が非常に少なく、高品質で経済的なシリコンウェーハを得ることができる。
次に、水素添加引き上げによるOSFリング幅縮小効果について説明する。
図2は、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布図であり、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geより小の場合を示している。図3は、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布図であり、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きい場合を示している。図2および図3に示すように、結晶引上げ炉におけるホットゾーン構造の工夫により、凝固直後の結晶を外面側から積極的に保温するようにすると、中心部での温度勾配Gcを外周部での温度勾配Geと同一かこれより大きくすることが可能となる。
図4は、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布図であり、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きい場合で、且つ水素添加の場合を示している。結晶中心部での温度勾配Gcを結晶外周部での温度勾配Geと同一かこれより大きくするように工夫されたホットゾーン構造を用いて、引上げ速度を徐々に低下させながら単結晶を成長させたときの結晶縦断面におけるOSF発生領域をU字形化する場合に、引上げ炉内に導入する不活性ガス中に微量の水素ガスを混入すると、その結晶縦断面における欠陥分布は、図4に示すように、欠陥フリー化する場合のための引上げ速度範囲B′−C′が、水素添加しないときの図3中のB−Cに比べて結晶軸方向に拡大する。
この引上げ速度範囲の拡大は、OSFリング発生領域が結晶中心部に消滅する臨界速度Voが上がることと、転位クラスタが発生する臨界速度Vdが低下することにより実現される。つまり、欠陥フリー化のための引上げ速度範囲B′−C′は、水素添加しないときの図3中のB−Cに比べて高速側、即ち図3中の上方、および低速側、即ち図3中の下方へ拡大する。この現象を図5により説明すると、以下の如くである。
図5は引上げ速度とOSFリング径の関係に及ぼす欠陥分布の影響度を示している。図中、破線は結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geより小さい場合、即ち、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるOSF発生領域の形状が下に凸のV字形の場合である。この場合は、引上げ速度が低下するにつれてOSFリング径が徐々に縮小し、臨界速度Voで0に収束する。
実線(細線)は、結晶中心部での温度勾配Gcを結晶外周部での温度勾配Geと同一かこれより大きくした場合、即ち、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるOSF発生領域の形状をU字形状化した場合で、且つ水素添加しない場合である。この場合は、OSFリング径が縮小を開始する引上げ速度が低下し、その開始速度より急激に縮小が起こり、破線の場合とほぼ同じ臨界速度Voで0に収束する。即ち、臨界速度Voが一定のままでリング径の減少勾配が急になる。これにより、臨界速度Voの近傍で、結晶径方向全域で転位クラスタ及びCOPが存在しない欠陥フリーの単結晶が育成されるが、臨界速度Voが上がるわけではないので、低速引上げを強いられる。
これに対し、実線(太線)は、結晶中心部での温度勾配Gcを結晶外周部での温度勾配Geと同一かこれより大きくした場合、即ち、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるOSF発生領域の形状をU字形状にした場合で、且つ水素添加の場合である。この場合は、実線(細線)と比べて、リング径の減少勾配が急勾配のままで臨界速度がVoからVo′へ上がる。実線(細線)が高速側へ平行移動したのが実線(太線)である。また、この場合は、OSFリングの幅が縮小していることがわかる。
このように、結晶の育成に水素添加を組み合わせることにより、リングOSF領域が結晶中心部で消滅する臨界速度が上がり、これにより、as grownで結晶径方向全域に転位クラスタ及びCOPが存在しないGrown−in欠陥フリーの単結晶が、従来より高速の引上げにより育成可能となる。さらに、水素添加により、転位ククラスタの発生する下限の引き上げ速度VdがVd′に低下することにより、欠陥フリー化のための引上げ速度範囲がB−CからB′−C′に広がる結果、無欠陥結晶が安定して育成可能となり、Grown−in欠陥フリー結晶の製造歩留まりが著しく向上する。
水素添加を組み合わせることによりGrown−in欠陥フリー化のための引上げ速度範囲が拡大する理由、すなわちリングOSFの臨界速度Voが増大し、転位クラスタが発生する臨界速度Vdが低下する理由は以下のように考えられる。
1300〜1390℃の高温水素中でシリコンウェーハを熱処理し急冷した場合、空孔または格子間シリコンと水素が反応して空孔−水素または格子間シリコン−水素複合体が形成される(非特許文献1)。従って、水素を含む不活性雰囲気中でCZ結晶を育成した場合、結晶冷却過程のCOP(約1100℃)または転位クラスタ(約1000℃)等のGrown−in欠陥が形成される温度よりも高温部において、シリコン結晶中で過剰に存在する空孔または格子間シリコンと水素が反応し、空孔−水素または格子間シリコン−水素などの複合体が形成されるために、空孔および格子間シリコンの濃度が低下することになる。このために、空孔や格子間シリコンの凝集は抑制され、COPおよび転位クラスタのない、またはサイズが小さいCZ結晶が育成できることになる。
図6は、CZ結晶育成時の結晶中心部における1100℃以上の温度での、空孔および格子間シリコンの濃度CvおよびCiと引き上げ速度Vと固液界面近傍での結晶側の温度勾配Gとの比V/Gとの関係であり、水素が結晶中に存在する場合のCOPおよび転位クラスタの生成抑制効果を示している。この図を用いて、COPおよび転位クラスタの生成が抑制される理由を説明する。ここで、Vo、Vc及びVdはそれぞれリングOSF領域、COP及び転位クラスタが結晶中心部または径方向の一部に生成し始める臨界速度であり、Cv−OSF、Cv−COP及びCi−dislは、それぞれOSFリング領域、COP及び転位クラスタが生成する臨界点欠陥濃度を示す。
Grown−in欠陥フリー結晶が育成できるように結晶径方向にV/Gが、Gc≧Geの関係を満たすように設計されたホットゾーンからなるCZ炉を用いて、結晶を育成する場合、引き上げ速度をVoより大きくした場合(図6の〔H2〕=0の場合)、空孔が優勢な点欠陥種であるCOPが通常発生する。しかしながら、水素を含む雰囲気中でCZ結晶を育成する場合(図6のH1、H2の場合)には、空孔と水素が複合体を形成するため、自由な空孔の濃度は低下する。この自由空孔の濃度の低下は結晶中の水素濃度に依存し、水素濃度が増大するほど空孔濃度の低下は大きくなる。このため、水素が存在する場合、OSFリングが生成するための引き上げ速度VoはVo′、Vo″のように高速側にシフトし、COPが生成するための引き上げ速度VcもVc′、Vc″のように高速側にシフトすることになる。
一方、引き上げ速度をVdよりも小さくした場合(図6の〔H2〕=0の場合)には、格子間シリコンが優勢な点欠陥種となり、格子間シリコンの濃度はCi>Ci−dislとなり、格子間シリコンの2次欠陥として転位クラスタが通常発生する。しかし、水素を含む雰囲気中で育成する場合(図6の〔H2〕=H1またはH2場合)には、格子間シリコンと水素が複合体を形成するために、自由な格子間シリコンの濃度が低下する。従って、転位クラスタを生成するための引き上げ速度Vdは、臨界濃度Ci−dislと一致するように、より低速側のVd′又はVd″にシフトすることになる。
図6の〔H2〕=H1、H2のように水素濃度が相対的に低い場合、V/Gが充分大きくなると、空孔濃度がCOPを生成するための臨界濃度Cv- COPよりも高くなるために、COPの生成は完全には抑制されないが、水素が存在しない場合よりも空孔濃度が低下するために、COPのサイズは小さくなる。
OSFリング発生の臨界速度Vo′またはVo″以下、および転位クラスタ発生の臨界速度Vd′またはVd″以上の引き上げ速度の範囲では、空孔および格子間シリコンの濃度は十分低いので、COPおよび転位クラスタは発生することはない。また、水素を添加しない場合よりも、Grown−in欠陥フリーとなる引き上げ速度の範囲(マージン)が顕著に拡大するので、無欠陥結晶をより安定に高歩留まりで育成することができる。
またOSFリングが閉じる臨界V/G条件よりもV/Gが大きいが比較的近い場合には、リングOSFは結晶中心部で閉じずCOPがその内側領域に発生するが、そのサイズは水素添加によって空孔濃度が低下するために小さくなる。加えて、OSFリングの幅そのものが縮小する。
また、前記不活性雰囲気中における水素濃度を、炉内圧は、4.0〜9.33kPa(30〜70torr)に対して3%以上20%以下の範囲に設定することができる。炉内圧は、1.33kPa(10torr)以上、好ましくは4.0〜26.7kPa(30torr〜200torr)、さらに、好ましくは、4.0〜9.3kPa(30torr〜70torr)が望ましい。この下限値は、水素の分圧が低くなると、融液および結晶中の水素濃度が低くなるため、これを防止するために上記の下限の圧力を規定した。上限値は、炉内の圧力が増大するとAr等の不活性ガスの融液上でのガス流速が低下することにより、カーボンヒーターやカーボン部材から脱ガスした炭素や、融液から蒸発したSiO等の反応物ガスが排気しにくくなることにより、結晶中の炭素濃度が所望値より高くなり、また、SiOが炉内の融液上部の1100℃程度またはより低温の部分に凝集することで、ダストを発生させ融液に落下することで結晶の有転位化を引き起こすため、これらを防止するために上記の上限の圧力を規定した。水素分圧として、40pa以上、400Pa以下となることが好ましい。
水素を含む不活性雰囲気中で育成時のシリコン単結晶中の水素濃度は、雰囲気中の水素分圧によって制御できる。水素の結晶への導入は、雰囲気中の水素がシリコン融液に溶解して定常(平衡)状態となり、さらに、結晶へは凝固時に濃度偏析によって液相と固相中の濃度が分配される。
融液中の水素濃度は、ヘンリーの法則から気相中の水素分圧に依存して決まり、
H2=kCLH2と、表される。ここで、PH2は雰囲気中の水素分圧、CLH2はシリコン融液中の水素濃度、kは両者の間の係数である。
一方、結晶中の濃度は融液中濃度と偏析の関係で決まり、
SH2=k′CLH2=(k′/k)PH2と、表される。ここで、CSH2は結晶中の水素濃度、k′は水素のシリコン融液−結晶間の偏析係数である。
以上から、凝固直後の結晶中水素濃度は雰囲気中の水素分圧を制御することで結晶の軸方向に一定に所望する濃度で制御できる。
このようなシリコン単結晶育成方法によれば、水素を含む不活性雰囲気中でシリコン単結晶を引き上げることにより、結晶径方向全域にCOPおよび転位クラスタを含まず、かつ、格子間シリコン優勢領域(PI領域)の単結晶を引き上げ可能なPI領域引き上げ速度の範囲を拡大して引き上げて、単結晶直胴部を転位クラスタを含まない格子間シリコン優勢領域(PI領域)とすることができ、同時にOSFリングの幅が縮小していることにより、従来、Grown−in欠陥フリー単結晶を引き上げる際には、非常に狭い範囲に設定しなくてはならなかったPI領域引き上げ速度を広げて、極めて容易に、かつ従来よりもはやい引き上げ速度でGrown−in欠陥フリー単結晶を育成することが可能となるとともに、結晶面内にOSFリング領域が発生する条件でシリコン単結晶を引き上げた場合には、OSFリングの幅を縮小してその影響を低減することが可能となる。
なお、ここで、PI領域引き上げ速度範囲は水素雰囲気中と水素のない不活性雰囲気中とで比較する際に、上述した凝固直後の結晶内の軸方向温度勾配Gの値が一定で変化しない状態で比較するものとする。
具体的には、格子間シリコン型のGrown−in欠陥フリー領域(PI領域)からなるGrown−in欠陥フリー単結晶を引き上げ可能なPI領域引き上げ速度範囲を、水素雰囲気とすることによって、水素のない時に比べて4倍以上、さらには、図7に示すように、4.5倍のマージンに拡大して引き上げをおこなうことができ、このような範囲の引き上げ速度によって所望の単結晶を引き上げることが可能となる。
このとき、OSFリングの発生領域を小さくすることができる。なお、PV領域(空孔型のGrown−in欠陥フリー領域)の大きさは水素添加によって変化しない。
本発明においては、上述したように水素添加をおこなうことで、OSFリングの発生領域を小さくして、OSFリングの幅寸法を縮小するとともに、炭素を添加することによって、OSFリングの影響も低減することができるため、これら相乗効果により、このウェーハ上にエピタキシャル層を成長させた際にOSFリングに起因する欠陥を低減することができ、前述した所望の品質を有する単結晶の引き上げをおこなうことができ、作業効率を向上して、シリコン単結晶、あるいはこのシリコン単結晶から製造するシリコンウェーハの製造コストを大幅に削減することが可能となる。
次に、水素を添加して結晶を育成するための操業条件の設定方法について説明する。
まず、図1に示すCZ炉を用い、第1実施形態と同様にルツボ内に高純度シリコンの多結晶を装入し、結晶中の抵抗率が0.025〜0.008Ωcmとなるようにドーパントを添加する。そして、装置内を不活性ガス雰囲気で、減圧の1.33〜13.3kPa(10〜100torr)とし、水素濃度と所望の結晶状態が得られる引き上げ速度の許容範囲を把握するために、不活性ガス(Arガス等)中に水素ガスを例えば0、0.1、3、5、8、10体積%割合となるように混合して炉内に流入させる。
次いで、第1実施形態と同様に、種結晶を融液3に浸漬して結晶引き上げを行う。そして、ボディ長さが例えば300mmに達した時点で、引き上げ速度を臨界速度よりも充分大きな、例えば1.0mm/minに調整し、その後引き上げ長さに応じてほぼ直線的に引き上げ速度を低下させ、ボディ長さが例えば600mmに達したときに臨界速度よりも小さい例えば0.3mm/minとなるようにし、その後はこの引き上げ速度で例えば1200mmまでボディ部を育成し、通常条件でテイル絞りを行った後、結晶成長を終了する。
このようにして、異なる水素濃度で育成された単結晶を引き上げ軸に沿って縦割りし、引き上げ軸近傍を含む板状試片を作製し、Grown−in欠陥、OSFリングの分布を観察するために、Cuデコレーションを行う。まず、それぞれの試片を硫酸銅水溶液に浸漬した後自然乾燥し、窒素雰囲気中で900℃で、20分程度の熱処理を施す。その後、試片表層のCuシリサイド層を除去するために、HF/HNO混合溶液中に浸漬し、表層数十ミクロンをエッチング除去した後、X線トポグラフ法によりOSFリングの位置や各欠陥領域の分布を調査する。また、このスライス片のCOPの密度を、例えばOPP法、転位クラスタの密度を例えばSeccoエッチング法にてそれぞれ調査する。
このようGe/Gc≧1を満たす単結晶引き上げ装置を用いて育成された結晶の欠陥分布は、図3に示すようにリング状OSFがU字の状態に発生し、水素濃度が大きくなると無欠陥となる部位が図4のB′−C′のように拡大し、無欠陥結晶となる引き上げ速度の範囲(マージン)の拡大が起こる。
つまり、図4のE′−C′で示すように、空孔型のGrown−in欠陥フリー領域(PV領域)である酸素析出促進領域と、格子間シリコン型のGrown−in欠陥フリー領域(PI領域)とからなるGrown−in欠陥フリー単結晶のうち、図4のF′−C′で示すPI領域のみからなるGrown−in欠陥フリー単結晶を引き上げることのできる格子間シリコン優勢領域引き上げ速度範囲を拡大する。具体的には、図7に示すように水素なしの場合に比べて、4倍以上PI領域のマージンは拡大する。
上記のような引き上げ実験によって、COP領域、OSFリング領域、V型Grown−in欠陥フリー領域(PV領域)およびI型Grown−in欠陥フリー領域(PI領域)、転位クラスタ領域等の各欠陥領域のV/Gと水素濃度との関係(図8)が得られる。
また、引き上げ速度を変化させる位置を、300mmから600mm、500mmから800mmおよび700mmから1000mmのように異なる部位で数箇所実施することで、Grown−in欠陥制御のための引き上げ速度範囲(マージン)と結晶軸方向位置との関係(図9)が求められる。この図9から、水素添加によりOSFリング幅の小さくなった単結晶を得るための操業条件の設定が可能となる。
次に、ウェーハの製造方法について説明する。
図9中の実線で示す速度範囲内で引き上げ速度を対応する結晶位置で設定することによって、単結晶インゴットのトップからボトムまで一本まるまるGrown−in欠陥フリーの結晶の育成が可能となる。これに対応して、OSFリングが一本まるまる所望の半径方向位置にある結晶の育成が可能となる。そして、図9に示すように、水素を添加することによってGrown−in欠陥フリーとなる引き上げ速度の範囲(マージン)が従来の水素添加なしの点線の範囲から実線に示すように顕著に拡大するとともに、OSFリング幅縮小することによって、製造歩留まりは飛躍的に増大する。
このようにCZ法における操業条件を決定することにより所望のシリコン単結晶棒が得られると、第1実施形態と同様にしてウェーハが得られる。
本実施形態においては、水素を含む不活性雰囲気中で結晶中の抵抗率が0.025〜0.008Ωcmとなるようにドーパンドを添加してシリコン単結晶を引き上げることにより、結晶径方向の所望の位置にOSFが存在し可能な領域引き上げ速度の範囲を4倍程度に拡大して、OSFリングの幅寸法の小さい単結晶を引き上げることにより、抵抗率が0.025〜0.008Ωcmでエピタキシャル層を成長させた場合に発生するエピタキシャル欠陥の少ないシリコンウェーハが得られるシリコン単結晶を極めて容易にかつ従来よりも大きな引き上げ速度で育成することができる。
(実験例)
(サンプル1〜サンプル7)
ルツボ内に高純度シリコンの多結晶を装入し、結晶中の抵抗率が0.014〜0.010ΩcmとなるようにBを添加し、Arガス中に水素ガスを0、1.5、3、8、10体積%の割合となるように混合して炉内に流入させ、結晶育成速度1mm/minで結晶引き上げを行い直径8インチ、p型(100)のシリコン単結晶棒を育成した。このようにして育成したシリコン単結晶棒をスライスし、サンプル1〜サンプル7のシリコンウェーハを得た。
そして、サンプル1〜サンプル7のシリコンウェーハを1100℃、酸化雰囲気で16時間アニールした後、その表面を光学顕微鏡を用いて観察し、各サンプルウェーハ内に発生したOSFリング領域の幅を調べた。その結果を表1に示す。
Figure 2007001847
(サンプル8〜サンプル12)
ルツボ内に高純度シリコンの多結晶を装入し、結晶中の抵抗率が0.014〜0.010ΩcmとなるようにBを添加するとともに、炭素濃度が3.8×1015〜9.8×1016atoms/cmとなるように添加し、Arガス中に水素ガスを0、5.5体積%割合となるように混合して炉内に流入させ、結晶育成速度1mm/minで結晶引き上げを行い直径8インチ、p型(100)のシリコン単結晶棒を育成した。このようにして育成したシリコン単結晶棒をスライスし、サンプル8〜サンプル12のシリコンウェーハを得た。
そして、サンプル8〜サンプル12のシリコンウェーハを1100℃、酸化雰囲気で16時間アニールした後、その表面を光学顕微鏡を用いて観察し、各サンプルウェーハ内に発生したOSFリング領域の幅を調べた。その結果を表1に示す。なお、実験例においてボロンおよび炭素の濃度の測定は、2次イオン質量分析装置(SIMS)を使用したときの値である。
さらに、サンプル1、サンプル3〜サンプル6、サンプル8〜サンプル9、サンプル11のシリコンウェーハの表面に、キャリアガスを水素としてSiHClを供給し1150℃の温度にて、抵抗率2Ωcm、厚さ6μmのエピタキシャル層を成長させるエピタキシャル工程を行い、その後、表面欠陥検査装置(SP−1、KLA−Tencor社製)を用いてエピタキシャル欠陥の個数を調べた。その結果を表1に示す。
また、サンプル2、サンプル7、サンプル10、サンプル12のシリコンウェーハを850℃で酸素とアルゴン等との混合雰囲気中で1時間アニールした後、サンプル1と同様にしてエピタキシャル工程を行い、サンプル1と同様にしてエピタキシャル欠陥の個数を調べた。その結果を表1に示す。
さらに、エピタキシャル層を有するサンプル1〜サンプル12のシリコンウェーハを1000℃で16時間アニールし、ライトエッチング液で5分間選択エッチングを行い、光学顕微鏡でエッチングピット密度を調べることにより酸素析出物密度(BMD)を求めた。なお、酸素析出物密度(BMD)は、シリコンウェーハの中心部とウェーハ半径の1/2の位置と外周部との3点を測定した平均値とした。その結果を表1に示す。
表1に示す結果から、水素を含む不活性雰囲気中で育成されたシリコン単結晶は、水素を含まない不活性雰囲気中で育成されたシリコン単結晶と比較して、OSFリング領域の幅が狭くなることが確認できた。また、水素を3体積%以上含む不活性雰囲気中で育成されたシリコン単結晶は、水素を1.5体積%含む不活性雰囲気中で育成されたシリコン単結晶と比較して、OSFリング領域の幅が非常に狭くなることが確認できた。なお、OSFリング領域の位置は、全てのサンプルでウェーハの中心から45mm〜63mmの位置であり、ウェーハの半径方向にウェーハ半径の1/2の位置であった。
表1に示す結果から、水素を含む不活性雰囲気中で育成されたシリコン単結晶は、水素を含まない不活性雰囲気中で育成されたシリコン単結晶と比較して、エピタキシャル欠陥の個数が少なくなることが確認できた。また、水素を含む不活性雰囲気中で育成されたシリコン単結晶は、水素を含まない不活性雰囲気中で育成されたシリコン単結晶と比較して、エピタキシャル欠陥の個数が非常に少なくなることが確認できた。
表1に示す結果から、エピタキシャル工程前に850℃で1時間のアニールを施したウェーハは、このアニールを施さないウェーハと比較して、エピタキシャル成長処理後において、酸素析出物密度(BMD)が高いことが明らかとなった。
表1に示す結果から、炭素を添加して育成されたシリコン単結晶は、炭素を添加しないで育成されたシリコン単結晶と比較して、エピタキシャル欠陥が低減されることが確認できた。
また、水素を含む不活性雰囲気中で炭素を添加して育成されたシリコン単結晶は、水素を含まない不活性雰囲気中で炭素を添加しないで育成されたシリコン単結晶と比較して、OSFリング領域の幅が非常に狭くなるとともに、エピタキシャル欠陥が低減されることが確認できた。
本発明のシリコン単結晶製造方法を実施するのに適したCZ引上げ炉の縦断面図である。 引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布図であり、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geより小の場合を示している。 引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布図であり、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きい場合を示している。 引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布図であり、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きい場合で、且つ水素添加の場合を示している。 引上げ速度とOSFリング径の関係に及ぼす欠陥分布の影響度を示す図表である。 点欠陥濃度および各種欠陥領域の発生条件に及ぼすV/Gの影響を示す図であって、水素添加による欠陥発生のための臨界V/Gのシフトを示す。 水素添加による引き上げ速度領域の変化を示す模式図である。 各種欠陥の発生領域をV/Gと水素濃度の関係により示す図であって、水素添加による欠陥発生のためのV/G領域の拡大を示す。 結晶位置とGrown−in欠陥フリー領域の得られる引き上げ速度範囲(マ―ジン)との関係を示す図である。
符号の説明
1 ルツボ 1a 石英ルツボ 1b 黒鉛ルツボ 2 ヒータ 3 原料融液 4 引上げ軸 5 シードチャック 6 単結晶 7 熱遮蔽体

Claims (9)

  1. CZ法によりシリコン単結晶を育成する方法であって、
    単結晶を育成する不活性雰囲気ガス中に水素を添加し、単結晶中の抵抗率が0.025〜0.008Ωcmとなるようにドーパンドを添加したシリコン溶融液から単結晶を引き上げることを特徴とするシリコン単結晶育成方法。
  2. CZ法によりシリコン単結晶を育成する方法であって、
    単結晶中の抵抗率が0.025〜0.008Ωcmとなるようにドーパンドを添加するとともに、炭素を添加したシリコン溶融液からシリコン単結晶を引き上げることを特徴とするシリコン単結晶育成方法。
  3. CZ法によりシリコン単結晶を育成する方法であって、
    単結晶を育成する不活性雰囲気ガス中に水素を添加し、単結晶中の抵抗率が0.025〜0.008Ωcmとなるようにドーパンドを添加するとともに、炭素を添加したシリコン溶融液からシリコン単結晶を引き上げることを特徴とするシリコン単結晶育成方法。
  4. 単結晶を育成する不活性雰囲気ガス中に3〜20体積%の水素を添加することを特徴とする請求項1〜請求項3のいずれかに記載のシリコン単結晶育成方法。
  5. 前記炭素の濃度が5×1015〜5×1017atoms/cmとなるようにドーパンドを添加したことを特徴とする請求項2または請求項3に記載のシリコン単結晶育成方法。
  6. 請求項1〜請求項5のいずれかに記載のシリコン単結晶育成方法によって育成された単結晶から切り出されたことを特徴とするシリコンウェーハ。
  7. 請求項6に記載のシリコンウェーハにエピタキシャル層を成長させてなることを特徴とするシリコンウェーハ。
  8. 酸素濃度の範囲が1.0×1018〜1.4×1018atoms/cmであることを特徴とする請求項6または請求項7に記載のシリコンウェーハ。
  9. 請求項1〜請求項4のいずれかに記載のシリコン単結晶育成方法によって育成された単結晶からシリコンウェーハを切り出す工程と、
    前記シリコンウェーハを700℃〜900℃の温度で30分〜4時間アニールするアニール工程と、
    前記アニール工程後の前記シリコンウェーハの表面を研磨する研磨工程と、
    前記研磨工程後の前記シリコンウェーハの表面にエピタキシャル層を成長させるエピタキシャル工程とを備えることを特徴とするシリコンウェーハの製造方法。


JP2005204279A 2005-05-25 2005-07-13 シリコンウェーハの製造方法、並びにシリコン単結晶育成方法 Active JP4604889B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005204279A JP4604889B2 (ja) 2005-05-25 2005-07-13 シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
KR1020060044933A KR100822249B1 (ko) 2005-05-25 2006-05-19 실리콘 웨이퍼 및 그 제조방법, 그리고 실리콘 단결정육성방법
US11/439,486 US7637997B2 (en) 2005-05-25 2006-05-22 Silicon wafer, method for producing silicon wafer and method for growing silicon single crystal

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005152054 2005-05-25
JP2005204279A JP4604889B2 (ja) 2005-05-25 2005-07-13 シリコンウェーハの製造方法、並びにシリコン単結晶育成方法

Publications (2)

Publication Number Publication Date
JP2007001847A true JP2007001847A (ja) 2007-01-11
JP4604889B2 JP4604889B2 (ja) 2011-01-05

Family

ID=37461847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005204279A Active JP4604889B2 (ja) 2005-05-25 2005-07-13 シリコンウェーハの製造方法、並びにシリコン単結晶育成方法

Country Status (3)

Country Link
US (1) US7637997B2 (ja)
JP (1) JP4604889B2 (ja)
KR (1) KR100822249B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075257A1 (ja) * 2007-12-11 2009-06-18 Sumco Corporation シリコン基板とその製造方法
JP2009212353A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
JP2009274901A (ja) * 2008-05-14 2009-11-26 Shin Etsu Handotai Co Ltd シリコン単結晶の育成方法
JP2010018500A (ja) * 2008-07-11 2010-01-28 Sumco Corp シリコン単結晶の育成方法およびシリコン単結晶
JP2010280531A (ja) * 2009-06-04 2010-12-16 Sumco Corp シリコン単結晶の育成方法及びシリコン半導体基板の製造方法
JPWO2009075288A1 (ja) * 2007-12-11 2011-04-28 株式会社Sumco シリコン基板とその製造方法
JP2011153069A (ja) * 2009-12-29 2011-08-11 Siltronic Ag シリコンウエハ及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
JP4661204B2 (ja) * 2004-12-16 2011-03-30 信越半導体株式会社 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Sumco シリコン半導体基板およびその製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
JP5239265B2 (ja) * 2007-09-07 2013-07-17 株式会社Sumco シリコン単結晶引上げ用種結晶及び該種結晶を使用したシリコン単結晶の製造方法
JP2009212354A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板の製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP2012142455A (ja) * 2010-12-29 2012-07-26 Siltronic Ag アニールウエハの製造方法
FR2977974B1 (fr) 2011-07-13 2014-03-07 Soitec Silicon On Insulator Procede de mesure de defauts dans un substrat de silicium
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
DE102014223603B4 (de) 2014-11-19 2018-05-30 Siltronic Ag Halbleiterscheibe und Verfahren zu deren Herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61227986A (ja) * 1985-03-30 1986-10-11 Shin Etsu Handotai Co Ltd 単結晶シリコン棒の製造方法
JPH1050715A (ja) * 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
JPH10229093A (ja) * 1997-02-17 1998-08-25 Sumitomo Sitix Corp シリコンエピタキシャルウェーハの製造方法
JP2004182525A (ja) * 2002-12-03 2004-07-02 Sumitomo Mitsubishi Silicon Corp シリコン単結晶育成における水素ガス供給方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263793A (ja) * 1989-04-05 1990-10-26 Nippon Steel Corp 酸化誘起積層欠陥の発生し難いシリコン単結晶及びその製造方法
JP2506525B2 (ja) * 1992-01-30 1996-06-12 信越半導体株式会社 シリコン単結晶の製造方法
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
EP0948037B1 (en) * 1996-07-29 2006-11-02 Sumco Corporation Method for manufacturing a silicon epitaxial wafer
JP3596257B2 (ja) * 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6245430B1 (en) * 1997-12-12 2001-06-12 Sumitomo Sitix Corporation Silicon single crystal wafer and manufacturing method for it
JPH11209193A (ja) * 1998-01-22 1999-08-03 Sumitomo Metal Ind Ltd 単結晶引き上げ装置
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
JP4244411B2 (ja) * 1998-09-14 2009-03-25 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Sumco シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
WO2001034882A1 (fr) * 1999-11-11 2001-05-17 Shin-Etsu Handotai Co., Ltd. Tranche de silicium monocristallin et procede de fabrication
WO2001048810A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Dispositif d'inspection des defauts de cristal d'une plaquette de silicium et procede de detection des defauts de cristal de cette plaquette
US6517632B2 (en) * 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
DE60144416D1 (de) * 2000-01-25 2011-05-26 Shinetsu Handotai Kk Verfahren zur bestimmung unter welchen konditionen der siliziumeinkristall hergestellt wurde und verfahren zur herstellung des siliziumwafers
DE10014650A1 (de) * 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
EP1310583B1 (en) * 2000-06-30 2008-10-01 Shin-Etsu Handotai Co., Ltd Method for manufacturing of silicon single crystal wafer
KR100386230B1 (ko) 2000-09-25 2003-06-02 미쯔비시 마테리알 실리콘 가부시끼가이샤 에피택셜층 적층용 실리콘 웨이퍼 및 에피택셜 웨이퍼 및그의 제조 방법
DE10047346B4 (de) * 2000-09-25 2007-07-12 Mitsubishi Materials Silicon Corp. Verfahren zur Herstellung eines Siliciumwafers zur Abscheidung einer Epitaxieschicht und Epitaxiewafer
US6818197B2 (en) * 2000-09-25 2004-11-16 Mitsubishi Materials Silicon Corporation Epitaxial wafer
JP3697214B2 (ja) * 2001-03-16 2005-09-21 キヤノン株式会社 半導体膜の製造方法
US6709957B2 (en) * 2001-06-19 2004-03-23 Sumitomo Mitsubishi Silicon Corporation Method of producing epitaxial wafers
JP2003209114A (ja) * 2002-01-10 2003-07-25 Japan Science & Technology Corp シリコン結晶中の遷移金属不純物のゲッタリング方法
JP4465141B2 (ja) * 2002-01-25 2010-05-19 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
EP1507292B1 (en) * 2002-05-20 2012-05-02 Sumco Corporation Method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
US6905771B2 (en) * 2002-11-11 2005-06-14 Sumitomo Mitsubishi Silicon Corporation Silicon wafer
JP2004165489A (ja) 2002-11-14 2004-06-10 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
JP4207577B2 (ja) * 2003-01-17 2009-01-14 信越半導体株式会社 Pドープシリコン単結晶の製造方法
EP1598452B1 (en) * 2003-02-25 2015-10-14 SUMCO Corporation Method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing soi substrate.
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Soiウェーハ及びその製造方法
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Sumco シリコンウェーハの製造方法
JP4215249B2 (ja) * 2003-08-21 2009-01-28 コバレントマテリアル株式会社 シリコン種結晶およびシリコン単結晶の製造方法
JP5010091B2 (ja) * 2003-11-13 2012-08-29 株式会社Sumco 高抵抗シリコンウェーハ
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61227986A (ja) * 1985-03-30 1986-10-11 Shin Etsu Handotai Co Ltd 単結晶シリコン棒の製造方法
JPH1050715A (ja) * 1996-07-29 1998-02-20 Sumitomo Sitix Corp シリコンウェーハとその製造方法
JPH10229093A (ja) * 1997-02-17 1998-08-25 Sumitomo Sitix Corp シリコンエピタキシャルウェーハの製造方法
JP2004182525A (ja) * 2002-12-03 2004-07-02 Sumitomo Mitsubishi Silicon Corp シリコン単結晶育成における水素ガス供給方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075257A1 (ja) * 2007-12-11 2009-06-18 Sumco Corporation シリコン基板とその製造方法
JPWO2009075257A1 (ja) * 2007-12-11 2011-04-28 株式会社Sumco シリコン基板とその製造方法
JPWO2009075288A1 (ja) * 2007-12-11 2011-04-28 株式会社Sumco シリコン基板とその製造方法
JP2009212353A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
US8864907B2 (en) 2008-03-05 2014-10-21 Sumco Corporation Silicon substrate and manufacturing method of the same
JP2009274901A (ja) * 2008-05-14 2009-11-26 Shin Etsu Handotai Co Ltd シリコン単結晶の育成方法
JP2010018500A (ja) * 2008-07-11 2010-01-28 Sumco Corp シリコン単結晶の育成方法およびシリコン単結晶
JP2010280531A (ja) * 2009-06-04 2010-12-16 Sumco Corp シリコン単結晶の育成方法及びシリコン半導体基板の製造方法
JP2011153069A (ja) * 2009-12-29 2011-08-11 Siltronic Ag シリコンウエハ及びその製造方法
US8524002B2 (en) 2009-12-29 2013-09-03 Siltronic Ag Silicon wafer and method for producing the same

Also Published As

Publication number Publication date
KR100822249B1 (ko) 2008-04-17
KR20060121689A (ko) 2006-11-29
JP4604889B2 (ja) 2011-01-05
US7637997B2 (en) 2009-12-29
US20060266278A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP4604889B2 (ja) シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5023451B2 (ja) シリコンウェーハの製造方法、シリコン単結晶育成方法
KR100939299B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP4760729B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP5691504B2 (ja) シリコン単結晶育成方法
US7320731B2 (en) Process for growing silicon single crystal and process for producing silicon wafer
JP4224966B2 (ja) シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
JP5246163B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
KR100955887B1 (ko) 실리콘 단결정의 육성 방법 및 실리콘 웨이퍼의 제조 방법
JPWO2009025340A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
US7374741B2 (en) Method for growing silicon single crystal and silicon wafer
EP1591566B1 (en) Method of producing p-doped silicon single crystal and p-doped n-type silicon single crystal wafe
JP2007210820A (ja) シリコン単結晶の製造方法
JP2010155748A (ja) アニ―ルウェハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100920

R150 Certificate of patent or registration of utility model

Ref document number: 4604889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250