JP7429122B2 - シリコン単結晶の製造方法 - Google Patents

シリコン単結晶の製造方法 Download PDF

Info

Publication number
JP7429122B2
JP7429122B2 JP2020003083A JP2020003083A JP7429122B2 JP 7429122 B2 JP7429122 B2 JP 7429122B2 JP 2020003083 A JP2020003083 A JP 2020003083A JP 2020003083 A JP2020003083 A JP 2020003083A JP 7429122 B2 JP7429122 B2 JP 7429122B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
defects
silicon
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020003083A
Other languages
English (en)
Other versions
JP2021109807A (ja
Inventor
剛士 仙田
進 前田
真吾 成松
吉亮 安部
尚 松村
高志 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to JP2020003083A priority Critical patent/JP7429122B2/ja
Publication of JP2021109807A publication Critical patent/JP2021109807A/ja
Application granted granted Critical
Publication of JP7429122B2 publication Critical patent/JP7429122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、リンが添加された低抵抗率のシリコン単結晶の製造方法に関する。
パワーMOSFET(metal oxide semiconductor fieldeffect transistor)用エピタキシャルシリコンウェーハでは、基板の低抵抗率化が要求されており、現在までに1mΩ・cm以下の基板が知られている。シリコンウェーハの基板抵抗率を低くするには、シリコン単結晶のインゴットの引き上げ工程で溶融シリコンに抵抗率調整用のn型ドーパントとしてヒ素(As)やアンチモン(Sb)添加する方法がある。しかし、これらのドーパントは非常に揮発しやすいために、シリコン単結晶中のドーパント濃度を高くすることが難しく、結果的に基板抵抗率を充分に下げることができない。そのため、n型ドーパント種はAsやSbからリン(P)へと移行しており、その濃度は約1×1020atoms/cc程度となっている。
しかしながら、単結晶インゴット成長時に高濃度のPを添加して、例えば、抵抗率を1.1mΩ・cm以下にした場合、このような単結晶インゴットから切り出したシリコンウェーハにエピタキシャル膜を成長させると、エピタキシャル膜に積層欠陥(スタッキングフォルト、以下「SF」ともいう。)が多数発生する。このSFが段差としてエピタキシャルシリコンウェーハの表面に現れて、該ウェーハ表面のライトポイントデフェクト(LPD)の数が増加する。
エピタキシャル成長後のSFの発生原因は、結晶引き上げ中に生ずるPと酸素(O)とのクラスター欠陥にあり、シリコン単結晶インゴット成長方法、およびその後の熱処理やエピタキシャル成長でのSF抑制技術が報告されている。例えば、特許文献1では、抵抗率が0.6~0.9mΩ・cmとなるようにリンを添加したシリコンウェーハの表面にエピタキシャル膜を成長させたエピタキシャルシリコンウェーハの製造方法において、結晶冷却過程における各結晶部位の通過温度570±70℃が通過時間200分を超えないシリコン単結晶インゴットの部位から切り出したウェーハを用いること、および、P-Oクラスター除去のため、シリコンウェーハの裏面酸化膜を除去後、エピタキシャル成長前に、アルゴンガス雰囲気下において1200~1220℃の温度で熱処理を行うアルゴンアニール工程を導入すること、が記載されている。
特許文献2では、チョクラルスキー法により製造されたシリコン単結晶のウェーハの裏面に酸化膜を形成する工程と、前記裏面酸化膜を除去する工程と、裏面酸化膜を除去したシリコンウェーハに対し、アルゴンガス雰囲気下において熱処理を行う工程と、アルゴンアニール後のシリコンウェーハの表面にエピタキシャル膜を形成する工程とを備えるエピタキシャルシリコンウェーハの製造方法が開示されている。さらに特許文献2では、前記エピタキシャル膜形成工程は、シリコンウェーハに対し、水素および塩化水素を含むガス雰囲気下において熱処理を行うことで、前記シリコンウェーハの表層をエッチングするプリベーク工程と、前記プリベーク工程後のシリコンウェーハの表面にエピタキシャル膜を成長する工程とを有し、前記アルゴンアニール工程はシリコンウェーハに表層に存在するリンと酸素とのクラスターを溶体化し、前記プリベーク工程は、シリコンウェーハ表層の取代がアルゴンアニール工程でクラスターが溶体化される表層の厚さよりも小さくなるように行う、エピタキシャルシリコンウェーハの製造方法が開示されている。
しかしながら、特許文献1および2の技術とも、エピタキシャル成長前の高温でのアルゴンアニールを行うことで、この際にPに関連する欠陥が再成長するため、エピ後のSFの抑制においては逆効果である。
特許文献3では、シリコン融液に赤リンを添加したドーパント添加融液に種結晶を接触させて引き上げるシリコン単結晶の引き上げ方法が開示されている。特許文献3の方法では、シリコン単結晶の抵抗率が0.9mΩ・cm以下となるように、長さが550mm以下の直胴部を形成すること、直胴部の下端に長さ100~140mmのテール部を形成すること、および、直胴部の上端を590℃以上にした状態で該シリコン単結晶をドーパント添加融液から切り離している。
しかしながら、100~140mmのテール部を形成すると、PおよびSiから形成される凝集(Si-P)欠陥の成長を充分に抑制することができず、エピタキシャル成長後のSFが増加し、エピタキシャルウェーハの安定的な生産が困難である。また、直胴部の長さが550mmであると、生産性低下による採算性の悪化の懸念もある。
特許文献4では、シリコン単結晶の抵抗率が0.7~0.9mΩ・cmとなるように、シリコン融液に赤リンを添加し、前記シリコン単結晶から得られる評価シリコンウェーハを1200℃の水素雰囲気中、30秒加熱した後に発生するピット数が0.1個/cm2以下となるように、引き上げ温度が570℃±70℃となる時間内に制御しながらシリコン単結晶を引き上げる、シリコン単結晶の引き上げ方法が開示されている。
特許第5845143号公報 特許第6477210号公報 特許第5892232号公報 国際公開第2014/175120号
29th International Conference on Defects in Semiconductors, Atomic structures of grown-in Si-P precipitates in red-phosphorus heavily doped CZ-Si crystals (TuP-16) 第78回 応用物理学会秋季学術講演会 赤燐高ドープCZ-Si結晶における Si-P析出物の構造解析 (7p-PB6-6) 第6回 パワーデバイス用シリコンおよび関連半導体材料に関する研究会 (2018年12月17日(月)~18日(火)、電力中央研究所) 「赤燐高ドープCZ-Si 結晶におけるSi-P 析出物の構造解析 仙田剛士(グローバルウェーハズ・ジャパン)」
シリコン単結晶の内部には、Pがatomic%オーダーの量で凝集したSi-P欠陥が存在することがわかっている(非特許文献1~3)。この欠陥が、エピタキシャル成長前の熱処理で完全に消滅できず、また積層欠陥を生じ、これがエピタキシャル成長前の表層付近に残存することで、エピタキシャル膜の形成時には成膜層を伝搬してSFを生じると推定される。
本発明は、シリコン単結晶インゴット引き上げ時に発生するSi-P欠陥の成長を抑制して、エピタキシャル成長の方法やそのプロセスにおけるばらつきに依存せず、安定的なエピタキシャル基板の生産が可能なシリコン単結晶の製造方法を提供することを目的とする。
本発明は、以下の事項からなる。
本発明のシリコン単結晶の製造方法は、チョクラルスキー(CZ)法において、ドーパントとしてリンを添加し、シリコン単結晶育成中、冷却過程における各単結晶部位の700~600℃の通過時間をモニタリングおよび調節することにより、電気抵抗率が0.6~1.0mΩ・cmのシリコン単結晶を作製することを特徴とする。
シリコン単結晶育成中の700~600℃の通過時間は、300分未満であることが好ましい。
シリコン単結晶育成の最終段階で作製されるテール部の長さは0~50mmとすることが好ましい。
シリコン単結晶育成中、SiおよびPがSi-P欠陥を形成し、前記Si-P欠陥の最大辺長さの平均値が50nm以下であり、最大辺長さが35nm以上のSi-P欠陥の密度が3×1011個/cm3以下であることが好ましい。
本発明によれば、シリコン単結晶インゴットを、冷却過程における700~600℃の通過時間を調節しながら引き上げることで、Si-P欠陥の成長を効果的に抑制し、エピタキシャル成長後のエピタキシャル層に発生するSFを制御することができる。具体的には、この発明により、Si-P欠陥の最大辺長さの平均値を50nm以下とし、最大辺長さが35nm以上のSi-P欠陥の密度を3×1011個/cm3以下とすることが可能となり、前記シリコンウェーハを用いたエピタキシャルシリコンウェーハにおいて、SFの発生を低減することができる。
本発明のシリコンウェーハを用いることで、エピタキシャル成長の方法やそのプロセスにおけるばらつきに依存しない、安定的なエピタキシャル基板の生産が可能となる。
図1は、シリコン単結晶インゴットを、冷却過程における700~600℃の通過時間を調節しながら引き上げた場合における、同通過時間に対するシリコン単結晶インゴット内のSi-P欠陥の平均サイズの依存性を示すグラフである。 図2は、エピタキシャルウェーハ表面で観察されるSFの個数と、冷却過程における700~600℃の通過時間との関係を表すグラフである。 図3は、エピタキシャルウェーハ表面で観察されるSFの個数と、最大辺長さが35nm以上のSi-P欠陥の密度との関係を示すグラフである。
本発明のシリコン単結晶の製造方法は、チョクラルスキー(CZ)法において、ドーパントとしてリンを添加し、シリコン単結晶育成中、冷却過程における700~600℃の通過時間を調節することにより、電気抵抗率が0.6~1.0mΩ・cmのシリコン単結晶を形成することを特徴とする。
本発明のシリコン単結晶の製造にはCZ法が用いられる。CZ法とは、石英るつぼに多結晶シリコンを充填し、ヒーターで加熱・融解し、そのシリコン融液の液面(湯面)に、結晶成長の元となる小さな単結晶を種結晶として浸し、石英るつぼおよび種結晶を回転させながら大口径の結晶棒を引き上げる方法である。CZ法によって、シリコン単結晶を製造すると、石英るつぼから溶け込んだ酸素原子が高温下に互いに集合する。したがって、CZ法では、るつぼの温度や、石英るつぼおよび種結晶の回転数などを制御することで、酸素を所望の濃度で含む原料シリコンウェーハを製造することができる。
通常のシリコン単結晶には、酸素析出物や、空孔の集合体であるボイド状欠陥(COP)がそれぞれ~108個/cm3および~106個/cm3含まれる。COPは、ゲート酸化膜の耐圧劣化や接合リーク電流の増大などを引き起こすことから、ウェーハ表面からデバイス形成深さ(~10μm)までは完全に除去することが望ましい。
低抵抗率のシリコンウェーハを製造するため、シリコン単結晶インゴットの成長時にPをはじめとするドーパントをシリコン融液中に高濃度に添加すると、COPを低減する効果がある一方で、前記のとおり、ドーパントがPの場合には、Si-P欠陥が発生するので、エピ後のSFの抑制においては逆効果である。
これについて、本発明では、ドーパントとしてPを添加したシリコン融液からの単結晶インゴットの引き上げの冷却過程における温度条件およびその条件下での単結晶インゴットの通過時間を調整することで、Si-P欠陥の発生を抑制している。
リンには、黄リン、紫リン、黒リン、赤リンおよび紅リンなどがあるが、通常は赤リンが用いられる。リンの添加量は、シリコン融液に対して0.10~0.30wt%、好ましくは0.15~0.25wt%である。リンの添加量が前記範囲内にあるとき、引き上げたシリコン単結晶が、パワーMOSFETに要求される低い抵抗率を達成できる。
シリコン単結晶の引き上げは、シリコン単結晶引き上げの冷却過程における700~600℃の通過時間をモニタリングおよび調節しながら行う。Si-P欠陥はこの冷却過程の700℃に近い温度になると成長が促進される。よって、冷却過程における700℃周辺の通過時間を、放射温度計や引き上げ装置のプロセス情報などを使用し、モニタリングおよび管理しながらシリコン単結晶の引き上げを行うことで、Si-P欠陥のサイズおよび密度を調整することができる。Si-P欠陥の成長温度領域からすると、モニタリングおよび調整範囲は700~600℃とするのが好ましいと言える。
上記モニタリングおよび調整すべき温度に関して、600℃未満であると、Si-P欠陥の成長が遅くなり、欠陥成長への影響度は小さくなる。
冷却過程における通過時間モニタリングおよび調節する温度範囲700~600℃の条件下、シリコン単結晶の同通過時間は300分未満とすることが好ましい。引き上げ時間が300分未満であるとき、Si-P欠陥の最大辺長さの平均値は50nm以下となる。図1に、冷却過程における700~600℃の通過時間が300分未満であるとき、Si-P欠陥の最大辺長さの平均値が50nm以下となることが示されている。Si-P欠陥の最大辺長さの平均値が50nm以下であると、Si-P欠陥、そしてこれにより発生するSFの低減とが両立され、検査工程および出荷段階で不良品の発生率が低いシリコンウェーハを歩留まりよく製造することができる。
また、最大辺長さが35nm以上のSi-P欠陥の密度は3×1011cm-3以下であることが好ましい。最大辺長さが35nm以上のSi-P欠陥の密度が3×1011cm-3以下であることで、エピタキシャル成長後のSFを抑制することができる。
Si-P欠陥の最大辺長さの平均値を50nm以下とし、最大辺長さが35nm以上のSi-P欠陥の密度を3×1011個/cm3以下とすることで、前記シリコンウェーハを用いたエピタキシャルシリコンウェーハにおいて、エピタキシャル成長後のSFの発生を低減することができる。図2に、冷却過程における700~600℃の通過時間を300分未満の時間で引き上げた場合のSF密度が約1×10cm-2以下であり、充分に低減されていることが示されている。
シリコン単結晶育成の最終段階で形成されるテール部の長さは0~50mmとすることが好ましい。シリコン単結晶インゴットは、結晶直径が一定であるボディー部と、結晶直径が徐々に減少するテール部とからなる。ボディー部の長さは、通常500~2000mm程度であるが、ボディー部の長さが1200mmを下回る場合に、収率が悪く、採算性が悪化する。よって、ボディー部の長さは1200~2000mmとするのが好ましい。一方、テール部の長さを0~50mmとすることで、Si-P欠陥の成長温度である700~600℃でのシリコン単結晶の引き上げ時間が短縮されることとなり、結果として、Si-P欠陥の成長が抑制され、エピタキシャル成長後のSFが低減され、エピタキシャルウェーハの安定的生産に繋がる。
得られるシリコン単結晶の電気抵抗率は、0.6~1.0mΩ・cm、具体的には0.7~0.9mΩ・cmである。電気抵抗率0.6~1.0mΩ・cmは、先端パワーMOSFETに適用するに最適な抵抗率である。なお、電気抵抗率は、シリコン単結晶インゴットまたは該シリコン単結晶インゴットを切り出したウェーハを四探針法を用いて測定したバルク抵抗率である。
Siエピタキシャル成長は、通常CZ基板の上に、例えば、キャリアガスである水素(H2)およびソースガスであるトリクロロシラン(SiHCl3)などのガスを使用し、化学気相成長法(CVD)で、単結晶Siを形成するものである。従来のシリコンウェーハでは、高濃度Pドープに起因したSi-P欠陥のためにエピタキシャル成長後にSFが発生していたが、本発明では、Si-P欠陥の最大辺長さの平均値を50nm以下とし、最大辺長さが35nm以上のSi-P欠陥の密度を3×1011個/cm3以下とすることで、SFが低密度のエピタキシャルシリコンウェーハを製造することができる。そして、このようなシリコン単結晶インゴットは、前記のとおり、冷却過程における700~600℃の通過時間を300分未満としてシリコン単結晶を引き上げることで、安定した生産が可能である。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
[実施例1]
CZ法により、n型ドーパントとしてリンを添加したシリコン融液から、冷却過程における700~600℃の通過時間をモニタリングおよび制御し、直径200mmで結晶方位(001)の単結晶インゴットを引き上げた。
ここで、得られる単結晶インゴットから切り出したシリコンウェーハの抵抗率が1.1~0.6mΩ・cmとなるように、単結晶インゴットのヘッドからテールにかけて、それぞれ、リン濃度を約0.7×1020~1.3×1020atoms/cm3とし、酸素濃度を1.2×1018~0.7×1018atoms/cm3とした。
シリコン単結晶の引き上げ時の温度プロファイルより、冷却過程における各単結晶部位の700~600℃を通過する時間を求めた。この700~600℃での通過時間と、各単結晶部位の任意のバルク部結晶欠陥を透過電子顕微鏡(TEM)で観察し、Si-P欠陥の最大辺長さの平均値を求めた。図1に示すように、300分未満の時間で通過した部位では、Si-P欠陥の最大辺長さの平均値が50nm以下であった。
単結晶インゴットをワイヤソーでウェーハにスライスした。次いで、シリコンウェーハに対して、公知の方法により、面取り、歪み層の除去、エッチングを施した後、ウェーハ表面を鏡面加工した。
2ベイキングで、鏡面加工したウェーハ表面を清浄化した後に、厚さ10μmになるように単結晶Siのエピタキシャル成長を行った。得られたエピタキシャルシリコンウェーハの表面に存在するSFの密度を、顕微鏡で目視計測した。図2より、300分未満の時間で通過した部位では、SFが約1×103cm-2以下であり、低減されていた。
Si-P欠陥のサイズとLPDとの相関性を確認したところ、35nm以上のSi-Pの影響が大きいことがわかった(図3)。なお、Si-P欠陥の分布を正規分布と仮定した。

Claims (2)

  1. チョクラルスキー法により育成するシリコン単結晶の製造方法であって、
    ドーパントとしてリンを添加し、ボティー部の長さが1200~2000mm、テール部の長さが0~50mm、シリコン単結晶のヘッドからテール部の酸素濃度が1.2×10 18 ~0.7×10 18 atoms/cm 3 となるように、シリコン単結晶を育成し、
    シリコン単結晶育成中、冷却過程における各単結晶部位の700~600℃の通過時間をモニタリングおよび調節することにより、シリコン単結晶育成中の700~600℃の通過時間が300分未満となるように調整し、
    電気抵抗率が0.6~1.0mΩ・cmのシリコン単結晶を作製することを特徴とするシリコン単結晶の製造方法。
  2. シリコン単結晶育成中、SiおよびPがSi-P欠陥を形成し、
    前記Si-P欠陥の最大辺長さの平均値が50nm以下であり、
    最大辺長さが35nm以上のSi-P欠陥の密度が3×1011個/cm3以下であることを特徴とする請求項1に記載のシリコン単結晶の製造方法。
JP2020003083A 2020-01-10 2020-01-10 シリコン単結晶の製造方法 Active JP7429122B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020003083A JP7429122B2 (ja) 2020-01-10 2020-01-10 シリコン単結晶の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020003083A JP7429122B2 (ja) 2020-01-10 2020-01-10 シリコン単結晶の製造方法

Publications (2)

Publication Number Publication Date
JP2021109807A JP2021109807A (ja) 2021-08-02
JP7429122B2 true JP7429122B2 (ja) 2024-02-07

Family

ID=77059153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020003083A Active JP7429122B2 (ja) 2020-01-10 2020-01-10 シリコン単結晶の製造方法

Country Status (1)

Country Link
JP (1) JP7429122B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023093096A (ja) * 2021-12-22 2023-07-04 グローバルウェーハズ・ジャパン株式会社 シリコンエピタキシャル基板の製造方法およびシリコンエピタキシャル基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175120A1 (ja) 2013-04-24 2014-10-30 Sumco Techxiv株式会社 単結晶の製造方法およびシリコンウェーハの製造方法
JP2016121033A (ja) 2014-12-24 2016-07-07 株式会社Sumco 単結晶の製造方法およびシリコンウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175120A1 (ja) 2013-04-24 2014-10-30 Sumco Techxiv株式会社 単結晶の製造方法およびシリコンウェーハの製造方法
JP2016121033A (ja) 2014-12-24 2016-07-07 株式会社Sumco 単結晶の製造方法およびシリコンウェーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
仙田剛士他,赤燐高ドープCZ-Si結晶におけるSi-P析出物の構造解析,応用物理学会秋季学術講演会 講演予稿集,第78回,JA,応用物理学会,2017年08月25日,7p-PB6-5,2017福岡国際会議場

Also Published As

Publication number Publication date
JP2021109807A (ja) 2021-08-02

Similar Documents

Publication Publication Date Title
CN107533959B (zh) 外延硅晶片的制造方法
JP3626364B2 (ja) エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
JP4760729B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
KR101953782B1 (ko) 단결정 제조 방법 및 실리콘 웨이퍼 제조 방법
JP5321460B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP2014011293A (ja) エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP2019186449A (ja) エピタキシャルウェーハの製造方法
TWI606155B (zh) 矽磊晶晶圓的製造方法及矽磊晶晶圓
JP7429122B2 (ja) シリコン単結晶の製造方法
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
JPH11314997A (ja) 半導体シリコン単結晶ウェーハの製造方法
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
WO2022172368A1 (ja) シリコン単結晶の製造方法
TWI768712B (zh) 單晶矽的製造方法
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH1143397A (ja) シリコン単結晶およびその製造方法
JP2017188507A (ja) シリコンエピタキシャルウェーハの製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP7495238B2 (ja) シリコンウェーハの製造方法
KR102429972B1 (ko) 고저항 웨이퍼 제조 방법
WO2023119694A1 (ja) シリコンエピタキシャル基板の製造方法およびシリコンエピタキシャル基板
JPH11288942A (ja) 半導体装置の製造方法
JP2011225409A (ja) シリコン単結晶の製造方法
JP2010052989A (ja) シリコンウェーハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240126

R150 Certificate of patent or registration of utility model

Ref document number: 7429122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150