JP2013206981A - シリコンウェーハ - Google Patents

シリコンウェーハ Download PDF

Info

Publication number
JP2013206981A
JP2013206981A JP2012072176A JP2012072176A JP2013206981A JP 2013206981 A JP2013206981 A JP 2013206981A JP 2012072176 A JP2012072176 A JP 2012072176A JP 2012072176 A JP2012072176 A JP 2012072176A JP 2013206981 A JP2013206981 A JP 2013206981A
Authority
JP
Japan
Prior art keywords
oxygen
temperature
surface layer
silicon wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012072176A
Other languages
English (en)
Inventor
Yuri Kaneda
有理 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to JP2012072176A priority Critical patent/JP2013206981A/ja
Publication of JP2013206981A publication Critical patent/JP2013206981A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】デバイスプロセスにおいて、板状酸素析出物を起点として転位が発生したとしても表層部への転位の伝播を抑制することができ、かつ、Cuに対するゲッタリング効果が高いシリコンウェーハを提供する。
【解決手段】本発明に係るシリコンウェーハ1は、表面から少なくとも深さ5μmまでの表層部1a1は、LSTD密度が1.0個/cm2未満であり、前記表層部1a1を除くバルク部1bは、多面体酸素析出物2bよりも板状酸素析出物2aが優勢に成長し、前記表層部1a1と前記バルク部1bとの間には、前記板状酸素析出物2aが成長しない中間層1a2が設けられ、前記中間層1a2は、酸素濃度が0.8〜1.2×1018atoms/cm3である。
【選択図】図1

Description

本発明は、半導体デバイス形成用基板として好適に用いられるシリコンウェーハに関する。
チョクラルスキー法(以下、CZ法ともいう)により育成されたシリコンウェーハ(以下、単に、ウェーハともいう)は、COP(Crystal
Originated Particle)などのGrown−in欠陥が取り込まれていることが知られている。このような欠陥が半導体デバイス形成領域となるウェーハの表面近傍(表面から少なくとも深さ5μmまでの表層部)に存在すると酸化膜耐圧等のデバイス特性が劣化することが知られている。また、ウェーハのバルク部に成長する酸素析出物(Bulk Micro Defect:以下、BMDともいう)は、後の半導体デバイス形成工程において表層部に拡散する不純物のゲッタリングサイトとなると共に、ウェーハの強度を高めると言われている。
そこで、表層部でのCOPの低減やバルク部でのBMDの成長の促進を図るために、ウェーハを高温で熱処理する方法が一般的に知られている(例えば、特許文献1)。なお、このような方法で形成されるBMDは、主に、板状又は多面体の形状を有している。
このうち、多面体の形状を有するBMD(以下、多面体酸素析出物という)は、Cuに対するゲッタリング効果が低いという課題を有している。従って、特許文献2には、ウェーハの内部(バルク部)に多面体酸素析出物ではなく板状の形状を有するBMD(以下、板状酸素析出物という)を1×10個/cm以上形成されたシリコンウェーハが開示されている。
また、板状酸素析出物は、特許文献3に示すように、デバイスプロセス(半導体デバイス形成工程)においてLSA処理を行うと、当該酸素析出物を起点として容易に転位が発生するという課題を有している。
特開2006−261632号公報 特開2005−50942号公報 特開2011−165812号公報
従って、特許文献2、3に記載のように、バルク部に形成される板状酸素析出物は、Cuに対するゲッタリング効果が高い一方で、デバイスプロセスにおいて当該酸素析出物を起点として転位が発生しやすいという問題がある。
よって、この技術的課題を解決するシリコンウェーハの開発が望まれている。
本発明は、上述の事情に鑑みてなされたものであり、デバイスプロセスにおいて、板状酸素析出物を起点として転位が発生したとしても表層部への転位の伝播を抑制することができ、かつ、Cuに対するゲッタリング効果が高いシリコンウェーハを提供することを目的とする。
本発明に係るシリコンウェーハは、表面から少なくとも深さ5μmまでの表層部は、LSTD密度が1.0個/cm2未満であり、前記表層部を除くバルク部は、多面体酸素析出物よりも板状酸素析出物が優勢に成長し、前記表層部と前記バルク部との間には、前記板状酸素析出物が成長しない中間層が設けられ、前記中間層は、酸素濃度が0.8〜1.2×1018atoms/cm3であることを特徴とする。
前記中間層の厚さは、少なくとも5μm以上15μm以下であることが好ましい。
前記板状酸素析出物は、散乱光強度が3000〜5000a.u.であり、密度が1.0×10〜6.0×10個/cm3であることが好ましい。
本発明によれば、デバイスプロセスにおいて、板状酸素析出物を起点として転位が発生したとしても表層部への転位の伝播を抑制することができ、かつ、Cuに対するゲッタリング効果が高いシリコンウェーハが提供される。
本発明に係るシリコンウェーハの構造を示す概略断面図である。 本発明の熱処理における温度シーケンスの一例を示す概念図である。
以下、本発明の実施形態について図面等を参照して詳細に説明する。
図1は、本発明に係るシリコンウェーハの構造を示す概略断面図である。
本発明に係るシリコンウェーハ1は、表面から少なくとも深さ5μmまでの表層部1a1は、LSTD密度が1.0個/cm2未満であり、前記表層部1a1を除くバルク部1bは、多面体酸素析出物2bよりも板状酸素析出物2aが優勢に成長し(以下、板状酸素析出物2aと多面体酸素析出物2bとを総称して酸素析出物2aという)、前記表層部1a1と前記バルク部1bとの間には、前記板状酸素析出物2aが成長しない中間層1bが設けられ、前記中間層1bは、酸素濃度が0.8〜1.2×1018atoms/cm3であることを特徴とする。
本発明に係るシリコンウェーハは、上述したような酸素析出物2が成長するため、デバイスプロセスにおいて、板状酸素析出物を起点として転位が発生したとしても表層部への転位の伝播を抑制することができ、かつ、Cuに対するゲッタリング効果が高い。
すなわち、前記中間層の酸素濃度が、0.8〜1.2×1018atoms/cm3であるため、転位における酸素のピンニング力が高くなる。従って、板状酸素析出物を起点とした転位を、表層部まで伝播するのを抑制することができる。
また、Cuに対するゲッタリング効果を更に高めることができる。これは、前記中間層の酸素濃度が高いため、この層に半導体デバイス特性に影響を及ぼさない(後述するBMD析出熱処理で析出(成長)しない)微少の板状酸素析出物が析出し、これが表層部内のCuをバルク部方向に引き寄せ、これによってバルク部の板状酸素析出物のゲッタリング効果を更に高めるものと考えられる。
なお、多面体酸素析出物2bよりも板状酸素析出物2aが優勢に成長とは、IRトモグラフィ(株式会社レイテックス製 MO−411)にて、板状酸素析出物2aのみを特定して測定した密度Aと、多面体酸素析出物2bのみを特定して測定した密度Bとの合計(A+B)を100とした時の比(A/(A+B)=X)で表した場合において、Xが95以上である場合のことをいう。
前記中間層の厚さは、少なくとも5μm以上15μm以下であることが好ましい。
中間層の厚さをこのような範囲とすることで、Cuに対するゲッタリング効果を更に高めることができる。
前記板状酸素析出物は、散乱光強度が3000〜5000a.u.であり、密度が1.0×10〜6.0×10個/cm3であることが好ましい。
ここでいう散乱光強度とは、酸素析出物2のサイズを示すパラメータとなるものであり、散乱光強度が高いと酸素析出物2のサイズが大きいことを示す。この散乱光強度及び密度は、IRトモグラフィ(株式会社レイテックス製 MO−411)にて測定することができる。
このように、散乱光強度及び密度が上記範囲内であるため、バルク部1b内での歪みの発生が抑制される。従って、デバイスプロセスにおいて板状酸素析出物を起点とする転位の発生を抑制することができる。
前記表層部の酸素濃度は、前記中間層の酸素濃度よりも低く、0.4〜0.8×1018atoms/cm3であることが好ましい。このような酸素濃度の範囲とすることで、表層部でのBMDの析出を防止することができる。
次に、前述した本発明に係るシリコンウェーハの製造方法について説明する。
本発明に係るシリコンウェーハは、下記の方法で製造することができる。
CZ法により育成されたシリコン単結晶からスライスされた酸素濃度が1.5×1018atoms/cm3以上である少なくとも半導体デバイス形成面が鏡面研磨されたシリコンウェーハを、700℃以下で保持された反応室内に投入し、非酸化性ガス雰囲気中、前記投入温度から1100〜1250℃の最高到達温度まで、0.1℃/分未満の昇温速度で昇温し、前記最高到達温度を30分〜2時間保持する。
なお、前記非酸化性ガス雰囲気は、窒素ガス雰囲気、水素ガス雰囲気、不活性ガス雰囲気(好ましくは、アルゴンガス雰囲気)が含まれる。
また、前記板状酸素析出物及び多面体酸素析出物の密度比の調整は、前記昇温速度を調整することにより行う。
CZ法によるシリコン単結晶の育成は、周知の方法にて行う。
具体的には、周知の単結晶引上装置を用いて、シリコン融液の液面に種結晶を接触させて、種結晶と石英ルツボを回転させながら種結晶を引き上げてネック部及び所望の直径まで拡径する拡径部を形成後、所望の直径を維持しながら、結晶の中心軸のV/G値(V:引き上げ速度、G:シリコン融点から1300℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値)を制御して直胴部を形成し、その後、所望の直径から縮径する縮径部を形成し、前記縮径部をシリコン融液から切り離すことで行う。
また、前記育成するシリコン単結晶の酸素濃度の調整は、石英ルツボの回転数や炉内圧力、ヒータ温度などを調整することにより周知の方法で行う。
前記シリコン単結晶の育成は、結晶の中心軸がV−リッチ領域となるようにV/G値を所定値(例えば、0.25〜0.35mm/℃・min)に制御して直胴部を形成することが好ましい。
結晶の中心軸が無欠陥領域となるようにV/G値を所定値(例えば、0.10〜0.20mm/℃・min)に制御する場合は、全面にGrown−in欠陥のないシリコンウェーハを製造することが可能である。しかしながら、この場合は、シリコン単結晶の育成効率が低下するという問題があり、更に、無欠陥領域を形成する場合は、結晶中の酸素濃度が低くなる傾向があるため、バルク部に前述したような酸素析出物2を成長させることが難しい場合がある。
次に、このようにして得られたシリコン単結晶を、周知の方法により、シリコンウェーハにスライスして、少なくとも半導体デバイス形成面が鏡面研磨されたシリコンウェーハを製造する。具体的には、シリコン単結晶を内周刃またはワイヤソー等によりウェーハ状にスライスした後、外周部の面取り、ラッピング、エッチング、鏡面研磨等の平坦加工を行う。
上記のようにして得られた鏡面研磨されたシリコンウェーハに対して行なう熱処理は、周知の縦型熱処理装置を用いて行う。
図2は、本発明の熱処理における温度シーケンスの一例を示す概念図である。
最初に、周知の縦型熱処理装置の温度T(好ましくは700℃以下)に保持された反応室内に、前記鏡面研磨されたウェーハを、例えば、周知の縦型ボードに枚葉で複数枚保持して投入し、非酸化性ガス雰囲気中、1100℃以上1250℃以下の最高到達温度T(以下、これを温度Tと略する)まで昇温速度ΔTu(0.1℃/分未満)で昇温し、前記温度Tで、30分以上2時間以下(t)保持する。その後、前記温度Tから前記反応室からのウェーハの取り出し温度(例えば、温度T)まで、降温速度ΔTdで降温する。
前記育成するシリコン単結晶の酸素濃度が1.5×1018atoms/cm未満である場合には、酸素濃度が低いため、前記中間層の酸素濃度を、0.8〜1.2×1018atoms/cm3とすることができない場合がある。
前記熱処理における反応室内への投入温度が700℃を超える場合には、室温(クリーンルーム:約25℃)からの急激な温度変化によりウェーハにスリップ転位が発生しやすくなるため好ましくない。
前記投入温度は、生産性等の観点からその下限値は、300℃以上であることが好ましい。
前記最高到達温度が1100℃未満である場合には、温度が低いため、表層部に存在するCOP(Crystal Originated Particle)等の欠陥を低減させることが難しい場合がある。前記最高到達温度が1250℃を超える場合には、温度が高いため、当該熱処理においてスリップ転位が発生しやすくなる場合がある。
前記昇温速度ΔTuが0.1℃/分を超える場合には、昇温速度ΔTuが早いため、多面体酸素析出物よりも板状酸素析出物が優勢に成長されにくい場合がある。
前記昇温速度ΔTuは、好ましくは、0.01〜0.1℃/分である。
前記最高到達温度の保持時間(t)が30分未満である場合には、熱処理時間が少ないため、十分に、表層部のCOP等の低減を図ることが難しい場合がある。前記保持時間(t)が2時間を越える場合には、生産性が低下すると共に、スリップ転位が発生しやすくなり、また、その他、不純物汚染等の他の不具合も発生する場合がある。
前記熱処理における前記反応室からの取り出し温度においても700℃以下であることが好ましい。
前記取り出し温度が700℃を超える場合には、室温(クリーンルーム:約25℃)への急激な温度変化によりウェーハにスリップ転位が発生しやすくなるため好ましくない。
前記取り出し温度は、生産性等の観点からその下限値は、300℃以上であることが好ましい。
前記熱処理における前記最高到達温度からの降温速度ΔTdは、前記熱処理において温度変化によるスリップ転位が発生しない速度に制御すれば特に限定されない。前記スリップ転位が発生しない速度は、例えば、1〜5℃/分である。
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により限定解釈されるものではない。
[試験1]
CZ法により窒素ドープ(石英ルツボ内へのポリシリコン積載時に窒化膜が形成されたシリコンウェーハ片を同時に積載)を行い、かつ、石英ルツボの回転数や炉内圧力を調整してV/G値(V:引き上げ速度、G:シリコン融点から1300℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値)を0.28〜0.32mm/℃・minに制御して直胴部がV−リッチ領域からなるN−type、面方位(100)、酸素濃度が1.5〜1.8×1018atoms/cmであるシリコン単結晶を育成後、該インゴットの直胴部を切断して、酸素濃度が異なるV−リッチ領域からなる直径300mmの円板状のスライスウェーハを得た。
この酸素濃度は、二次イオン質量分析装置(SIMS)を用いて測定したスライスウェーハの半導体デバイス形成面側の表面から深さ1μmまでの平均濃度である(以下同じ)。
次に、得られたスライスウェーハに対して、両面(表裏面)のラッピング処理を行い、更に、酸性溶液(弗酸(HF)、硝酸(HNO)、酢酸(CHCOOH)及び水(HO))を一定の比率で混合した溶液)によりエッチング処理を行い、最後に、両面の鏡面研磨処理を行った。
次に、鏡面研磨を行った酸素濃度が異なるウェーハを、周知の縦型ボートに枚葉で10枚ずつ保持して、周知の縦型熱処理装置の反応室内に投入し、図2に示す熱処理シーケンスにて、更に、昇温速度ΔTu及び最高到達温度Tの保持時間(t)をそれぞれ変化させて、表面からバルク部上端までの表層部の厚さ、中間層の酸素濃度がそれぞれ異なるシリコンウェーハを複数製造した。
その他の熱処理条件は下記の通りである。
・T:700℃
・T:1100℃
・ΔTd:1℃/分〜3℃/分
前記熱処理を行ったウェーハに対して、半導体デバイス形成面となる表面側の表層部の欠陥密度を評価した。この欠陥密度の評価は、レイテックス社製LSTDスキャナMO601を用いて、各々の測定表面から深さ5μmまでの深さ領域の欠陥数を検出することで行った。
また、前記熱処理を行ったウェーハに対して、BMD析出熱処理(780℃で3時間熱処理した後、1000℃で16時間熱処理)を施した後、ウェーハのバルク部まで鏡面研磨を行い、前記密度比(X)をIRトモグラフィ(株式会社レイテックス製 MO−411)にて評価した。
また、前記BMD析出熱処理を行ったサンプルに関し、ウェーハを径方向に劈開して斜め研磨(表面からの角度30°)を行い、その研磨面をSEM(Scanning Electron Microscope)により観察し、前記表面からバルク部の上端までの表層部の厚さを算出した。更に、二次イオン質量分析装置(SIMS)を用いて、表面の深さ5μmからバルク部の上端までの中間層の酸素濃度を測定し、平均値を算出した。
また、図2に示す熱処理シーケンスにおける熱処理を行ったウェーハに対して、枚葉式急速加熱・急速冷却熱処理装置を用いて、700℃で保持された反応室内に投入し、昇温速度50℃/秒にて、最高到達温度1350℃まで昇温し、1350℃を15秒間保持した後、降温速度50℃/秒にて、700℃まで降温する急速加熱・急速冷却熱処理(Rapid Thermal Process:以下、RTPという)を施した後に、半導体デバイス形成面の表面から深さ5μmの位置における転位の発生の有無を、X線トポグラフィ(株式会社リガク製 XRT300)にて測定した。 この深さ5μmの位置における転位の発生の有無の評価は、前記RTPを施した後、半導体デバイス形成面側を5μm鏡面研磨により除去して、X線トポグラフィにより測定することで行なった。
更に、図2に示す熱処理シーケンスにおける熱処理を行ったウェーハに対して、Cu(NO3)水溶液で、Cuを故意に汚染した後、半導体デバイス形成面となる表面の表層部をフッ硝酸にて溶解し、前記表層部を溶解させたフッ硝酸中に含まれるCu濃度をICP−MS(ICP-Mass Spectrometry:ICP質量分析)にて評価した。
表1に、本試験における実験条件及び評価結果を示す。
Figure 2013206981
表1から分かるように、中間層の酸素濃度が0.8〜1.2×1018atoms/cmである場合(実施例1〜12)は、転位の発生もなく、Cu濃度も低いことが認められる。更に、表面からバルク部上端までの距離が10〜20μmである場合(中間層が5〜15μmである場合:実施例1から3、実施例5から7)は、前記距離が20μmを超える場合(中間層が15μmを超える場合:実施例4、8)よりもCu濃度が更に低いことが認められる。
なお、中間層の酸素濃度が0.6×1018atoms/cm未満である場合(比較例1から3)、酸素濃度が1.2×1018atoms/cmを超える場合(比較例4から6)は、転位の発生が認められる。
なお、比較例4から6のサンプルにおいて、BMD析出熱処理(780℃で3時間熱処理した後、1000℃で16時間熱処理)を施した後、ウェーハの表面から深さ7μmまで鏡面研磨を行い、その表面のBMD密度をIRトモグラフィ(株式会社レイテックス製 MO−411)にて評価したところ、8.0×10/cmのBMDが検出された。なお、実施例1から12のサンプルについても同様にBMD析出熱処理を施した後、ウェーハの表面から深さ7μmの位置のBMD密度を測定したところ、いずれも検出限界以下(約3.0×10/cm以下)であった。また、密度比(X)は、試験1のいずれのサンプルとも95以上であった。
1 シリコンウェーハ
1a 表層部
1b バルク部
1aa デバイス形成層
1ab デバイス非形成層

Claims (3)

  1. 表面から少なくとも深さ5μmまでの表層部は、LSTD密度が1.0個/cm2未満であり、
    前記表層部を除くバルク部は、多面体酸素析出物よりも板状酸素析出物が優勢に成長し、
    前記表層部と前記バルク部との間には、前記板状酸素析出物が成長しない中間層が設けられ、前記中間層は、酸素濃度が0.8〜1.2×1018atoms/cm3であることを特徴とするシリコンウェーハ。
  2. 前記中間層の厚さは、少なくとも5μm以上15μm以下であることを特徴とする請求項1に記載のシリコンウェーハ。
  3. 前記板状酸素析出物は、散乱光強度が3000〜5000a.u.であり、密度が1.0×10〜6.0×10個/cm3であることを特徴とする請求項1又は2記載のシリコンウェーハ。
JP2012072176A 2012-03-27 2012-03-27 シリコンウェーハ Pending JP2013206981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012072176A JP2013206981A (ja) 2012-03-27 2012-03-27 シリコンウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012072176A JP2013206981A (ja) 2012-03-27 2012-03-27 シリコンウェーハ

Publications (1)

Publication Number Publication Date
JP2013206981A true JP2013206981A (ja) 2013-10-07

Family

ID=49525802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012072176A Pending JP2013206981A (ja) 2012-03-27 2012-03-27 シリコンウェーハ

Country Status (1)

Country Link
JP (1) JP2013206981A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181787A1 (ja) * 2015-05-08 2016-11-17 株式会社Sumco シリコンエピタキシャルウェーハ、その製造方法
JP2017132686A (ja) * 2016-01-22 2017-08-03 株式会社Sumco シリコン単結晶の製造方法およびシリコンウェーハ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS603130A (ja) * 1983-06-03 1985-01-09 モトロ−ラ・インコ−ポレ−テツド シリコン・ウエ−ハの無欠陥表面層の形成法
JP2005050942A (ja) * 2003-07-31 2005-02-24 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
JP2006269896A (ja) * 2005-03-25 2006-10-05 Sumco Corp シリコンウェーハ及びシリコンウェーハの製造方法
JP2009231430A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハ
JP2009269779A (ja) * 2008-05-02 2009-11-19 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ評価用の標準サンプル、その製造方法及び標準サンプルを用いた評価方法
JP2011029578A (ja) * 2009-03-27 2011-02-10 Covalent Materials Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2011165812A (ja) * 2010-02-08 2011-08-25 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS603130A (ja) * 1983-06-03 1985-01-09 モトロ−ラ・インコ−ポレ−テツド シリコン・ウエ−ハの無欠陥表面層の形成法
JP2005050942A (ja) * 2003-07-31 2005-02-24 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
JP2006269896A (ja) * 2005-03-25 2006-10-05 Sumco Corp シリコンウェーハ及びシリコンウェーハの製造方法
JP2009231430A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハ
JP2009269779A (ja) * 2008-05-02 2009-11-19 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ評価用の標準サンプル、その製造方法及び標準サンプルを用いた評価方法
JP2011029578A (ja) * 2009-03-27 2011-02-10 Covalent Materials Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2011165812A (ja) * 2010-02-08 2011-08-25 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181787A1 (ja) * 2015-05-08 2016-11-17 株式会社Sumco シリコンエピタキシャルウェーハ、その製造方法
JP2016210649A (ja) * 2015-05-08 2016-12-15 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
US10211066B2 (en) 2015-05-08 2019-02-19 Sumco Corporation Silicon epitaxial wafer and method of producing same
JP2017132686A (ja) * 2016-01-22 2017-08-03 株式会社Sumco シリコン単結晶の製造方法およびシリコンウェーハ

Similar Documents

Publication Publication Date Title
JP5537802B2 (ja) シリコンウエハの製造方法
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP2010040587A (ja) シリコンウェーハの製造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
US9117676B2 (en) Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device
JP5207706B2 (ja) シリコンウエハ及びその製造方法
JP6484762B2 (ja) 単結晶シリコン板状体およびその製造方法
JP5984448B2 (ja) シリコンウェーハ
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JP4549589B2 (ja) シリコン半導体基板およびその製造方法
JP2013206981A (ja) シリコンウェーハ
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JP2013048137A (ja) シリコンウェーハの製造方法
JP5999949B2 (ja) シリコンウェーハの製造方法
JP2013201314A (ja) シリコンウェーハの製造方法
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP5641533B2 (ja) シリコンウェーハの熱処理方法
JP2012015298A (ja) シリコンウェーハ及びその製造方法
JP2001284362A (ja) シリコンウェーハの製造方法
JP6333182B2 (ja) シリコンウェーハ及びその製造方法
WO2021166896A1 (ja) 半導体シリコンウェーハの製造方法
JP2012178514A (ja) シリコンウェーハの熱処理方法
JP5227586B2 (ja) アニールシリコンウエハの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160801