KR20170126004A - 실리콘 에피택셜 웨이퍼, 그의 제조 방법 - Google Patents

실리콘 에피택셜 웨이퍼, 그의 제조 방법 Download PDF

Info

Publication number
KR20170126004A
KR20170126004A KR1020177031302A KR20177031302A KR20170126004A KR 20170126004 A KR20170126004 A KR 20170126004A KR 1020177031302 A KR1020177031302 A KR 1020177031302A KR 20177031302 A KR20177031302 A KR 20177031302A KR 20170126004 A KR20170126004 A KR 20170126004A
Authority
KR
South Korea
Prior art keywords
silicon
wafer
single crystal
epitaxial
density
Prior art date
Application number
KR1020177031302A
Other languages
English (en)
Other versions
KR101847481B1 (ko
Inventor
토모카즈 가타노
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20170126004A publication Critical patent/KR20170126004A/ko
Application granted granted Critical
Publication of KR101847481B1 publication Critical patent/KR101847481B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/02—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by sawing
    • B28D1/08—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by sawing with saw-blades of endless cutter-type, e.g. chain saws, i.e. saw chains, strap saws
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/007—Pulling on a substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

결정의 질소 농도를 1×1011∼2×1013atoms/㎤, 결정 냉각 속도를 실리콘 융점∼1350℃가 4.2℃/min 정도, 1200∼1000℃가 3.1℃/min 정도, 웨이퍼의 산소 농도를 9.5×1017∼13.5×1017atoms/㎤가 되도록 실리콘 단결정을 인상하고, 당해 실리콘 단결정으로부터 슬라이스된 웨이퍼에, 처리 조건이 875℃, 30min 정도인 열처리를 실시한 후, 에피택셜층 성장을 행함으로써, 규정의 산소 농도를 유지하면서 에피 결함을 늘리는 일 없이 slip 발생이 없는 에피 웨이퍼를 제조한다.

Description

실리콘 에피택셜 웨이퍼, 그의 제조 방법{SILICON EPITAXIAL WAFER AND METHOD FOR PRODUCING SAME}
본 발명은, 실리콘 에피택셜 웨이퍼의 제조 방법에 적합한 기술 및, 규정의 산소 농도를 유지하면서 게터링 효과를 가진 채로 에피 결함을 늘리는 일 없이 slip 발생이 없는 실리콘 에피택셜 웨이퍼에 관한 것이다.
본원은, 2015년 5월 8일에, 일본에 출원된 일본특허출원 2015-095604호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
종래부터, 수율의 저하를 방지하기 위해, 디바이스 공정 등에서 금속 오염에 대응 가능한 IG(인트린직 게터링)능을 갖고, 또한, 디바이스 영역에 있어서의 결함이 없는 웨이퍼로서, 에피택셜 웨이퍼가 제조되고 있다.
특허문헌 1, 2, 4, 5에 있어서는, 실리콘 단결정 인상시에 질소를 도핑하고, 이 단결정으로부터 슬라이스된 웨이퍼에 열처리를 실시하는 에피택셜 웨이퍼의 제조 방법이 기재되어 있다.
특허문헌 3에는, V/G의 제어에 관한 것이 기재되어 있다.
일본특허공보 제 3626364호 일본특허공보 제 4102988호 일본특허공보 제 4224966호 일본공개특허공보 2004-304095호 일본공개특허공보 2007-186376호
그런데, 최근, 디자인 룰의 미세화 등의 디바이스 제조 공정에 있어서의 처리 조건 변화에 수반하여, 디바이스 제조 공정에 있어서, 극단(極短)시간 어닐링과 같은, 열적으로 혹독한 처리가 행해지게 되었다. 구체적으로는, 1150℃∼1200℃의 온도에서 1밀리초 전후와 같은 처리이다.
이러한 열적 조건의 격렬화(엄열화)에 수반하여, 이전에는 발생하지 않았던 slip이 발생한다는 현상이 보여지게 되었다. 이러한 slip 발생에는, 벌크 중의 산소 석출물(BMD) 밀도가 영향을 주고 있다고 생각되어, BMD 밀도를 감소시킴으로써 slip 발생을 방지할 수 있다고 생각된다.
일반적으로, BMD 밀도는 질소 농도가 높을 수록 높아진다. 그래서 본원 발명자들은, 질소 농도를 저감시키는 것을 시행했다. 그러나, 질소 농도를 저하시키면, BMD 밀도가 지나치게 저하해 버려, 충분한 IG능이 나타지지 않는다는 문제가 발생했다.
또한, 도핑하는 질소는 편석에 의해 인상되는 실리콘 단결정의 top측과 tail측에서 그 농도가 변화한다. 질소 농도가 높아지면 BMD 밀도가 높아질 뿐만이 아니라, 에피택셜층에 형성되는 적층 결함(에피 결함)이 발생할 가능성도 높아진다. 이 때문에, 충분한 IG능을 갖는 BMD 밀도를 실현하는 것, 에피택셜층에 형성되는 적층 결함(에피 결함)이 없는 것, Slip 발생을 방지하는 것을, 웨이퍼가 되는 직동부(直胴部)의 전체 길이에 걸쳐 동시에 실현 가능하게 하기 위해서는, 어느 특성에나 영향을 주는 질소 농도를 일정한 범위 내가 되도록 설정할 필요가 있고, 이러한 실리콘 단결정을 인상하는 것은 매우 어려워, 실현될 수 없었다.
또한, 에피택셜 성장시키기 전에, 열처리를 행하는 경우도 있지만, 이 열처리 온도가 고온이면 BMD 밀도가 높아진다. 그 때문에, 이 열처리 조건을 저온측으로 변경하는 것이나, 이 열처리를 제거함으로써, BMD 밀도를 저하시키는 것도 생각할 수 있다. 그러나, 열처리 조건을 변경하는 것만으로는, 전술한, 충분한 IG능을 갖는 BMD 밀도를 실현하는 것, 에피 결함이 없는 것, Slip 발생을 방지하는 것을 동시에 실현할 수 없었다.
본 발명은, 상기의 사정을 감안하여 이루어진 것으로, 에피택셜층 표면에 있어서의 결함 밀도가 0.01(개/㎠) 이하로 에피 결함이 매우 적고, 극단시간 어닐링을 실시해도 slip 발생이 없고, 또한 게터링능을 갖는 실리콘 에피택셜 웨이퍼의 제조 방법을 제공한다는 목적을 달성하려고 하는 것이다.
본 발명의 실리콘 에피택셜 웨이퍼의 제조 방법은, 실리콘 에피택셜 웨이퍼의 제조 방법으로서,
단결정 중의 질소 농도를 1×1011∼2×1013atoms/㎤, 산소 농도를 9.5×1017∼13.5×1017atoms/㎤(ASTM F123-1979)로 하고,
결정 냉각 속도를 실리콘 융점∼1350℃가 4.2℃/min 정도, 또한, 1200∼1000℃가 3.1℃/min 정도로 하여 실리콘 단결정을 인상하고,
당해 실리콘 단결정으로부터 슬라이스된 실리콘 웨이퍼에, 처리 조건이 850℃ 이상 900℃ 미만, 30min 정도인 열처리를 실시한 후,
에피택셜층을 형성함으로써,
780℃, 3시간, 및, 1000℃, 16시간의 산소 석출 평가 열처리를 행한 경우의 산소 석출물 밀도를 1×108∼5×109개/㎤로 함으로써 상기 과제를 해결했다.
본 발명의 실리콘 에피택셜 웨이퍼의 제조 방법은, 상기 산소 농도를 상기 실리콘 단결정 top측에서 높게, 상기 실리콘 단결정 tail측에서 낮게 할 수 있다.
본 발명의 실리콘 에피택셜 웨이퍼는, 실리콘 에피택셜 웨이퍼로서,
실리콘 웨이퍼 중의 산소 농도가 9.5×1017∼13.5×1017atoms/㎤(ASTM F123-1979)이고, 780℃, 3시간, 및, 1000℃, 16시간의 산소 석출 평가 열처리를 행한 경우의 실리콘 웨이퍼 중의 산소 석출물 밀도가 1×108∼5×109개/㎤이고, 또한 극단시간 어닐링을 실시한 경우에 slip이 발생하지 않는 것이 바람직하다.
본 발명의 실리콘 에피택셜 웨이퍼는, 에피택셜층 표면의 결함 밀도가 0.01개/㎠ 이하인 것이 가능하다.
본 발명에 있어서는, 제조된 에피택셜 웨이퍼에 있어서, 에피택셜 성장 전에 있어서의 웨이퍼의 산소 농도를 9.5×1017∼13.5×1017atoms/㎤로 하는 것이 바람직하다. 전술한 바와 같이 도핑하는 질소는 편석에 의해 인상되는 실리콘 단결정의 top측과 tail측에서 그 농도가 변화하여, 단결정의 top측에서는 질소 농도가 낮고, tail측을 향하여 증가한다. 산소 농도를 단결정의 top측에서 높게, tail측에서 낮아지도록 상기 범위에서 조정하면, 질소 농도의 변화를 보상하여 적절한 산소 석출물(BMD) 밀도를 얻을 수 있기 때문이다.
그 상태에 있어서, 1150℃∼1200℃의 온도에서 1밀리초 전후와 같은 열적으로 과혹한 극단시간 어닐링 처리를 행한 경우에서도, slip의 발생을 방지하는 것이 요구된다. 본원 발명자들은, 이 slip 발생의 원인에 대해서, BMD의 밀도 뿐만 아니라, 디바이스 공정에 있어서의 이 극단시간 어닐링시에 웨이퍼(벌크) 중에 사이즈가 큰 BMD가 존재하고, 이 BMD를 기점으로 하여 slip이 발생한다는 새로운 메커니즘에 생각이 미치는 것에 이르러, 에피 결함이 발생하지 않도록 BMD 밀도를 저하시키지만, IG능을 확보하기에 충분한 BMD 밀도를 유지함과 함께 그 사이즈를 작게 하는 것으로 했다. 본원에서 대상으로 하는 극단시간 어닐링은, 매우 단시간에 고온까지 웨이퍼의 부분을 승온하고 또한 강온하기 때문에, 매우 큰 열응력이 부하되어 slip이 발생하는 것이다. 본원은, 전술한 처리 온도 및 처리 시간의 처리에 대응하는 열응력을 발생하는 것이 대상이다. 또한, 본원에 있어서, 처리 온도 및 처리 시간은 상기의 값에 한정하는 것은 아니다.
여기에서, 질소 농도를 저하시킴으로써, BMD 밀도의 저감을 시도했다. 질소 농도의 저하에 의해 BMD 밀도는 저하하지만, 충분한 IG 효과를 나타내는 레벨보다도 BMD 밀도가 지나치게 내려가 버린다. 또한, 질소의 도핑은 편석에 의해, 도 4b에 나타내는 바와 같이, 인상 길이에 따라 변화해 버리기 때문에, 이에 수반하여 BMD 밀도가 인상 길이에 따라 변화하지만, 이 변화가 허용 범위를 벗어나지 않도록 할 필요가 있다. 그래서, BMD를 에피 후에 남기기 위해, 도 4a에 나타내는 바와 같이 산소 농도를 단결정 top측에서 높게, tail측에서 낮게 하도록 하고, 동시에, 단결정의 열이력을 제어함으로써 BMD의 핵이 되는 공공(空孔) 밀도를 증가시켜 BMD 밀도의 감소를 보상하도록 했다. 또한 에피택셜 성장 전에 열처리를 행하여, 그 처리 온도를 적절히 설정하고, 최종적인 BMD 밀도를 확보하는 것으로 했다.
에피택셜 성장 전의 열처리에 있어서의 처리 온도를 850℃보다 낮게 하거나 또는 열처리를 행하지 않은 경우(저온 열처리), BMD 밀도는 2×107∼2×109개/㎤ 정도의 범위가 되고, BMD 밀도는 제어되어 있지 않은 상태이다. 특히, BMD 밀도가 1×108개/㎤ 정도를 하회하면 충분한 게터링능을 나타내지 않도록 되어 버린다. 그래서, BMD 밀도의 저하를 방지하기 위해, 질소 농도를 2×1013atoms/㎤ 정도가 하한이 되도록 설정할 필요가 있었다. 이것은, 특히 편석에 의해 tail측에 비해 top측의 질소 농도가 낮아져 버리는 것에 대응하기 위해, 질소 농도의 하한을 설정한 것이다. 그러나, 이와 같이 질소 농도의 하한값을 설정하는, 즉, top측의 질소 농도가 BMD 밀도의 하한값을 하회하지 않도록 설정하면, tail측의 질소 농도가 그보다도 높아지기 때문에, 이러한 질소 농도에서는, 에피 결함이 증가하여 고품질용 웨이퍼로서는 적합하지 않다. 반대로, 질소 농도를 내리면, 필요한 BMD 밀도에 도달하지 않아, 충분한 게터링능을 갖지 않도록 되어 버린다.
또한, 열처리에 있어서의 처리 온도를 900℃ 이상으로 높게 하여 게터링능을 부여하는 경우, 디바이스 프로세스의 미세화에 대응하기 위한 극단시간 어닐링에 의해 BMD를 기점으로 한 slip이 발생해 버린다. 이 조건만으로는 충분한 게터링능과 slip 발생 방지의 양쪽을 충족하도록 제어할 수 없다.
그래서, 본원 발명자들은, BMD의 핵이 되는 공공 밀도를 상승시킨다는 의도에 기초하여, 결정의 열이력의 제어를 행하는 것으로 했다. 이에 따라, 질소 농도, 열처리 조건, 산소 농도와는 상이한 팩터로, BMD 밀도를 제어하는 것을 가능하게 한 것이다. 그러나, 전술한 바와 같이, 이들 팩터는 모두 상관 관계가 있어, 독립적으로 단일의 팩터만 변화시킬 수 없기 때문에, 이들 관련성을 감안하여, 최적 조건을 견출한 것이다.
그 결과로서, 본 발명의 에피택셜 웨이퍼의 제조 방법은, 단결정 중의 질소 농도를 1×1011∼2×1013atoms/㎤, 산소 농도를 9.5×1017∼13.5×1017atoms/㎤로 하고, 결정 냉각 속도를 실리콘 융점∼1350℃가 4.2℃/min 정도, 또한, 1200∼1000℃가 3.1℃/min 정도로 하여 실리콘 단결정을 인상하고,
당해 실리콘 단결정으로부터 슬라이스된 웨이퍼에, 처리 조건이 850℃ 이상 900℃ 미만, 30min 정도인 열처리를 실시한 후,
에피택셜층 성장을 행함으로써,
780℃, 3시간, 및, 1000℃, 16시간의 열처리를 행한 후의 산소 석출물(BMD) 밀도를 1×108∼5×109개/㎤로 하는 것이 가능해졌다. 그 결과, 극단시간 어닐링을 실시해도 slip이 발생하지 않고, 에피택셜층 표면의 결함 밀도가 0.01개/㎠ 이하인 에피택셜 웨이퍼를 제조할 수 있었다.
여기에서, 질소 농도는, 편석을 고려하여, 상한값과 하한값이 상기의 범위 내가 되도록 인상시에 도핑한다. 질소의 도핑은, 질소 함유 재료를 원료 용융시에 소정량 추가하거나, 인상 분위기에 질소 함유 가스를 혼입하는 것 등, 공지의 수단에 의해 실현될 수 있다.
또한, 결정 냉각 속도는, 원료인 실리콘 융액으로부터 고화된 실리콘 단결정의 최초의 부분이 되는 실리콘 융점∼1350℃ 및 그 보다도 냉각된 1200∼1000℃의 범위에 있어서 냉각 속도를 제어하는 것이다. 이에 따라 공공 밀도·분포를 소망하는 상태로 제어한다. 또한, 냉각 속도의 제어는, 온도 제어 수단(가열·냉각 수단)을 갖는 핫 존(열 차폐체 등)이 형성된 인상 장치에 의해 행할 수 있다. 예를 들면, 도 2에 나타내는 구조를 갖는 것을 적응할 수 있다.
여기에서, 실리콘 융점∼1350℃에 있어서의 냉각 속도가 4.2℃/min 정도란, 3.9∼4.6℃/min의 범위이면 좋고, 4.0∼4.4℃/min이 보다 바람직한 범위인 것을 의미하고 있다. 상기의 범위보다도 냉각 속도가 낮을 때는, 에피택셜 웨이퍼 상에 에피 결함이 발생하기 쉬워지기 때문에 바람직하지 않다. 또한, 상기의 범위보다 냉각 속도가 높을 때는, 인상된 결정이 단결정으로 되지 않아 다시 행할 가능성이 높아져 효율이 나쁘기 때문에 바람직하지 않고, 또한, 결정의 외형이 변형하기 때문에 바람직하지 않다.
또한, 1200∼1000℃에 있어서의 냉각 속도가 3.1℃/min 정도란, 2.9∼4.5℃/min의 범위이면 좋고, 3.0∼3.5℃/min가 보다 바람직한 범위인 것을 의미하고 있다. 상기의 범위 외에서는 에피택셜 웨이퍼 상에 에피 결함이 발생하기 쉬워지기 때문에, 바람직하지 않다.
열처리에 있어서의 처리 조건을 850℃ 이상 900℃ 미만, 30min 정도로 한 것은, 충분한 IG능을 나타내는 BMD 밀도를 확보하고, 또한 slip이 발생하지 않는 BMD 사이즈로 하기 위함이다.
여기에서, 처리 시간에 관해서는, 30min 정도, 즉, 1할 정도의 폭을 갖는 범위, 30±3min, 27∼33min으로 하는 것을 의미하고 있다. 이 범위보다 짧은 경우는 충분한 BMD 밀도를 확보하지 못하고, 이 범위보다 길게 해도 BMD 밀도에 변화가 없다. 또한, 처리 온도가 상기의 범위보다 낮은 경우, 충분한 IG 효과를 얻는 BMD 밀도를 얻기 위해 질소 농도를 높게 할 필요가 있고, 그 경우 에피택셜 웨이퍼 상에 에피 결함이 발생할 우려가 있어 바람직하지 않다. 또한 BMD 밀도가 안정되지 않아, 소망하는 상태로 제어할 수 없기 때문에 바람직하지 않다. 처리 온도가 상기의 범위보다 높게 설정된 경우에는, BMD가 성장하여 사이즈가 커진다고 생각되고, 그 사이즈가 큰 BMD를 기점으로 한 slip이 발생하기 때문에 바람직하지 않다.
웨이퍼의 산소 농도는, 도 4a에 나타내는 바와 같이, 인상시의 단결정 중에서 고화율에 의해 변화시킬 수 있지만, 그 경우 단결정 인상시에 있어서의 도가니와 단결정의 회전 상태, 인상 분위기 조건을 설정함으로써 제어하여, 9.5×1017∼13.5×1017atoms/㎤의 범위로 하는 것이다. 또한, 다른 조건을 각 인상시 및 열처리시에 설정함과 함께, 전술한 질소 농도의 변화를 포함하는 BMD 밀도의 미조정을 이 산소 농도의 제어로 행한다. 이때, 상기의 범위로부터 산소 농도가 벗어나지 않도록 설정한다.
본 발명의 실리콘 에피택셜 웨이퍼의 제조 방법은, 상기 산소 농도를 상기 실리콘 단결정 top측에서 높게, 상기 실리콘 단결정 tail측에서 낮게 할 수 있다.
본 발명의 에피택셜 막성장은, 통상의 조건에서 행할 수 있고, 예를 들면, 감압하, 1300℃ 정도의 온도 조건에서, 트리클로로실란 등의 성막 가스를 공급함으로써, 1∼7㎛ 정도의 막두께의 에피택셜층을 성장시키는 것이다.
본 발명에서는, 이들 처리 조건을 모두 충족함으로써, 비로소, 780℃, 3시간, 및, 1000℃, 16시간의 산소 석출 평가 열처리를 행한 후의 BMD 밀도를 1×108∼5×109개/㎤로 하는 것이 가능해진다.
이에 따라, 극단시간 어닐링을 실시해도 Slip이 발생하지 않고, 에피 표면의 결함 밀도가 0.01개/㎠ 이하인 에피택셜 웨이퍼를 제조할 수 있다.
이 경우의 극단시간 어닐링은, 1150℃∼1200℃의 온도에서 1밀리초 전후와 같은 처리, 또는 이들과 동일 정도로 열적으로 혹독한 처리를 의미하는 것이다. 여기에서, 1밀리초 전후란, 0.7 내지 1.1밀리초를 의미한다.
또한, slip이 발생하지 않는다는 것은, X선으로 촬영한 화상의 육안 검사에 있어서, 0.1㎜ 이상의 크기의 slip 결함이 웨이퍼 표면에 존재하지 않는 것을 의미한다. 이때, ×10, ×30 정도의 현미경으로의 확대 화상을 이용하여 판정을 한다.
본 발명에 의하면, 이들 조건을 모두 충족함으로써 비로소, 충분한 게터링능을 가짐과 함께, 또한, 극단시간 어닐링을 실시해도 slip이 발생하지 않고, 에피 결함이 저감된 상태를 유지한 에피택셜 웨이퍼를 제공할 수 있다는 효과를 나타낼 수 있다.
도 1은 본 발명에 따른 에피택셜 웨이퍼의 제조 방법의 일 실시 형태에 있어서의 실리콘 에피택셜 웨이퍼를 나타내는 단면도이다.
도 2는 본 발명에 따른 에피택셜 웨이퍼의 제조 방법의 일 실시 형태에서 사용하는 CZ로(爐)의 종단면이다.
도 3은 본 발명에 따른 에피택셜 웨이퍼의 제조 방법의 일 실시 형태에 있어서의 실리콘 단결정을 나타내는 개략 정면도이다.
도 4a는 실리콘 단결정 인상에 있어서의 고화율에 대한 산소 농도의 변화를 나타내는 그래프이다.
도 4b는 실리콘 단결정 인상에 있어서의 고화율에 대한 질소 농도의 변화를 나타내는 그래프이다.
이하, 본 발명에 따른 에피택셜 웨이퍼의 제조 방법의 일 실시 형태를, 도면에 기초하여 설명한다.
도 1은, 본 실시 형태에 있어서의 실리콘 에피택셜 웨이퍼를 나타내는 단면도로서, 도면에 있어서, 부호 W는, 실리콘 에피택셜 웨이퍼이다.
본 실시 형태에 따른 실리콘 에피택셜 웨이퍼(W)는, 예를 들면 MOS, 메모리, 등의 반도체 소자에 적응되는 것으로, 도 1에 나타내는 바와 같이, CZ법에 의해 인상된 실리콘 단결정으로부터 슬라이스된 웨이퍼(W0) 상에 에피택셜층(W1)이 성막되고, 벌크에 있어서의 산소 농도가 9.5×1017∼13.5×1017atoms/㎤의 범위로 되어 있고, 에피택셜층(W1) 표면의 에피 결함이 0.01개/㎠ 이하로 되어 있어, 극단시간 어닐링을 실시해도 slip이 발생하지 않는 것으로 되어 있다.
이 실리콘 웨이퍼의 제조 방법으로서는, 우선, 실리콘 단결정 인상 공정으로서, 석영 도가니 내에 실리콘 결정의 원료인 폴리 실리콘을 적층 배치한다. 이어서에, Ar 분위기 또는 수소 등의 소정 가스를 함유한 소정 분위기로서 CZ 결정을 인상한다. 또한, CZ 결정이란, 자장 인가 CZ 결정도 포함한 초크랄스키법(CZ법)으로 제조된 결정의 호칭이다.
이때, 질소 첨가 실리콘 단결정으로서, 소정량의 질소 농도가 되도록 원료 단계에서 질소를 포함하는 화합물을 첨가하거나, 질소가 존재하는 분위기 중에서 실리콘 단결정을 인상한다. 동시에, p－타입이면 도펀트로서 B(붕소)와 같이, 설정되는 기판의 타입에 따라 소정량의 도펀트를 원료에 투입한다. 또한, 인상시에, 분위기 가스종, 유량, 압력, 및, 도가니와 단결정 회전 속도 등을 설정하여 단결정의 산소 농도를 제어한다.
이하, 질소 첨가 CZ 실리콘 단결정의 인상에 대해서 설명한다. φ300㎜ 내지 φ450㎜의 사이즈의 웨이퍼에 대해서 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
도 2는, 본 실시 형태에 있어서의 실리콘 단결정의 제조를 설명하는 데에 적합한 CZ로의 종단면도이다. CZ로는, 챔버 내의 중심부에 배치된 도가니(석영 도가니)(101)와, 도가니(101)의 외측에 배치된 히터(102)를 구비하고 있다. 도가니(101)는, 내측에 원료 융액(103)을 수용하는 석영 도가니(101)를 외측의 흑연 도가니(101a)로 보유지지하는 이중구조로, 페디스털이라고 칭해지는 지지축(101b)에 의해 회전 및 승강 구동된다. 도가니(101)의 상방에는, 원통 형상의 열 차폐체(107)가 형성되어 있다. 열 차폐체(107)는, 흑연으로 외각을 만들고, 내부에 흑연 펠트를 충전함과 함께 도시하지 않는 수냉관 등으로 되는 냉각 수단이나 히터 등의 가열 수단으로 이루어지는 온도 제어 수단을 갖는 구조이다.
이 CZ로는, 예를 들면, φ300㎜ 사이즈의 웨이퍼용의 인상의 경우, 목표 직경이 310㎜, 보디 길이가 예를 들면 1200㎜인 φ300㎜의 단결정 육성이 가능한 것으로 된다.
다음으로, CZ 실리콘 단결정을 육성하기 위한 조업 조건의 설정 방법에 대해서 설명한다.
우선, 도가니 내에 고순도 실리콘의 다결정을 장입하고, 예를 들면, 결정 중의 저항율이 p－타입이 되도록, 도펀트 붕소(B)를 첨가한다.
본 발명에 있어서, p타입 또는 p－타입이란 저항율 1∼100Ω㎝에 상당하는 붕소(B) 농도를 갖는 웨이퍼이고, p＋타입이란 저항율 0.1Ω㎝∼1Ω㎝에 상당하는 붕소 농도를 갖는 웨이퍼이다. n타입 혹은 n－타입이란 저항율 1∼100Ω㎝에 상당하는 인(P) 농도를 갖는 웨이퍼이고, n＋타입이란 저항율 0.1Ω㎝∼1Ω㎝에 상당하는 인 농도를 갖는 웨이퍼이다.
또한, p/p－타입이란, p－타입 기판(웨이퍼) 위에 p－타입의 에피택셜층을 적층한 웨이퍼를 의미하고, p/n－타입이란, n－타입 기판 위에 p－타입의 에피택셜층을 적층한 웨이퍼를 의미한다.
도 3은, 본 실시 형태에 있어서의 실리콘 단결정을 나타내는 개략 정면도이다.
본 실시 형태에 있어서는, 도 2에 나타내는 CZ로에 있어서, 질소 농도를 1×1011∼2×1013atoms/㎤의 범위가 되도록 실리콘 용융액에 질소 함유 재료를 원료 용융시에 소정량 추가하거나, 질소 함유 가스를 혼입한 분위기 중에서 인상을 한다.
여기에서, 질소 농도를 상기의 범위의 상한값 이상으로 한 경우, 극단시간 어닐링시의 slip 발생을 유발하는 BMD 레벨이 되기 때문에 바람직하지 않다. 또한, 질소 농도를 상기의 범위의 하한값 이하로 한 경우, 충분한 IG 효과를 얻을 수 없는 BMD 레벨이 되기 때문에 바람직하지 않다.
또한, 초기 산소 농도가 9.5×1017∼13.5×1017atoms/㎤(ASTM F123-1979)되도록, 결정 회전 속도, 도가니 회전 속도, 가열 조건, 인가 자장 조건, 인상 속도 등을 제어한다.
이어서, 히터(102)에 의해 가열하여 실리콘을 용융시켜 융액(103)으로 한다. 다음으로, 시드 척(105)에 부착한 종 결정(Ss)을 융액(103)에 침지하고, 도가니(1) 및 인상축(4)을 회전시키면서 결정 인상을 행한다. 결정 방위는 {100}, {111} 또는 {110} 중 어느 것으로 하고, 결정 무전위화를 위해 필요하면 시드 조임(넥킹)에 의해 넥부(Sn)를 형성한 후, 숄더부(S)를 형성함으로써 지름 확장하여 예를 들면 310㎜의 목표 보디 지름으로 한다.
그 후는 일정한 인상 속도로 예를 들면 1200㎜까지 보디부(Sb)를 육성하고, 소정의 조건에서 지름 축소하여 테일부(St)를 형성하여 테일링을 행한 후, 결정 성장을 종료한다. 여기에서, 인상 속도(V)는, 저항율, 실리콘 단결정 지름 사이즈, 사용하는 단결정 인상 장치의 핫 존 구조(열 환경) 등에 따라서 적절히 선정된다.
본 실시 형태에 있어서는, 보디부(직동부)(Sb)가 되는 영역에서, 결정 냉각 속도를 실리콘 융점∼1350℃가 4.2℃/min 정도, 또한, 1200∼1000℃가 3.1℃/min 정도로 한다. 즉, BMD의 핵이 되는 공공 형성시인 고화 직후와, 공공과 격자간 실리콘의 쌍소멸에 의해 단결정 내부에 있어서의 공공 분포 상태를 형성하는 온도 영역의 인상 조건을 제어함으로써, 공공을 함유하는 결정 성장 조건을 제어하여 에피 결함 밀도, 극단시간 어닐링로의 slip 발생 및, IG능을 나타내는 정도에 관여하는 결정 특성을 제어하는 것이다.
구체적으로는, 열 차폐체(107)에 있어서의 융액과의 거리(H)를 변화시킴으로써 행하면 좋다. 또한, 냉각 수단이나 가열 수단으로 이루어지는 온도 제어 수단도 이용할 수 있다. 이와 같이 단결정의 온도 상태를 제어함과 함께, 인상 속도를 제어함으로써, 상기의 조건을 실현한다.
또한, 이때의 인상로 내의 온도는 FEMAG 등의 해석 소프트를 이용하여, 시뮬레이션으로 구할 수 있다.
본 실시 형태에 있어서는, 전술한 바와 같이 질소 첨가를 행함과 함께 직동부의 인상에 있어서의 인상 조건을 제어하여, 후술하는 열처리와 조합함으로써, 이들 상승 효과에 의해, 이 웨이퍼 상에 에피택셜층을 성장시켰을 때, 그 표면에 있어서의 에피 결함 발생 및 극단시간 어닐링에서의 slip 발생 및, 게터링능이, 각각의 웨이퍼 절출 위치로서 직동부의 전체 길이에 걸쳐 소정의 범위가 되도록 BMD 밀도를 제어할 수 있고, 이러한 소망하는 품질을 갖는 실리콘 단결정의 인상을 행할 수 있어, 작업 효율이 향상하고, 실리콘 단결정, 혹은 이 실리콘 단결정으로부터 제조되는 실리콘 에피택셜 웨이퍼의 제조 비용을 대폭으로 삭감하는 것이 가능해진다.
이 실리콘 단결정 인상 공정의 다음으로, 웨이퍼 가공 공정으로서, 이 질소 첨가 CZ 실리콘 단결정으로부터 가공하여, 도 1에 나타내는 바와 같이, 질소를 포함하는 실리콘 웨이퍼(W0)를 얻는다.
웨이퍼 가공 공정에 있어서의 실리콘 웨이퍼(W0)의 가공 방법은 통상에 따라, ID 소 또는 와이어 소 등의 절단 장치에 의해 슬라이스한 후, 모따기 가공 등을 실시하여, 얻어진 실리콘 웨이퍼를 어닐링하고, 그 후, 표면에 연마·세정 등의 표면 처리 공정을 행한다. 예를 들면, 이 웨이퍼 가공 공정으로서는, 질소 첨가 CZ 결정인 상기 실리콘 기판(W0)의 표면을 경면 가공하고 나서, 예를 들면 SC1 및 SC2를 조합한 RCA 세정을 행한다. 또한, 이들 공정 외에도 랩핑, 세정, 연삭 등 여러 가지의 공정이 있어, 공정 순서의 변경, 생략 등 목적에 따라서 적절히 공정은 변경 사용된다.
이와 같이 하여 얻어진 실리콘 웨이퍼(W0)는, 질소 농도가 1×1011∼2×1013atoms/㎤ 및, 산소 농도가 9.5×1017∼13.5×1017atoms/㎤(ASTM F123-1979)로 된다.
질소는 고용 형태로 실리콘에 함유되기 때문에, 실리콘 격자 중에 질소를 실리콘과 치환하는 형태로 도입된다. 즉, 질소의 원자 반경은 실리콘 원자와 비교하여 작기 때문에 치환 위치에 질소를 배위(配位)한 경우, 결정의 응력장은 압축 응력장이 되고 격자간의 산소 및 불순물이 압축 응력장에 포획되기 쉬워진다. 이 치환 위치 질소를 기점으로, 고온에서 안정적인 산소 석출물이 에즈 그로운(as-grown)으로 고밀도로 발현하여, 실리콘 기판(W0)에 높은 게터링 효과를 부여하기 쉬워진다.
이러한 질소의 첨가 농도는, 전술의 범위로 규제할 필요가 있다. 왜냐하면, 질소 농도가 상기의 범위 미만에서는, 질소·산소 석출물의 형성 촉진이 활발하게 되지 않기 때문에, 상기한 충분한 밀도의 질소·산소 석출물의 형성을 실현할 수 없기 때문이다.
한편, 질소 농도가 상기의 범위를 초과하면, 극단시간 어닐링에서의 slip 발생, 에피 결함 발생과 같은 바람직하지 않은 상태의 BMD 분포 상태가 되기 때문이다.
또한, 실리콘 기판(W0) 중의 산소 농도(Oi)는, 전술의 범위로 할 필요가 있다. 왜냐하면, 산소 농도(Oi)가 상기의 범위 미만에서는, 질소·산소 석출물의 형성이 촉진되지 않고 고밀도인 석출물이 얻어지지 않기 때문에, 필요한 게터링능을 얻을 수 없기 때문이다.
한편, 산소 농도(Oi)가 상기의 범위를 초과하면, 석출 과다가 되어 slip의 발생원이 될 가능성이 있기 때문이다.
그 후, 열처리로서, 불활성 가스 분위기하에서 850℃ 이상 900℃ 미만, 30min 정도의 열처리를 실시한다.
여기에서, 처리 시간에 관해서는, 30min 정도, 즉, 1할 정도의 폭을 갖는 범위, 30＋3min, 27∼33min로 하는 것을 의미하고 있다. 이 범위보다 짧은 경우는 충분한 BMD 밀도를 확보하지 못하고, 이 범위보다 길게 해도 BMD 밀도에 변화가 없다. 또한, 처리 온도가 상기의 범위보다 낮은 경우, 충분한 IG능을 나타내는 BMD 밀도를 얻기 위해 질소 농도를 높게 할 필요가 있고, 그 경우 에피택셜 웨이퍼 상에 에피 결함이 발생할 우려가 있어 바람직하지 않다. 또한 BMD 밀도가 안정적이지 않아, 소망하는 상태로 제어할 수 없기 때문에 바람직하지 않다. 처리 온도가 상기의 범위보다 높게 설정된 경우에는, BMD 밀도가 지나치게 높아 BMD를 기점으로 한 slip이 발생하기 때문에 바람직하지 않다.
그 후, 에피택셜층 성막 공정으로서, 에피택셜층을 성장시키기 위해 에피택셜 성장로에 장입하고, 각종 CVD법(화학 기상 성장법)을 이용하여, 도 1에 나타내는 바와 같이, 예를 들면, 불순물 농도가 p타입으로 되는 에피택셜층(W1)을 성장시킨다.
에피택셜 공정으로서는, 성막 가스로서의 트리클로로실란, 디클로로실란 등이나, 도펀트 가스, 및, 캐리어 가스로서의 수소 등에 의한 분위기이고, 1100∼1200℃ 정도의 온도 조건에서, 1∼10㎛, 바람직하게는 1∼3㎛ 정도 또는 3∼5㎛ 정도의 막두께로서 에피택셜층(W1)이 성막됨과 함께, 그 전후에서, HCl 가스 등을 포함하는 분위기로서 표면 처리를 행하는 경우도 있다.
이 후, 780℃, 3시간의 열처리, 및, 1000℃, 16시간의 산소 석출 평가 열처리를 행한다.
본 실시 형태에 의하면, 결정의 질소 농도, 산소 농도, 냉각 속도를, 실리콘 융점∼1350℃의 온도 범위 및, 1200∼1000℃의 온도 범위를 전술한 상태로 설정하여 실리콘 단결정을 인상하고, 당해 실리콘 단결정으로부터 슬라이스된 웨이퍼에, 상기의 처리 조건으로 된 열처리를 실시한 후, 에피택셜층 성장을 행함으로써, 780℃, 3시간, 및, 1000℃, 16시간의 산소 석출 평가 열처리를 행한 후의 BMD 밀도를 1×108∼5×109개/㎤로 하는,
즉, 이들 모든 조건을 충족함으로써, 극단시간 어닐링을 실시해도 Slip이 발생하지 않고, 에피 표면의 결함 밀도가 0.01개/㎠ 이하인 에피택셜 웨이퍼를 제조할 수 있었다.
또한, 본 발명에서 질소 농도는, 계산에 의해 구해진 값이다. 2차 이온 질량 분석 장치(SIMS)의 측정 한계(1×1014atoms/㎤)보다 아래의 농도의 산출은, SIMS의 측정 한계 이상에서 측정된 어느 고화율에서의 질소 농도로부터, 편석계수 k＝7×10－4로서, 일반적인 편석의 식
CTOP＝CX(1－X)1－k
(여기에서 CTOP은 top측의 질소 농도, CX는 고화율 X에서 SIMS에 의해 측정된 질소 농도)에 의해 계산되는 값, 혹은,
CTOP＝kC0
(C0는 원료 용융시에 질화막에 부착된 웨이퍼 등에서 투입한 질소량)에 의해 계산되는 값을 사용할 수 있다.
또한, 본 발명에 있어서, 「단결정 top」이란, 웨이퍼를 슬라이스하는 직동부의 인상 시작을 의미하고, 「단결정 tail」이란, 웨이퍼를 슬라이스하는 직동부의 인상 종료를 의미한다.
또한 slip이 발생하지 않는다는 것은, X선으로 촬영한 화상에 있어서의 육안 검사에 있어서, 0.1㎜ 정도이거나 그 이상의 크기의 slip이 웨이퍼 표면에 존재하지 않는 것을 의미한다. 이때, ×10, ×30 정도의 현미경으로의 확대 화상을 이용하여 판정을 한다.
에피 결함의 측정은, 레이저 광 산란식 파티클 카운터(SP1(surfscan SP1): KLA-Tencor사 제조)를 이용하여, 0.01㎛ 사이즈 이상의 결함의 밀도를 검출했다.
BMD 밀도의 측정은, 샘플을 대시액(불화 수소산 3.2±5％, 질산 16.5±5％, 빙초산 69.2±5％, 질산은 수용액 0.005％, 순수 11±5％)으로 5㎛ 에칭하고, 에칭 후의 샘플을 벽개하여, 단면의 산소 석출물을 측정함으로써 행한다.
(실시예)
이하, 본 발명의 실시예를 설명한다.
인상 조건으로서, φ310㎜, 길이 1200㎜의 실리콘 단결정을, 결정 top에서의 질소 농도를 설정하여 인상했다. 여기에서, 직동부에 있어서 실리콘 융점∼1350℃의 온도 범위 및, 1200∼1000℃의 온도 범위에 있어서의 냉각 속도, 초기 산소 농도(인상시)를 제어했다.
또한, 이 단결정으로부터 슬라이스된 웨이퍼 표면을 경면 연마하여, 875℃ 또는 다른 온도, 30min의 열처리를 실시한 후, 1300℃, 30sec의 조건에서, 트리클로로실란 가스 함유 분위기에서 에피택셜 성장시켜 막두께 3㎛로 p타입의 에피택셜층을 성막했다. 이 에피택셜층 표면에서 발생한 에피 결함 밀도를 축 방향 거리에 대하여 측정했다. 에피 결함의 측정은, 레이저 광 산란식 파티클 카운터(SP1(surfscan SP1): KLA-Tencor사 제조)를 이용하여, 0.01㎛ 사이즈 이상의 결함(SF)의 밀도를 검출했다. 또한, 780℃, 3시간, 및, 1000℃, 16시간의 산소 석출 평가 열처리를 행한 후의 BMD 밀도를 평가했다.
또한 1150℃∼1200℃의 온도에서 1밀리초 전후의 극단시간 어닐링을 실시한 후에 X선 촬영된 화상으로 slip 발생의 유무를 판정했다.
이러한 결과를 표에 나타낸다.
Figure pct00001
Figure pct00002
이들 결과로부터, 실험예 1∼6에 있어서는, 본 발명에 있어서의 상기의 조건을 모두 충족하고 있기 때문에, BMD 밀도가 소정 범위에서 에피 결함이 기준 이하에서 slip이 발생하고 있지 않은 것을 알 수 있다. 이에 대하여, 실험예 7, 8에 있어서는 BMD 밀도가 적기 때문에, 충분한 게터링능을 나타내지 못하는 것을 알 수 있다. 또한, 실험예 9에 있어서는 에피 결함이 규정량을 초과하여 발생하고 있는 것을 알 수 있다. 또한, 실험예 10에 있어서는 slip 발생이 관측된 것을 알 수 있다. 실험예 11에 있어서는 열처리 온도가 지나치게 높아 에피 결함이 규정량을 초과하여 발생한 것을 알 수 있다. 실험예 12에 있어서는 열처리 온도가 지나치게 낮아 BMD 밀도가 적기 때문에 충분한 게터링능을 나타내지 못하는 것을 알 수 있다. 실험예 13에 있어서는 도핑되어 있지 않아 BMD 밀도가 적기 때문에 충분한 게터링능을 나타내지 못하는 것을 알 수 있다.
W: 실리콘 에피택셜 웨이퍼
W0: 웨이퍼
W1: 에피택셜층

Claims (4)

  1. 실리콘 에피택셜 웨이퍼의 제조 방법으로서,
    단결정 중의 질소 농도를 1×1011∼2×1013atoms/㎤, 산소 농도를 9.5×1017∼13.5×1017atoms/㎤(ASTM F123-1979)로 하고, 결정 냉각 속도를 실리콘 융점∼1350℃가 4.2℃/min 정도, 또한, 1200∼1000℃가 3.1℃/min 정도로 하여 실리콘 단결정을 인상하고,
    당해 실리콘 단결정으로부터 슬라이스된 실리콘 웨이퍼에, 처리 조건이 850℃ 이상 900℃ 미만, 30min 정도인 열처리를 실시한 후,
    에피택셜층을 형성함으로써,
    780℃, 3시간, 및, 1000℃, 16시간의 산소 석출 평가 열처리를 행한 경우의 산소 석출물 밀도를 1×108∼5×109개/㎤로 하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 산소 농도를 상기 실리콘 단결정 top측에서 높게, 상기 실리콘 단결정 tail측에서 낮게 하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법.
  3. 실리콘 에피택셜 웨이퍼로서,
    실리콘 웨이퍼 중의 산소 농도가 9.5×1017∼13.5×1017atoms/㎤(ASTM F123-1979)이고, 780℃, 3시간, 및, 1000℃, 16시간의 산소 석출 평가 열처리를 행한 경우의 실리콘 웨이퍼 중의 산소 석출물 밀도가 1×108∼5×109개/㎤이고, 또한 극단시간 어닐링을 실시한 경우에 slip이 발생하지 않는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
  4. 제3항에 있어서,
    에피택셜층 표면의 결함 밀도가 0.01개/㎠ 이하인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼.
KR1020177031302A 2015-05-08 2016-04-21 실리콘 에피택셜 웨이퍼, 그의 제조 방법 KR101847481B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015095604A JP6447351B2 (ja) 2015-05-08 2015-05-08 シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JPJP-P-2015-095604 2015-05-08
PCT/JP2016/062662 WO2016181787A1 (ja) 2015-05-08 2016-04-21 シリコンエピタキシャルウェーハ、その製造方法

Publications (2)

Publication Number Publication Date
KR20170126004A true KR20170126004A (ko) 2017-11-15
KR101847481B1 KR101847481B1 (ko) 2018-04-10

Family

ID=57248936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177031302A KR101847481B1 (ko) 2015-05-08 2016-04-21 실리콘 에피택셜 웨이퍼, 그의 제조 방법

Country Status (8)

Country Link
US (1) US10211066B2 (ko)
JP (1) JP6447351B2 (ko)
KR (1) KR101847481B1 (ko)
CN (1) CN107532325B (ko)
DE (1) DE112016002091B4 (ko)
SG (1) SG11201708416PA (ko)
TW (1) TWI606155B (ko)
WO (1) WO2016181787A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6711320B2 (ja) * 2017-06-26 2020-06-17 株式会社Sumco シリコンウェーハ
JP7006517B2 (ja) * 2018-06-12 2022-01-24 信越半導体株式会社 シリコン単結晶基板中の欠陥密度の制御方法
CN109537045B (zh) * 2018-12-29 2024-05-10 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法
JP7251517B2 (ja) * 2020-05-14 2023-04-04 信越半導体株式会社 エピタキシャル成長前処理条件の評価方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3626364B2 (ja) 1998-05-22 2005-03-09 信越半導体株式会社 エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
EP0959154B1 (en) 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
KR100588098B1 (ko) * 1998-08-31 2006-06-09 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
KR100788988B1 (ko) 1999-10-15 2007-12-28 신에쯔 한도타이 가부시키가이샤 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
JP4296740B2 (ja) * 2000-05-17 2009-07-15 信越半導体株式会社 シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハならびにエピタキシャルウエーハ
US6835245B2 (en) 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
JP4102988B2 (ja) 2000-06-26 2008-06-18 信越半導体株式会社 シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ
KR100917087B1 (ko) * 2000-09-19 2009-09-15 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
US6709957B2 (en) 2001-06-19 2004-03-23 Sumitomo Mitsubishi Silicon Corporation Method of producing epitaxial wafers
JP4670224B2 (ja) 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP2006073580A (ja) 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
US7902042B2 (en) * 2004-09-13 2011-03-08 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer and thus-manufactured SOI wafer
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Ｓｕｍｃｏ シリコン半導体基板およびその製造方法
JP4805681B2 (ja) 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP4853237B2 (ja) 2006-11-06 2012-01-11 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
EP2722423B1 (en) 2009-03-25 2017-01-11 Sumco Corporation Method of manufacturing a silicon wafer
JP5550180B2 (ja) * 2010-06-30 2014-07-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP5944643B2 (ja) * 2011-09-28 2016-07-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP2012134517A (ja) * 2012-02-08 2012-07-12 Sumco Corp Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP2013206981A (ja) * 2012-03-27 2013-10-07 Globalwafers Japan Co Ltd シリコンウェーハ
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP2015095604A (ja) 2013-11-13 2015-05-18 キヤノン株式会社 半導体装置の製造方法および半導体基板のエッチング装置
JP6115651B2 (ja) * 2014-01-14 2017-04-19 株式会社Sumco シリコンウェーハの製造方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Also Published As

Publication number Publication date
KR101847481B1 (ko) 2018-04-10
DE112016002091B4 (de) 2021-08-26
JP2016210649A (ja) 2016-12-15
WO2016181787A1 (ja) 2016-11-17
TW201708630A (zh) 2017-03-01
SG11201708416PA (en) 2017-11-29
JP6447351B2 (ja) 2019-01-09
DE112016002091T5 (de) 2018-03-01
US20180108538A1 (en) 2018-04-19
TWI606155B (zh) 2017-11-21
CN107532325A (zh) 2018-01-02
CN107532325B (zh) 2019-01-11
US10211066B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
EP1881093B1 (en) Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
JP4853237B2 (ja) エピタキシャルウェーハの製造方法
JP5321460B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
JP2009259959A (ja) 薄厚シリコンウェーハおよびその製造方法
US10355092B2 (en) Silicon epitaxial wafer and method of producing silicon epitaxial wafer
JP2009212353A (ja) シリコン基板とその製造方法
JP5387408B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
KR20090095493A (ko) 실리콘 기판의 제조방법
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
JP2005142434A (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JPWO2009075257A1 (ja) シリコン基板とその製造方法
JPWO2009075288A1 (ja) シリコン基板とその製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
TWI436429B (zh) 製造磊晶矽晶圓的方法以及磊晶矽晶圓
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP5401809B2 (ja) シリコン基板とその製造方法
JP4360208B2 (ja) シリコン単結晶の製造方法
JP5652232B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2009212351A (ja) シリコン基板とその製造方法
JP2005089246A (ja) 砒素ドープシリコンウェーハの製造方法
JP2011023533A (ja) シリコン基板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant