CN103237930B - 制造退火晶片的方法 - Google Patents

制造退火晶片的方法 Download PDF

Info

Publication number
CN103237930B
CN103237930B CN201180056597.6A CN201180056597A CN103237930B CN 103237930 B CN103237930 B CN 103237930B CN 201180056597 A CN201180056597 A CN 201180056597A CN 103237930 B CN103237930 B CN 103237930B
Authority
CN
China
Prior art keywords
crystal
silicon single
less
growth
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180056597.6A
Other languages
English (en)
Other versions
CN103237930A (zh
Inventor
中居克彦
大久保正道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN103237930A publication Critical patent/CN103237930A/zh
Application granted granted Critical
Publication of CN103237930B publication Critical patent/CN103237930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供了制造退火晶片的方法，所述方法能在退火之后避免残留的空洞以及在退火晶片上形成的氧化物膜的TDDB特性的劣化，并且可以扩大硅单晶中能够含有的氮浓度的范围。在制造退火晶片的方法中，控制拉晶条件，使得拉晶速度V与晶体生长的轴方向上的平均温度梯度G之间的比例V/G不小于0.9×(V/G)crit且不大于2.5×(V/G)crit，并且将拉晶炉内的氢气分压设定为不小于3帕且小于40帕。硅单晶的氮浓度大于5×1014个原子/cm3且不大于6×1015个原子/cm3，碳浓度不小于1×1015个原子/cm3且不大于9×1015个原子/cm3，并且热处理在杂质浓度不大于5ppma的稀有气体气氛中进行，或在非氧化气氛中进行。

Description

制造退火晶片的方法
本发明涉及通过对硅单晶晶片施加高温热处理而得到退火晶片的制造方法。
对硅单晶晶片在高温下施加热处理而得到的退火晶片已被广泛用作制造半导体器件的高质量衬底(substrate)。
通常，硅单晶晶片具有被称为空洞(viod)缺陷的缺陷。本文中，“空洞缺陷”是指在晶体生长过程中因引入的原子水平的空位(vacancy)在硅熔体与晶体之间的界面聚集所造成的缺陷。在“空洞缺陷”中，暴露在硅单晶晶片表面中的被称为COP(晶体原生颗粒)。
通过对硅单晶晶片在高温，例如不小于1100℃下施加热处理可以缩小或消除上述“空洞缺陷”，并且可以减少晶片表面的缺陷。此外，通过向硅单晶晶片添加氮，可以减小“空洞缺陷”的尺寸，并可以通过热处理容易地缩小或消除“空洞缺陷”。
另一方面，硅单晶晶片还具有氧沉淀物。当氧混入来自石英坩埚共混物的硅熔体中时，“氧沉淀物”以大于饱和浓度的浓度产生于晶体中，并且通过上述的热处理聚集。通过上述的热处理可以减少晶片表面的“氧沉淀物”。向硅单晶晶片添加氮可以在晶片内部产生“氧沉淀物”。
如上所述地通过向硅单晶晶片添加氮，并对硅单晶晶片在高温下施加热处理，可以在晶片表面形成厚度约几微米的基本上洁净的(denuded)区域，并且可以在晶片内部留下适当的“空洞缺陷”和“氧沉淀物”。也就是说，可以得到高质量的硅单晶晶片。
作为通过卓克拉尔斯基法拉制硅晶体时的一个控制参数，“V/G”是公知的。本文中，“V(mm/min)”代表硅晶体的拉晶速率，而“G(℃/mm)”代表硅晶体生长时轴方向上的温度梯度。
日本专利公开2007-176732描述了一项发明，该发明关注上述的“V/G”与氮浓度之间的关系，并且试图得到一种退火晶片，其中退火后的氧沉淀足够高，并且氧沉淀物在晶片表面具有均匀的密度。此外，日本专利公开2010-155748描述了一种制造退火晶片的方法，其向炉中添加氮和氢用于拉制硅单晶以控制“V/G”，以便在含有高浓度氮(不小于5E14个原子/cm3)的情况下，在硅单晶晶片表面得到厚度不小于10μm的洁净区。
相比之下，日本专利公开2006-312576描述了一种制造硅单晶的方法，该方法不关注“V/G”，但是在生长装置内向气氛气体添加含氢原子的物质的气体，并且进一步将氮或/和碳掺杂入晶体中。此外，日本专利公开2000-281491描述了一种制造硅单晶的方法，其通过以3体积％向气氛中连续引入氢气至0.1ppm，通过卓克拉尔斯基法生长硅单晶。
已经发现，如果将从包含一定范围的氮的晶体切出的衬底用作退火晶片的衬底，就会出现退火晶片质量上的问题。具体地，如果氮浓度小于1E15个原子/cm3(即小于1×1015个原子/cm3)，退火之后留在晶片表面的空洞数量会增多。还发现，如果氮浓度大于4E15个原子/cm3，在退火晶片上形成的氧化物膜的经时介电击穿(Time Dependent Dielectric Breakdown)(TDDB)特性会劣化。
当氮浓度小于1E15个原子/cm3时，退火后留在晶片表面的空洞数量增多的原因被认为是因为氮浓度小于1E15个原子/cm3的晶体具有比常规所知的大小约0.2μm的空洞大得多的空洞(不小于0.5μm)，并且具有低的密度(不大于1E4/cm3)，并且通过退火不能完全将其消除。
另一方面，当氮浓度大于4E15个原子/cm3时，在退火后的晶片上形成的氧化物膜的TDDB特性劣化的原因被认为是因为在存在高范围的氮的条件下拉制的晶体具有原生(grown-in)缺陷，这尚未为人所知且不同于空洞，并且通过退火不能将其消除。
因此，氮浓度的范围限定在不小于1E15个原子/cm3且不大于4E15个原子/cm3。如果氮浓度的范围窄，则氮浓度低的晶体上侧和氮浓度高的晶体下侧不能被用作产品晶片，因此晶体收率降低，使得难以以低成本制造退火晶片。
根据日本专利公开2007-176732、日本专利公开2010-155748和日本专利公开2000-281491的方法，使用从氮浓度小于1E15个原子/cm3的晶体切出的衬底的退火晶片具有许多残留空洞，而使用从氮浓度大于4E15个原子/cm3的晶体切出的衬底的退火晶片具有劣化的TDDB特性。因此，氮浓度的范围限定在不小于1E15个原子/cm3且不大于4E15个原子/cm3。由于氮浓度的范围限定在窄范围，所以晶体收率降低，使得难以以低成本制造退火晶片。
相比之下，在日本专利公开2006-312576中，必须在不存在原生缺陷的条件下生长晶体，这要求应在作为后述的晶体生长参数的V/G限定在非常窄的范围下使晶体生长。为了在如此窄的范围内生长晶体，必须向晶体生长装置加入特别的精巧设计(例如，日本专利公开2006-312576公开了在晶体生长过程中使晶体外围部分的温度梯度小于晶体中央部分的温度梯度)。然而，这类精巧设计会导致晶体生长速率降低(例如，根据日本专利公开2006-312576，拉晶速率为约0.3-0.6mm/min)。其结果是，虽然不需要退火，晶体的生产率降低，并且硅晶片的总体制造成本增加。此外，如果V/G的范围限定在窄范围，由于晶体生长的变化，这会导致晶体面积增大，超出V/G范围，从而导致晶体收率降低。
进行本发明是为了解决如上所述的问题，本发明的一个目的是提供制造退火晶片的方法，其能在退火之后避免残留的空洞，和在退火晶片上形成的氧化物膜的TDDB特性的劣化，并且可以扩大硅单晶中可含有的氮浓度的范围。
根据本发明制造退火晶片的方法包括以下步骤：通过卓克拉尔斯基法使其中加入氮、碳和氢的硅单晶生长；从硅单晶切出衬底；以及对切出的衬底进行热处理。对于在生长硅单晶的步骤中通过卓克拉尔斯基法制造硅单晶的生长条件，如果将拉晶速率V(mm/min)与晶体生长的轴方向上的平均温度梯度G(℃/mm)之间的比率定义为V/G，并将不向硅单晶加入氮、氢和碳的情况下的V/G定义为(V/G)crit，则控制拉晶条件，使得V/G不小于0.9×(V/G)crit且不大于2.5×(V/G)crit(其中V代表拉晶速率[mm/min]，G代表在晶体生长的轴方向上从熔点至1350℃的平均温度梯度[℃/mm]，并且(V/G)crit是对应于未向其加入氮、氢和碳的硅单晶中的I区域和V区域之间边界的部分的V/G值，V区域是晶体生长过程中从固-液界面引入过量空位的区域，而I区域是晶体生长过程中从固-液界面引入过量间隙(interstitial)的区域)。此外，拉晶炉内的氢分压设定为不小于3帕且小于40帕。在生长硅单晶步骤中生长的硅单晶是向其中加入了氮、碳和氢的以下的硅单晶，其氮浓度大于5×1014个原子/cm3且不大于6×1015个原子/cm3，并且碳浓度不小于1×1015个原子/cm3且不大于9×1015个原子/cm3。在热处理步骤中，热处理在杂质浓度不大于5ppma的稀有气体气氛中进行，或者在非氧化气氛中进行，其中在不小于1150℃且不大于1250℃的加热温度下，经过不少于10分钟且不多于2小时的热处理之后，将在衬底表面上形成的氧化物膜的膜厚度抑制(suppress)为不大于2nm。
使用该方法，使在如上所述的生长硅单晶的步骤中加入硅单晶的碳浓度和气氛中的氢气分压受到控制，从而可以在范围比常规范围更宽的氮浓度范围下抑制硅单晶中缺陷的发生。也就是说，生长硅单晶的步骤中可适用的氮浓度范围与常规范围相比可拓宽。其结果是，生长硅单晶的步骤中的操作条件可以具有更大的自由度，因此，可以在制造退火晶片的方法中减少缺陷发生的概率。因此，可以抑制由于发生缺陷所导致的退火晶片制造成本的增加。
根据本发明的制造退火晶片方法，通过在生长硅单晶的步骤中控制气氛中的氢气分压和加入硅单晶的碳浓度，可以以硅单晶中所含的具有比常规范围的范围更宽的氮浓度抑制退火之后残留的空洞和在退火晶片上形成的氧化物膜的TDDB特性劣化。
图1是用于说明根据本发明制造退火晶片的方法的流程图。
图2是显示通过卓克拉尔斯基法生长的硅单晶中氮浓度与(V/G)/(V/G)crit之间的关系图。
图3是使用根据本发明的制造退火晶片方法制造的退火晶片的示意图。
图4是显示图3所示的退火晶片表面附近的缺陷分布的横截面图。
图5是用于举例说明使用根据本发明的制造退火晶片方法制造的退火晶片的效果的示意图。
[本发明的实施方式]
在下文中，参考附图对本发明的实施方案进行说明。应注意，在以下附图中，相同或相对应的部分由相同的参考标记表示，并且不再对其进行重复说明。
参考图1以说明作为本发明的一个实施方案的制造退火晶片的方法。
参考图1，在根据本发明的制造退火晶片的方法中，首先进行原料制备步骤(S10)。在该步骤(S10)中制备用作硅单晶原料的硅。所制备的硅可以是例如多晶硅。这样的硅被引入作为用于制造硅单晶装置的拉晶炉内的坩埚中。此外，因为氮和碳被加入待形成的硅单晶中，所以例如将含有氮和碳的材料混入硅中作为原料。例如，作为待引入的材料，可以使用具有在表面上形成的氮化物膜的硅衬底作为氮源，并且可以使用碳粉作为碳源。作为加入氮的方法，也可以使用其它方法，例如在原料硅熔化的同时引入氮气作为气氛气体。
接下来，如图1中所示，通过卓克拉尔斯基法进行晶锭(ingot)生长步骤(S20)作为使向其中加入氮、碳和氢的硅单晶生长的步骤。在该步骤(S20)中，将拉晶炉内的气氛控制为预设的气氛，并且熔化坩埚内的原料硅而得到硅熔体。随后，使种晶与硅熔体接触，然后从坩埚拉出种晶和生长的硅单晶，使硅单晶保持生长。对于在该步骤(S20)中通过卓克拉尔斯基法制造硅单晶的生长条件，如果将拉晶速率V(mm/min)与在晶体生长的轴方向上的平均温度梯度G(℃/mm)之间的比率定义为V/G，并且将不向硅单晶加入氮、氢和碳的情况下的V/G定义为(V/G)crit，则控制拉晶条件，使得V/G不小于0.9×(V/G)crit且不大于2.5×(V/G)crit。如果V/G小于0.9×(V/G)crit，则V下降，由此生产率降低，这不是优选的。此外，从拉晶炉的实际冷却能力观点而言，难以实现大于2.5×(V/G)crit的V/G。
此外，将拉晶炉内的氢气分压设定为不小于3帕且小于40帕。如果氢气分压小于3帕，则显示不出抑制退火后残留的空洞和在退火晶片上形成的氧化物膜的TDDB特性劣化的效果。如果氢气分压不小于40帕，过多引入的氢会与空位结合而形成巨大的新空洞，从而造成退火后的残留空洞增多。
作为本文所使用的晶体生长装置，可以使用任何构造的装置，只要其可以实施如上所述的操作条件。如上所述地生长的硅单晶是向其中加入了氮、碳和氢的以下的硅单晶，其氮浓度大于5×1014个原子/cm3且不大于6×1015个原子/cm3，并且碳浓度不小于1×1015个原子/cm3且不大于9×1015个原子/cm3。如果氮浓度小于5E14(即5×1014)个原子/cm3，则通过氮减少空洞尺寸的效果不足，造成退火之后残留空洞增多。如果氮浓度大于6E15(即6×1015个原子/cm3)，则氮在熔体中结晶，使得难以制造晶体。在加入碳而使碳浓度不小于1×1015个原子/cm3且不大于9×1015个原子/cm3的情况下，通过进一步在不小于3帕且小于40帕下加入氢气，可以有效地抑制退火后残留的空洞和在退火晶片上形成的氧化物膜的TDDB特性劣化。
在显示氮浓度与(V/G)/(V/G)crit之间关系的图中，上述生长条件在图2中用线段G包围的区域表示。在图2中，横座标轴表示氮浓度(原子/cm3)，而纵坐标轴表示(V/G)/(V/G)crit。此外，图2所示图中的曲线A表示代表OSF(氧化诱生层错(Oxidation induced Stacking Fault))区域的上限的边界线，其作为发生OSF的条件区域。作为评估OSF区域的方法，例如可以使用如下所述的方法。具体地，将晶片在含水蒸汽的氧气气氛中，在1100℃下施加氧化处理1小时，用氢氟酸除去氧化物膜，然后用光蚀刻溶液将晶片蚀刻1.5μm。然后，用光学显微镜观察表面产生的椭圆形、半月形或棒状的OSF坑。在此情况下，将OSF蚀刻坑的表面密度[坑数/cm2]不小于100个坑/cm2的区域称为OSF区域。
此外，图2所示图中的曲线B表示代表I区域上限的边界线，其作为晶体生长过程中从固-液界面引入过量间隙的条件区域。作为评估I区域的方法，例如可以使用如下所述的方法。具体地，将进行沉淀热处理之后的BMD(体微缺陷(Bulk Micro Defects))的数量小于1×108/cm3的区域称为I区域，所述沉淀热处理包括在780℃下加热3小时，以及在1000℃下加热16小时。
此外，图2所示图中的曲线C表示代表V区域的下限的边界线，其作为晶体生长过程中从固-液界面引入过量空位的条件区域。作为评估V区域的方法，例如可以使用如下所述的方法。具体地，使用Raytex Corporation制造的LSTD扫描仪(MO-6)作为商购的缺陷评价装置来测试对角线长度不小于80nm的八面体空洞，并将空洞体积密度不小于1E5/cm3的区域称为V区域。
随后，进行晶片生成步骤(S30)作为从硅单晶切出衬底的步骤。在该步骤(S30)中，可通过任何方法从以上步骤(S20)得到的硅单晶晶锭切出衬底。例如，研磨晶锭的直边部分的外围，使得直边部分具有预设值的外径，然后使用诸如线锯的切割装置切割晶锭。对如上所述得到的衬底的主表面进行进一步抛光以在主表面上进行镜面精加工。以此方式制备衬底。
接下来进行后处理步骤(S40)，作为对切出的衬底进行热处理的步骤。在该步骤(S40)中，在杂质浓度不大于5ppma的稀有气体气氛中，或者在非氧化气氛中进行热处理，其中在不小于1150℃且不大于1250℃的加热温度下，经过不少于10分钟且不多于2小时的加热时间的热处理之后，将在衬底表面上形成的氧化物膜的膜厚度抑制为不大于2nm。
使用该步骤，使在如上所述的生长硅单晶的步骤中向硅单晶加入的碳浓度和气氛中的氢气分压受到控制，从而可以在范围比常规范围更宽的氮浓度下抑制硅单晶中的缺陷发生。也就是说，生长硅单晶的步骤中可适用的氮浓度范围与常规范围相比可扩大。其结果是，生长硅单晶步骤中的操作条件可以具有更大的自由度，并因此可以在制造退火晶片的方法中减少缺陷发生的概率。因此，可以抑制由于缺陷发生所导致的退火晶片制造成本的增加。
优选地，在如上所述的作为生长硅单晶步骤的上述步骤(S20)中，向硅熔体加入氮和碳。在此情况下，氮和碳可以容易地加入硅单晶中。
此外，根据上述制造退火晶片的方法，当在作为生长硅单晶的步骤的上述步骤(S20)中形成硅单晶，并然后冷却时，从1100℃至1000℃的冷却速率可以不大于2.5℃/min。在此情况下，在如上所述地抑制缺陷发生时，可以可靠地扩大可适用的氮浓度范围。
以此方式得到图3和4所示的退火晶片1。如图3和4所示，退火晶片1的表面层是基本上洁净的区域(DZ)2。相比之下，空洞和氧沉淀物3沿厚度方向在退火晶片1的中央部分形成。氧沉淀物3可起着吸收诸如重金属的杂质的作用，从而在将退火晶片1用于形成器件时保持晶片表面清洁。
更具体地将参考图5进行说明。图5是显示了在如上所述的步骤(S30)和步骤(S40)中、以及在晶片表面形成器件的步骤中热处理之后的晶片横截面的示意图。图5的上部示意性地显示在上述步骤(S30)中得到的晶片的横截面。图5的中部示意性地显示在上述步骤(S40)中进行退火处理(热处理)之后得到的晶片的横截面。图5的下部示意性地显示在晶片表面上形成半导体器件的步骤中进行热处理之后得到的晶片的横截面。如图5所示，在上述步骤(S30)中得到的晶片11的内部，空洞12和氧沉淀物核13几乎全部在厚度方向上形成。然后，通过在上述步骤(S40)中进行退火处理，如图5的中部所示，晶片的表面层中消除了空洞和氧沉淀物核，并形成基本上没有缺陷的洁净区2。另一方面，空洞12和氧沉淀物核13(或氧沉淀物)沿厚度方向存在于晶片的中央部分。此外，在形成半导体器件的步骤中进行热处理之后，如图5的下部所示，氧沉淀物3沿厚度方向在晶片的中央部分形成。其结果是，氧沉淀物3可以在形成器件的步骤中完全起到吸收上述杂质的作用。
以下将对本发明的实施例进行说明。应注意，本发明不限于以下所述的实施例。此外，虽然在以下所述的实施例中使用了直径为200mm的晶体(晶锭)，同样的原理也适用于直径不小于300mm的晶体。
(1)晶体结构
本文实施例中用于制造硅单晶的装置是用于通过常规的卓克拉尔斯基法(CZ方法)制造硅单晶，并具有常规的冷却速率的拉晶炉。实施本发明时，对拉晶炉的结构或类型没有特别的限制，只要其可以实施本发明的生长条件即可。
利用上述装置生长的硅单晶具有p型导电类型(用硼掺杂)，并且晶体直径为8英寸(200mm)。将氮、碳和氢加入至硅单晶中。
通过将具有氮化物膜的硅衬底引入硅熔体中而加入氮。将与氢气的体积比为3.8％的含氢气和氩气的混合气体引入拉晶炉中而加入氢，并通过改变炉内的压力和含氢气和氩气的混合气体的流量比而将氢气分压控制在3-60帕。通过将碳粉引入硅熔体中而加入碳。通过后述的方法评价硅单晶中的氮浓度和碳浓度。
此外，如下所述地定义被称为(V/G)/(V/G)crit的相对V/G值。
首先，在与其中的硅晶体加入氮、氢和碳的拉晶炉结构相同的拉晶炉中，以各种拉晶速率V拉制未加入氮、氢和碳的晶体。从未加入氮、氢和碳的晶体切出晶片，并且对其进行沉淀热处理，其包括在780℃时加热3小时和在1000℃时加热16小时。然后，用BMD分析仪测试BMD(体微缺陷)。将BMD数量不小于1×108/cm3的区域称为V富集区，将BMD数量小于1×108/cm3的区域称为I富集区，并将V富集区与I富集区之间的边界定义为V-I边界。在此情况下，V-I边界位置的V/G值对应于(V/G)crit。
应注意，V/G的绝对值不能测定，除非能确定G的绝对值。然而，如果能够定义通过使用(V/G)crit标准化V/G而得到的相对V/G，则可以认为相对V/G大于1的区域为V富集区，而相对V/G小于1的区域为I富集区。此外，如果预先探明拉晶速率与V-I边界位置之间的关系，则可以通过使用同样结构的拉晶炉来确定以一定的拉晶速率V拉制的晶体表面中的相对V/G值。
在此，在生长晶体中，其外围部分更容易冷却，因此晶体的外围部分处的G更大。在本文所使用的制造硅单晶的装置中，晶体外围部分的G不小于晶体中央部分的G的1.4倍。
如下述的表1中所示地设定所评价晶体的氮浓度、碳浓度、V/G最小值(晶体外围部分的值)、V/G最大值(晶体中央部分的值)和氢气分压的条件。
(2)退火晶片的制造
使用线锯，从通过上述方法生长的每个单晶晶锭的直边部分的相同部分切出多个衬底，并对其施加镜面精加工而制备硅衬底(在下文中也简称为衬底)。
将所得衬底引入带吹扫功能的间歇型直立热处理炉中，其中反应室内的温度保持在预设的温度，并且在1200℃的加热温度下，在氩气气氛下进行经过1小时的加热时间的高温热处理(在下文中，经受过热处理的晶片也称为“退火晶片”)。应注意，在高温热处理之后氧化物膜的厚度不大于2nm。
(3)评价方法
[氮浓度的评价]
从衬底取样，并抛光20μm以除去表面上的氮向外扩散层，然后用二次离子质谱仪(SIMS)测试氮浓度。此外，由于SIMS不能用于对氮浓度不大于5×1014个原子/cm3的晶片进行测试，因此用根据固化分数(fraction)确定的计算值代替。具体地，由固化分数确定氮浓度的计算公式如下定义：
g＝(结晶硅的质量)/(初始熔体的质量)(公式1)，
其中g为固化分数。然后可以通过如下所述公式确定晶体中的氮浓度。
(晶体中的氮浓度)＝k×(初始熔体中的氮浓度)×(1-g)k-1(公式2)，
其中k为氮的分凝系数(segregation coefficient)。
[碳浓度的评价]
通过红外吸收法在衬底上进行测试，并且对测试数据进行运算处理而确定碳浓度。作为用于运算处理的换算因子，使用JEITA(Japan Electronicsand Information Technology Industries Association)公布的值。具体地，碳浓度的换算因子为8.1×1016/cm2。
[残留空洞的评价]
使用Raytex Corporation制造的LSTD扫描仪(MO-6)作为商购的缺陷评价装置测试退火晶片中的残留空洞。MO-6从布儒斯特角发出可见光激光，并且用以垂直方向布置的照相机感知p偏振散射图像作为缺陷图像。由于激光穿透入衬底表面5μm，所以该装置可以测定位于从衬底表面至5μm深的缺陷。测试时，调节探测灵敏度，使得能够测试对角线长度不小于80nm的八面体空洞。
[TDDB缺陷密度的评价]
如下所述地评价退火晶片的TDDB缺陷密度。在退火晶片的表面中形成264个多晶硅栅MOS，并且测定TDDB(经时介电击穿)特性不大于预设参考值的、有缺陷的多晶硅栅MOS的数量N。然后，根据如下所述的公式3，由电极面积A和有缺陷的多晶硅栅MOS的数量N计算导致TDDB特性失效的TDDB缺陷的密度D(/cm2)：
D＝-ln(1-N/264)/A  (公式3).
本说明书中使用的多晶硅栅MOS具有其中的多晶硅电极位于氧化物膜上的结构。通过在干氧气气氛中、在1000℃的温度下进行加热的热氧化处理，在退火晶片表面上形成氧化物膜，其厚度为25nm。在氧化物膜上形成面积为0.5cm2的264个多晶硅电极。
用如下所述的方法评价多晶硅栅MOS的TDDB特性。将5mA/cm2的应力电流(stress current)连续地施加至多晶硅栅MOS，并且当氧化物膜的电场等于或大于10MV/cm的测定电场时，可以确认多晶硅栅MOS已被击穿。通过将发生多晶硅栅MOS被击穿所需要的时间乘以应力电流来计算击穿电荷Qbd(C/cm2)。Qbd不大于4C/cm2的多晶硅栅MOS被确定为有缺陷的。
(4)评价结果
下表1显示了评价结果。
如从表1可见，根据本发明实施例1-5的结果，在氢气分压不小于3帕且不大于40帕、以及碳浓度不小于1×1015个原子/cm3且不大于9×1015个原子/cm3的情况下，当氮浓度在大于5×1014个原子/cm3且不大于6×1015个原子/cm3的范围时，残留空洞不多于2000个空洞/晶片，且TDDB缺陷密度不大于0.3/cm2，其显示良好的结果。
虽然已经描述了本发明的实施方案和实施例，但应当理解，本说明书中公开的实施方案和实施例在每一方面都是说明性与非限制性的。本发明的范围由权利要求的范围所限定，并且其意图是包括所述范围内的任何改进和权利要求范围的含义上的等同。

Claims (3)

1.一种制造退火晶片的方法，其包括以下步骤：
通过卓克拉尔斯基法使加入氮、碳和氢的硅单晶生长；
从所述硅单晶切出衬底；和
对所述切出衬底进行热处理，
其中，对于在所述生长所述硅单晶的步骤中通过卓克拉尔斯基法制造硅单晶的生长条件，
如果将拉晶速率V与晶体生长的轴方向上的平均温度梯度G之间的比率定义为V/G，并将未向所述硅单晶加入氮、氢和碳的情况下的V/G定义为(V/G)crit，则控制拉晶条件，以使得V/G不小于0.9×(V/G)crit且不大于2.5×(V/G)crit，其中V代表拉晶速率，单位为mm/min，G代表在晶体生长的轴方向上从熔点至1350℃的平均温度梯度，单位为℃/mm，并且所述(V/G)crit是对应于未向其中加入氮、氢和碳的硅单晶中的I区域和V区域之间边界的部分的V/G值，所述V区域是在晶体生长过程中从固-液界面引入过量空位的区域，而所述I区域是在晶体生长过程中从固-液界面引入过量间隙的区域，以及
将拉晶炉内的氢气分压设定为不小于3帕且小于40帕，
在所述生长所述硅单晶的步骤中生长的所述硅单晶是向其中加入了氮、碳和氢的以下的硅单晶，其氮浓度为大于5×1014个原子/cm3且不大于6×1015个原子/cm3，并且碳浓度为不小于1×1015个原子/cm3且不大于9×1015个原子/cm3，并且
在所述热处理步骤中，热处理在杂质浓度不大于5ppma的稀有气体气氛中进行，或者在非氧化气氛中进行，其中在不小于1150℃且不大于1250℃的加热温度下，在不少于10分钟且不多于2小时的加热时间的热处理之后，在所述衬底表面上将要形成的氧化物膜的膜厚度被抑制为不大于2nm。
2.权利要求1的制造退火晶片方法，其中，在所述生长所述硅单晶生长的步骤中，向硅熔体加入所述氮和碳。
3.权利要求1或2的制造退火晶片方法，其中，在所述生长所述硅单晶生长的步骤中，从1100℃至1000℃的冷却速率不大于2.5℃/min。
CN201180056597.6A 2010-12-29 2011-12-05 制造退火晶片的方法 Active CN103237930B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-294539 2010-12-29
JP2010294539A JP2012142455A (ja) 2010-12-29 2010-12-29 アニールウエハの製造方法
PCT/EP2011/071736 WO2012089441A1 (en) 2010-12-29 2011-12-05 Method of manufacturing annealed wafer

Publications (2)

Publication Number Publication Date
CN103237930A CN103237930A (zh) 2013-08-07
CN103237930B true CN103237930B (zh) 2015-10-21

Family

ID=45349474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180056597.6A Active CN103237930B (zh) 2010-12-29 2011-12-05 制造退火晶片的方法

Country Status (8)

Country Link
US (1) US8835284B2 (zh)
EP (1) EP2659032B1 (zh)
JP (2) JP2012142455A (zh)
KR (1) KR101532154B1 (zh)
CN (1) CN103237930B (zh)
MY (1) MY164264A (zh)
SG (1) SG191177A1 (zh)
WO (1) WO2012089441A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
DE102014114683B4 (de) * 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
CN107151818A (zh) * 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 单晶硅的生长方法及其制备的单晶硅锭
FR3055563B1 (fr) * 2016-09-08 2018-09-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de tri de plaquettes en silicium en fonction de leur duree de vie volumique
DE102020120933A1 (de) * 2020-08-07 2022-02-10 Infineon Technologies Ag Verfahren zum herstellen von cz-siliziumwafern

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010029883A1 (en) * 2000-01-17 2001-10-18 Toshirou Minami Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
CN101016651A (zh) * 2005-12-27 2007-08-15 硅电子股份公司 退火晶片以及退火晶片的制造方法
CN101160420A (zh) * 2005-04-08 2008-04-09 株式会社Sumco 硅单晶的制造方法和硅晶片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049847B2 (ja) * 1997-07-23 2008-02-20 シルトロニック・ジャパン株式会社 シリコン単結晶およびその製造方法
JP4460671B2 (ja) 1999-03-26 2010-05-12 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP2001199794A (ja) * 2000-01-17 2001-07-24 Toshiba Ceramics Co Ltd シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法
JP4151474B2 (ja) * 2003-05-13 2008-09-17 信越半導体株式会社 単結晶の製造方法及び単結晶
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
US20070144879A1 (en) * 2005-12-27 2007-06-28 Brown Frederick J Current interrupter for a power network
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
DE102007005346B4 (de) 2007-02-02 2015-09-17 Siltronic Ag Halbleiterscheiben aus Silicium und Verfahren zu deren Herstellung
JP2010155748A (ja) * 2008-12-26 2010-07-15 Siltronic Ag アニ―ルウェハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010029883A1 (en) * 2000-01-17 2001-10-18 Toshirou Minami Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
CN101160420A (zh) * 2005-04-08 2008-04-09 株式会社Sumco 硅单晶的制造方法和硅晶片
CN101016651A (zh) * 2005-12-27 2007-08-15 硅电子股份公司 退火晶片以及退火晶片的制造方法

Also Published As

Publication number Publication date
US8835284B2 (en) 2014-09-16
JP2014507366A (ja) 2014-03-27
CN103237930A (zh) 2013-08-07
WO2012089441A1 (en) 2012-07-05
SG191177A1 (en) 2013-07-31
MY164264A (en) 2017-11-30
JP5678211B2 (ja) 2015-02-25
KR20130099216A (ko) 2013-09-05
EP2659032B1 (en) 2015-02-11
US20130273719A1 (en) 2013-10-17
EP2659032A1 (en) 2013-11-06
JP2012142455A (ja) 2012-07-26
KR101532154B1 (ko) 2015-06-26

Similar Documents

Publication Publication Date Title
EP1804283B1 (en) Manufacturing method of annealed wafer
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
CN101638807B (zh) 硅晶片、硅晶片的制造方法及硅晶片的热处理方法
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
JP4670224B2 (ja) シリコンウェーハの製造方法
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
CN101768777A (zh) 硅晶片及其制造方法
CN103237930B (zh) 制造退火晶片的方法
KR20010090002A (ko) 실리콘으로 제조된 반도체웨이퍼 및 반도체웨이퍼의제조방법
EP2607526B1 (en) Method of manufacturing a silicon single crystal substrate
US7326658B2 (en) Method for preparing nitrogen-doped annealed wafer and nitrogen-doped and annealed wafer
KR20180080271A (ko) 단결정 실리콘으로 이루어진 반도체 웨이퍼 및 그 제조 방법
JP4567251B2 (ja) シリコン半導体基板およびその製造方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
JPWO2009028658A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
JP2003086597A (ja) シリコン半導体基板およびその製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP4869544B2 (ja) Ｓｏｉ基板の製造方法
EP1215309B1 (en) Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP2001284362A (ja) シリコンウェーハの製造方法
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
JP2002134514A (ja) シリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant