JPWO2015079489A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2015079489A1
JPWO2015079489A1 JP2015550228A JP2015550228A JPWO2015079489A1 JP WO2015079489 A1 JPWO2015079489 A1 JP WO2015079489A1 JP 2015550228 A JP2015550228 A JP 2015550228A JP 2015550228 A JP2015550228 A JP 2015550228A JP WO2015079489 A1 JPWO2015079489 A1 JP WO2015079489A1
Authority
JP
Japan
Prior art keywords
semiconductor wafer
ring
center position
reinforcing portion
shaped reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015550228A
Other languages
English (en)
Other versions
JP6128232B2 (ja
Inventor
和成 中田
和成 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015079489A1 publication Critical patent/JPWO2015079489A1/ja
Application granted granted Critical
Publication of JP6128232B2 publication Critical patent/JP6128232B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

半導体ウェハ（２）の中央部にデバイス領域（１７）を形成し、デバイス領域（１７）の外周にデバイス領域（１７）よりも厚いリング状補強部（１８）を形成する。デバイス領域（１７）とリング状補強部（１８）を形成した後に半導体ウェハ（２）にウェット処理を行う。ウェット処理を行った後に、半導体ウェハ（２）を回転させて乾燥させる。半導体ウェハ（２）の中心位置とリング状補強部（１８）の中心位置が異なる。

Description

本発明は、乾燥後の異物残留としみの発生を抑制することができる半導体装置の製造方法に関する。
半導体装置の製造にあたり、ＬＳＩでは３次元実装等によるパッケージの高密度化が行われており、プロセス完了時のウェハ厚みは２５μｍ程度まで薄ウェハ化が進んでいる。また、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）などのパワーデバイスは、産業用モータや自動車用モータなどのインバータ回路、大容量サーバの電源装置、及び無停電電源装置などの半導体スイッチとして広く使われている。
これらパワー半導体装置の製造では、オン特性などに代表される通電性能を改善するために、半導体ウェハを薄く加工することが行われている。近年では、コスト面・特性面を改善するため、ＦＺ（Floating Zone）法により作製されたウェハ材料を５０μｍ程度まで薄型化する極薄ウェハプロセスを用いて半導体装置が製造されている。
一般に、ウェハの薄型加工には、バックグラインドやポリッシュによる研磨、及び機械研磨で発生した加工歪みを除去するためのウェットエッチングやドライエッチングが適用され、その後、裏面側にイオン注入や熱処理による拡散層形成やスパッタ法等により電極形成がなされる。このような状況において、ウェハの裏面加工時におけるウェハ割れの発生頻度は高くなってきている。
そこで、近年ではウェハ外周部を厚く残したまま、ウェハ中心部のみを薄く加工する加工方法が提案されている（例えば、特許文献１参照）。このようなリブ構造を形成したリブ付きウェハを用いることで、ウェハの反りが大幅に緩和され、プロセス装置でのウェハ搬送が容易になる。さらに、ウェハのハンドリングを行う際に、ウェハの強度が大幅に向上し、ウェハの割れや欠けを軽減することができる。また、このようなリブ付きウェハに対して、研削加工時に二酸化炭素と純水からなる研削水を供給することにより、研削水の帯電を抑制し、研削面への異物付着を防ぐ方法が提案されている（例えば、特許文献２参照）。さらに、リブ付きウェハの搬送に当たっては、リブの内周壁を逆テーパ形状に傾斜させることで、側壁を内側から支持することによって、異物付着を抑制する方法が提案されている（例えば、特許文献３参照）。
日本特開２００７−１９３７９号公報 日本特開２０１２−９６６２号公報 日本特開２０１２−１９０９３０号公報
純水に二酸化炭素を追加する従来技術では、帯電を抑制することはできるが、乾燥後にウェハ中央部に異物が残留し、しみが発生するという問題があった。また、リブの内周壁を逆テーパ形状に傾斜させる従来技術では、研削面に直接触れることがないために、異物数を減少させることができる。しかし、リブ部が搬送装置に触れるために、接触部から異物が発生するという問題があった。また、リブの内周壁が逆テーパ形状になるため、一旦異物が薄化部分に付着すると、異物除去が困難になるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は乾燥後の異物残留としみの発生を抑制することができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、半導体ウェハの中央部にデバイス領域を形成し、前記デバイス領域の外周に前記デバイス領域よりも厚いリング状補強部を形成する工程と、前記デバイス領域と前記リング状補強部を形成した後に前記半導体ウェハにウェット処理を行う工程と、前記ウェット処理を行った後に、前記半導体ウェハを回転させて乾燥させる工程とを備え、前記半導体ウェハの中心位置と前記リング状補強部の中心位置が異なることを特徴とする。
本発明では、半導体ウェハの中心位置とリング状補強部の中心位置が異なるため、半導体ウェハを回転させて乾燥させる際に水分を効率的に排出することができる。この結果、乾燥後の異物残留としみの発生を抑制することができる。
本発明の実施の形態１に係る半導体装置の製造方法のフローチャートである。 本発明の実施の形態１に係るバックグラインド装置を示す上面図である。 １軸又は２軸の研削ステージによる研削加工を示す側面図である。 半導体ウェハと研削砥石の位置関係を示す上面図である。 リブ付きウェハを示す上面図である。 図５のＩ−ＩＩに沿った断面図である。 半導体ウェハの中心位置とリング状補強部の中心位置のずれと異物数の関係を測定した結果を示す図である。 リング状補強部の高さと異物数の関係を測定した結果を示す図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の製造方法のフローチャートである。ここでは半導体装置として縦型半導体デバイスを製造する。
まず、例えばｎ型などの半導体ウェハを準備する（ステップＳ１）。次に、半導体ウェハの表面（第１の主面）にイオン注入によりｐ型やｎ型の不純物を導入してｐｎ接合を持つトランジスタを形成する。ポリシリコンなどを用いてゲート電極を形成する（ステップＳ２）。次に、表面にアルミニウムなどの金属材料を用いてエミッタ電極と、ゲート電極を外部に引き出すためのゲート配線を形成する（ステップＳ３）。
次に、半導体ウェハの裏面（第２の主面）に、研削砥石を用いたバックグラインドによる薄化加工を行う（ステップＳ４）。この際にリブ構造を形成することにより、半導体ウェハの反りが大幅に緩和され、プロセス装置でのウェハ搬送が容易になる。また、半導体ウェハの強度が大幅に向上し、半導体ウェハのハンドリングを行う際に半導体ウェハの割れや欠けを軽減することができる。
次に、裏面にイオン注入により不純物を導入し、拡散炉やレーザを用いた不純物の活性化を行って拡散層を形成する（ステップＳ５）。次に、裏面に、外部に電気を引き出すためのコレクタ電極、回路基板と接続を行うための接合層を形成する（ステップＳ６）。具体的には、裏面側から順番に、アルミニウムによるコレクタ電極、ニッケルによるはんだとの接合層を形成する。また、コレクタ電極と接合層の間には、金属間の拡散を抑制するためのチタンやバナジウムなどの金属材料を用いる。ニッケル表面が酸化するとはんだとの濡れ性が悪くなり、確実な接合ができなくなるため、ニッケル表面に金や銀などの外部との反応性の乏しい金属を保護膜として用いる。
最後に、半導体ウェハに形成された複数の半導体装置をダイシングにより分割予定ラインに沿って分割する。その後、個片化した半導体装置の組み立てを実施する（ステップＳ７）。
図２は、本発明の実施の形態１に係るバックグラインド装置を示す上面図である。ウェハカセット１にセットされた半導体ウェハ２は、搬送ロボット３によって、アライメント機構４まで搬送される。その後、例えば、ウェハ外周位置を計測することにより、半導体ウェハの中心位置を求め、所定量だけチャック中心位置とずらして、搬送アーム５を用いて、研削処理ステージ６のウェハ受け渡し部７まで移動させる。その後、研削処理ステージ６を、紙面反時計回りに回転させ、１軸研削ステージ８の位置まで移動させる。１軸研削ステージにおいて所定量の研削加工を行う。研削処理ステージ６をさらに紙面反時計回りに回転させ、２軸研削ステージ９まで移動させる。２軸研削ステージにおいても１軸研削ステージと同様に所定量の研削加工を行う。ウェハ洗浄機構１０により半導体ウェハ２を洗浄した後にウェハカセット１１に収納する。
図３は、１軸又は２軸の研削ステージによる研削加工を示す側面図である。図４は、半導体ウェハと研削砥石の位置関係を示す上面図である。吸着ステージ１２及びステージカバー１３は１軸研削ステージ８又は２軸研削ステージ９に対応している。保護テープ１４を用いて半導体ウェハ２を吸着ステージ１２に貼着し、所定の向きに例えば３００ｒｐｍ程度の速度で回転させる。研削砥石１５がセットされた研削ホイール１６が上方から４０００ｒｐｍ程度の速度でゆっくりと半導体ウェハ２に接触して、研削加工を進めていく。
図５は、リブ付きウェハを示す上面図である。図６は、図５のＩ−ＩＩに沿った断面図である。このリブ付きウェハの製造方法を説明する。まず、半導体ウェハ２の中央部を研削することにより、中央部にデバイス領域１７を形成し、デバイス領域１７の外周にデバイス領域１７よりも厚いリング状補強部１８（リブ）を形成する。研削により形成された凹部の側壁高さがリング状補強部１８の高さＨとなる。
本実施の形態の特徴として、半導体ウェハ２の中心位置１９とリング状補強部１８の中心位置２０が異なる。なお、半導体ウェハ２の中心位置１９とは半導体ウェハ２の外周の円の中心である。リング状補強部１８の中心位置２０とはリング状補強部１８の内周の円の中心である。
次に、半導体ウェハ２にフッ化水素酸と硝酸を含む混酸によるエッチングと純水によるリンスなどのウェット処理を行う。次に、半導体ウェハ２を回転させて乾燥させる。この際に半導体ウェハ２の中心位置を回転中心とする。
半導体ウェハ２の中心位置とリング状補強部１８の中心位置が異なるため、半導体ウェハ２を回転させて乾燥させる際に水分を効率的に排出することができる。この結果、乾燥後の異物残留としみの発生を抑制することができる。また、半導体ウェハ２の中央部を研削することで高段差のリング状補強部１８を容易に形成することができる。
図７は、半導体ウェハの中心位置とリング状補強部の中心位置のずれと異物数の関係を測定した結果を示す図である。デバイス領域１７の厚みが５０μｍの厚み、リング状補強部１８の高さが６００μｍのリブ付きウェハについて研削加工時に形成される破砕層を除去するため、フッ化水素酸と硝酸を含む混酸によって２０μｍだけエッチングを行い、純水によるリンスを行った。同様にフッ化水素酸と硝酸を含む混酸によるエッチングと純水によるリンスを行った。その後、０．１３μｍ以上の異物数を、レーザ散乱方式の異物検査装置（トプコン社製ウェーハ表面検査装置ＷＭ−７）にて測定した。半導体ウェハの中心位置とリング状補強部の中心位置のずれ量を２０μｍ以上にすることによって、加工後の異物を効果的に低減できることが分かった。従って、半導体ウェハ２の中心位置とリング状補強部１８の中心位置の相違は２０μｍ以上であることが好ましい。
図８は、リング状補強部の高さと異物数の関係を測定した結果を示す図である。デバイス領域１７の厚みが５０μｍ、半導体ウェハ２の中心位置とリング状補強部１８の中心位置のずれが２０μｍのリブ付きウェハについて同様にフッ化水素酸と硝酸を含む混酸によるエッチングと純水によるリンスを行った。その後、０．１３μｍ以上の異物数を異物検査装置にて測定した。リング状補強部１８の高さが３００μｍを超えると、混酸によるエッチングと純水によるリンス後の異物は効果的に低減できることが分かった。従って、リング状補強部１８の高さを３００μｍ以上とすることが好ましい。
実施の形態２．
図９は、本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。まず、図９（ａ）に示すように、半導体ウェハ２の表面に保護テープ１４を貼り付ける。続いて、図２に示すバックグラインド装置において薄化加工を行う。即ち、図９（ｂ）に示すように、第１の研削砥石で半導体ウェハ２を研削して第１の凹部２１を形成する。次に、図９（ｃ）に示すように、第１の研削砥石より砥粒サイズが小さい第２の研削砥石で第１の凹部２１内を研削して第２の凹部２２を形成する。これによりデバイス領域１７とリング状補強部１８を形成する。
本実施の形態では第１の凹部２１の中心位置がリング状補強部１８の中心位置である。このため、砥粒サイズが大きい第１の研削砥石を用いて効率的に高段差のリング状補強部１８を形成することができる。
実施の形態３．
図１０は、本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。まず、図１０（ａ）に示すように、半導体ウェハ２の表面に保護テープ１４を貼り付ける。続いて、図２に示すバックグラインド装置において薄化加工を行う。即ち、図１０（ｂ）に示すように、第１の研削砥石で半導体ウェハ２を研削して第１の凹部２１を形成する。次に、図１０（ｃ）に示すように、第１の研削砥石より砥粒サイズが小さい第２の研削砥石で第１の凹部２１内を研削して第２の凹部２２を形成する。これによりデバイス領域１７とリング状補強部１８を形成する。
本実施の形態では第２の凹部２２の中心位置がリング状補強部１８の中心位置である。このため、砥粒サイズが小さい第２の研削砥石を用いて高段差のリング状補強部１８を形成するため、研削加工により導入される破砕層を低減することができ、ウェハ加工時の割れによる脱落などを減少することができる。
２ 半導体ウェハ、１７ デバイス領域、１８ リング状補強部、２１ 第１の凹部、２２ 第２の凹部
本発明に係る半導体装置の製造方法は、半導体ウェハの中央部にデバイス領域を形成し、前記デバイス領域の外周に前記デバイス領域よりも厚いリング状補強部を形成する工程と、前記デバイス領域と前記リング状補強部を形成した後に前記半導体ウェハにウェット処理を行う工程と、前記ウェット処理を行った後に、前記半導体ウェハを回転させて乾燥させる工程とを備え、前記半導体ウェハの中心位置と前記リング状補強部の中心位置が異なり、前記半導体ウェハを回転させて乾燥させる際に、前記半導体ウェハの中心位置を回転中心とすることを特徴とする。
図７は、半導体ウェハの中心位置とリング状補強部の中心位置のずれと異物数の関係を測定した結果を示す図である。デバイス領域１７の厚みが５０μｍ、リング状補強部１８の高さが６００μｍのリブ付きウェハについて研削加工時に形成される破砕層を除去するため、フッ化水素酸と硝酸を含む混酸によって２０μｍだけエッチングを行い、純水によるリンスを行った。同様にフッ化水素酸と硝酸を含む混酸によるエッチングと純水によるリンスを行った。その後、０．１３μｍ以上の異物数を、レーザ散乱方式の異物検査装置（トプコン社製ウェーハ表面検査装置ＷＭ−７）にて測定した。半導体ウェハの中心位置とリング状補強部の中心位置のずれ量を２０μｍ以上にすることによって、加工後の異物を効果的に低減できることが分かった。従って、半導体ウェハ２の中心位置とリング状補強部１８の中心位置の相違は２０μｍ以上であることが好ましい。

Claims (8)

  1. 半導体ウェハの中央部にデバイス領域を形成し、前記デバイス領域の外周に前記デバイス領域よりも厚いリング状補強部を形成する工程と、
    前記デバイス領域と前記リング状補強部を形成した後に前記半導体ウェハにウェット処理を行う工程と、
    前記ウェット処理を行った後に、前記半導体ウェハを回転させて乾燥させる工程とを備え、
    前記半導体ウェハの中心位置と前記リング状補強部の中心位置が異なることを特徴とする半導体装置の製造方法。
  2. 前記半導体ウェハの中心位置と前記リング状補強部の中心位置の相違は２０μｍ以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記半導体ウェハを回転させて乾燥させる際に、前記半導体ウェハの中心位置を回転中心とすることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記半導体ウェハの中央部を研削することにより前記デバイス領域と前記リング状補強部を形成することを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
  5. 第１の研削砥石で前記半導体ウェハを研削して第１の凹部を形成し、前記第１の研削砥石より砥粒サイズが小さい第２の研削砥石で前記第１の凹部内を研削して第２の凹部を形成することにより前記デバイス領域と前記リング状補強部を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第１の凹部の中心位置は前記リング状補強部の中心位置であることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第２の凹部の中心位置は前記リング状補強部の中心位置であることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
  8. 前記リング状補強部の高さは３００μｍ以上であることを特徴とする請求項１〜７の何れか１項に記載の半導体装置の製造方法。
JP2015550228A 2013-11-26 2013-11-26 半導体装置の製造方法 Active JP6128232B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/081754 WO2015079489A1 (ja) 2013-11-26 2013-11-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015079489A1 true JPWO2015079489A1 (ja) 2017-03-16
JP6128232B2 JP6128232B2 (ja) 2017-05-17

Family

ID=53198481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015550228A Active JP6128232B2 (ja) 2013-11-26 2013-11-26 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9704813B2 (ja)
JP (1) JP6128232B2 (ja)
KR (1) KR101764082B1 (ja)
CN (1) CN105765701B (ja)
DE (1) DE112013007641B4 (ja)
WO (1) WO2015079489A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109475B2 (en) * 2016-07-29 2018-10-23 Semiconductor Components Industries, Llc Semiconductor wafer and method of reducing wafer thickness with asymmetric edge support ring encompassing wafer scribe mark
JP6723892B2 (ja) * 2016-10-03 2020-07-15 株式会社ディスコ ウエーハの加工方法
CN111448653B (zh) * 2017-12-13 2024-05-24 三菱电机株式会社 半导体装置及电力转换装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098351A (ja) * 2006-10-11 2008-04-24 Disco Abrasive Syst Ltd ウエーハの研削加工方法
JP2008124292A (ja) * 2006-11-14 2008-05-29 Disco Abrasive Syst Ltd 加工装置のウエーハ位置調整治具
JP2008130808A (ja) * 2006-11-21 2008-06-05 Disco Abrasive Syst Ltd 研削加工方法
JP2009105194A (ja) * 2007-10-23 2009-05-14 Disco Abrasive Syst Ltd 加工装置
JP2009259941A (ja) * 2008-04-15 2009-11-05 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2013012690A (ja) * 2011-06-30 2013-01-17 Toshiba Corp 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185704B2 (ja) 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4913517B2 (ja) * 2006-09-26 2012-04-11 株式会社ディスコ ウエーハの研削加工方法
JP2009004406A (ja) * 2007-06-19 2009-01-08 Disco Abrasive Syst Ltd 基板の加工方法
JP2009010178A (ja) * 2007-06-28 2009-01-15 Disco Abrasive Syst Ltd ウェーハの加工方法
JP5081643B2 (ja) * 2008-01-23 2012-11-28 株式会社ディスコ ウエーハの加工方法
JP2012009662A (ja) 2010-06-25 2012-01-12 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2012190930A (ja) 2011-03-09 2012-10-04 Disco Abrasive Syst Ltd ウエーハ及びウエーハの搬送方法
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
JP5981154B2 (ja) * 2012-02-02 2016-08-31 三菱電機株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098351A (ja) * 2006-10-11 2008-04-24 Disco Abrasive Syst Ltd ウエーハの研削加工方法
JP2008124292A (ja) * 2006-11-14 2008-05-29 Disco Abrasive Syst Ltd 加工装置のウエーハ位置調整治具
JP2008130808A (ja) * 2006-11-21 2008-06-05 Disco Abrasive Syst Ltd 研削加工方法
JP2009105194A (ja) * 2007-10-23 2009-05-14 Disco Abrasive Syst Ltd 加工装置
JP2009259941A (ja) * 2008-04-15 2009-11-05 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2013012690A (ja) * 2011-06-30 2013-01-17 Toshiba Corp 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ

Also Published As

Publication number Publication date
WO2015079489A1 (ja) 2015-06-04
US9704813B2 (en) 2017-07-11
JP6128232B2 (ja) 2017-05-17
KR101764082B1 (ko) 2017-08-01
CN105765701A (zh) 2016-07-13
DE112013007641T5 (de) 2016-08-11
KR20160078422A (ko) 2016-07-04
CN105765701B (zh) 2018-09-28
US20160197046A1 (en) 2016-07-07
DE112013007641B4 (de) 2021-03-11

Similar Documents

Publication Publication Date Title
TWI413208B (zh) 具有邊緣支撐環的超薄晶片及其製造方法
KR101475384B1 (ko) 반도체장치의 제조방법
JP5599342B2 (ja) 半導体装置の製造方法
JP5796412B2 (ja) 半導体素子の製造方法
KR20190140967A (ko) 처리된 적층 다이들
JP6510393B2 (ja) 半導体装置の製造方法
JP6128232B2 (ja) 半導体装置の製造方法
JP2009096698A (ja) ウェーハ及びその製造方法
KR101486779B1 (ko) Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판
JP6245376B2 (ja) 半導体装置の製造方法
JP5011740B2 (ja) 半導体装置の製造方法
JP6210170B2 (ja) 半導体装置の製造方法
US20090246955A1 (en) Wafer processing method and wafer processing apparatus
JP2007214255A (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2010103310A (ja) 半導体装置の製造方法
JP6762396B2 (ja) 半導体装置の製造方法
US9293430B2 (en) Semiconductor chip and method of manufacturing the same
US20240355684A1 (en) Wafer stacking method
JP4724729B2 (ja) 半導体装置の製造方法
CN112289694A (zh) 晶圆键合方法
JP2015103705A (ja) 半導体装置の製造方法および半導体装置ならびに半導体製造装置
JP2008243849A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170327

R150 Certificate of patent or registration of utility model

Ref document number: 6128232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250