DE112013007641T5 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung Download PDF

Info

Publication number
DE112013007641T5
DE112013007641T5 DE112013007641.1T DE112013007641T DE112013007641T5 DE 112013007641 T5 DE112013007641 T5 DE 112013007641T5 DE 112013007641 T DE112013007641 T DE 112013007641T DE 112013007641 T5 DE112013007641 T5 DE 112013007641T5
Authority
DE
Germany
Prior art keywords
semiconductor wafer
center position
wafer
manufacturing
annular reinforced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112013007641.1T
Other languages
English (en)
Other versions
DE112013007641B4 (de
Inventor
Kazunari Nakata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112013007641T5 publication Critical patent/DE112013007641T5/de
Application granted granted Critical
Publication of DE112013007641B4 publication Critical patent/DE112013007641B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Eine Bauteilregion (17) wird ausgebildet an einem Mittelteil eines Halbleiter-Wafers (2) und ein ringförmiger, verstärkter Abschnitt (18), der dicker als die Bauteilregion (17) ist, wird an einem äußeren Umfang der Bauteilregion (17) ausgebildet. Nach Ausbildung der Bauteilregion (17) und des ringförmigen, verstärkten Abschnitts (18) wird der Halbleiter-Wafer (2) einer Nassbehandlung unterzogen. Nach der Nassbehandlung wird der Halbleiter-Wafer (2) gedreht und getrocknet. Eine Mittelposition des Halbleiter-Wafers (2) ist verschieden von einer Mittelposition des ringförmigen, verstärkten Abschnitts (18).

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung, das eingerichtet ist, zu verhindern, dass Fremdsubstanzen nach einem Trocknen zurückbleiben, und die Erzeugung von Verschmutzungen zu unterdrücken.
  • Stand der Technik
  • Bei einer Herstellung von Halbleiteranordnungen werden LSI-Einheiten mit wachsend hoher Dichte durch dreidimensionales Montieren oder dergleichen montiert, und Wafer-Dicken sind bis zu der Größenordnung von 25 μm nach einem Abschluss von Prozessen reduziert worden. Zudem sind Leistungsanordnungen, wie beispielsweise ein IGBT (Insulated Gate Bipolar Transistor) und ein MOSFET (MOS-Feldeffekttransistor), weit verbreitet als Wechselrichterkreise für industrielle Motoren und automobile Motoren oder dergleichen, Energieversorgungsapparate für Server mit großer Kapazität und Halbleiterschalter für unterbrechungsfreie Energieversorgungsapparate oder dergleichen.
  • Diese Leistungshalbleiteranordnungen werden hergestellt durch Verdünnung von Halbleiter-Wafern, um eine Speisungsleistung zu verbessern, die durch on-Eigenschaften oder dergleichen verkörpert ist. In den letzten Jahren wurden Halbleiteranordnungen unter Verwendung eines Ultradünn-Wafer-Prozesses hergestellt, der die Dicke eines Wafer-Materials, das unter Verwendung eines Zonenschmelzverfahrens (FZ; Floating Zone) angefertigt ist, runter bis zu der Größenordnung von 50 μm reduziert, um Kosten-/Eigenschaftsaspekte zu verbessern.
  • Üblicherweise wendet ein Wafer-Verdünnungsprozess Schleifen durch einen Rückseitenschliff oder Polieren und Nassätzen oder Trockenätzen an, um eine Bearbeitungsverformung zu beseitigen, die beim mechanischen Polieren erzeugt wird, und bildet dann eine Diffusionsschicht an der Rückseite durch Ionenimplantation oder Wärmebehandlung aus und bildet Elektroden unter Verwendung eines Sputter-Verfahrens oder dergleichen aus. In einer solchen Situation tritt während der Bearbeitung häufiger ein Wafer-Cracking an der Rückseite des Wafers auf.
  • Daher existiert ein Vorschlag eines Bearbeitungsverfahrens, das lediglich einen Mittelteil eines Wafers bearbeitet, was verursacht, dass ein Randabschnitt des Wafers dick bleibt (vgl. z. B. Patentliteratur 1). Eine Verwendung eines gerippten Wafers, an dem solch eine Rippenstruktur ausgebildet ist, reduziert drastisch eine Verformung des Wafers und ermöglicht einen Wafer-Transfer mittels eines Bearbeitungsapparates. Zudem erhöht dieses drastisch die Festigkeit des Wafers und reduziert ein Cracking oder ein Abplatzen des Wafers während einer Handhabung des Wafers. Des Weiteren gibt es einen Vorschlag eines Verfahrens, bei dem ein Schleifwasser, das aus Kohlenstoffdioxid und reinem Wasser hergestellt ist, während eines Schleifprozesses einem solchen gerippten Wafer zugeführt wird, um hierdurch ein Aufladen des Schleifwassers zu verhindern und ein Anhaften von Fremdsubstanzen an der Schleifoberfläche zu verhindern (vgl. z. B. Patentliteratur 2). Zum Transfer des gerippten Wafers gibt es einen Vorschlag eines Verfahrens zum Verhindern einer Anhaftung von Fremdsubstanzen durch Schiefstellen der inneren umlaufenden Wand der Rippe in eine umgekehrt konische Form und Abstützen der Seitenwand von einer Innenseite (vgl. z. B. Patentliteratur 3).
  • Literaturliste
  • Patentliteratur
    • Patentliteratur 1: japanische Patentanmeldungs-Offenlegungsschrift Nr. 2007-19379
    • Patentliteratur 2: japanische Patentanmeldungs-Offenlegungsschrift Nr. 2012-9662
    • Patentliteratur 3: japanische Patentanmeldungs-Offenlegungsschrift Nr. 2012-190930
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Der Stand der Technik, der Kohlenstoffdioxid reinem Wasser hinzufügt, kann ein Aufladen verhindern, hat aber ein Problem, dass Fremdsubstanzen in einem Mittelteil des Wafers nach einer Trocknung zurückbleiben und Verschmutzungen erzeugt werden. Auf der anderen Seite berührt der Stand der Technik, der die innere umlaufende Wand der Rippe in eine umgekehrt konische Form schiefstellt, niemals direkt die Schleifoberfläche und kann hierdurch die Anzahl von Fremdsubstanzen reduzieren. Jedoch besteht, da der gerippte Abschnitt den Transportapparat berührt, ein Problem, dass Fremdsubstanzen durch den Kontaktabschnitt erzeugt werden. Da die innere umlaufende Wand der Rippe umgekehrt konisch ist, ist es, sobald Fremdsubstanzen an dem verdünnten Abschnitt anhaften, zudem schwierig, die Fremdsubstanzen zu entfernen.
  • Die vorliegende Erfindung wurde realisiert, um die oben genannten Probleme zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleiteranordnung bereitzustellen, das geeignet ist, zu verhindern, dass Fremdsubstanzen nach einem Trocknen zurückbleiben, und die Erzeugung von Verschmutzungen zu unterdrücken.
  • Mittel zur Lösung dieser Probleme
  • Ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß der vorliegenden Erfindung umfasst: Ausbilden einer Bauelementregion an einem Mittelteil eines Halbleiter-Wafers und eines ringförmigen, verstärkten Abschnitts, der dicker als die Bauteilregion ist, an einem äußeren Umfang der Bauteilregion; nach Ausbildung der Bauteilregion und des ringförmigen, verstärkten Abschnitts, Unterwerfen des Halbleiter-Wafers einer Nassbehandlung; und nach der Nassbehandlung, Drehen und Trocknen des Halbleiter-Wafers, wobei eine Mittelposition des Halbleiter-Wafers verschieden von einer Mittelposition des ringförmigen, verstärkten Abschnitts ist.
  • Vorteilhafte Effekte der Erfindung
  • Bei der vorliegenden Erfindung ist die Mittelposition des Halbleiter-Wafers verschieden von der Mittelposition des ringförmigen, verstärkten Abschnitts. Daher kann ein Wasseranteil effizient ablaufen, wenn der Halbleiter-Wafer gedreht und getrocknet wird. Als ein Ergebnis ist es möglich, zu verhindern, dass Fremdsubstanzen nach einer Trocknung zurückbleiben, und die Erzeugung von Verschmutzungen zu unterdrücken.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Flussdiagramm eines Verfahrens zum Herstellen einer Halbleiteranordnung gemäß einem Ausführungsbeispiel 1 der vorliegenden Erfindung.
  • 2 ist eine Aufsicht, die einen Rückseitenschleifer gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt.
  • 3 ist eine Seitenansicht, die einen Schleifprozess zeigt, der die einachsige oder zweiachsige Schleifplattform verwendet.
  • 4 ist eine Aufsicht, die eine die Lage betreffende Beziehung zwischen dem Halbleiter-Wafer und dem Schleifstein zeigt.
  • 5 ist eine Aufsicht, die einen gerippten Wafer zeigt.
  • 6 ist eine Schnittdarstellung entlang I-II von 5.
  • 7 ist eine Zeichnung, die Ergebnisse einer Messung einer Beziehung zwischen dem Unterschied zwischen der Mittelposition des Halbleiter-Wafers und der Mittelposition des ringförmigen, verstärkten Abschnitts und der Anzahl der Fremdsubstanzen zeigt.
  • 8 ist eine Zeichnung, die Ergebnisse einer Messung einer Beziehung zwischen der Höhe des ringförmigen, verstärkten Abschnitts und der Anzahl von Fremdsubstanzen zeigt.
  • 9 ist eine Querschnittsdarstellung, die ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß einem Ausführungsbeispiel 2 der vorliegenden Erfindung zeigt.
  • 10 ist eine Querschnittsdarstellung, die ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß einem Ausführungsbeispiel 3 der vorliegenden Erfindung zeigt.
  • Beschreibung der Ausführungsbeispiele
  • Ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß den Ausführungsbeispielen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Dieselben Komponenten werden mit denselben Symbolen gekennzeichnet und die wiederholte Beschreibung davon kann ausgelassen werden.
  • Ausführungsbeispiel 1
  • 1 ist ein Flussdiagramm eines Verfahrens zum Herstellen einer Halbleiteranordnung gemäß einem Ausführungsbeispiel 1 der vorliegenden Erfindung. Hierbei wird eine Halbleiteranordnung vom vertikalen Typ als die Halbleiteranordnung hergestellt.
  • Zuerst wird beispielsweise ein Halbleiter-Wafer vom n-Typ angefertigt (Schritt S1). Als Nächstes wird ein Fremdmaterial vom p-Typ oder n-Typ in eine Oberfläche (erste Hauptoberfläche) des Halbleiter-Wafers durch Ionenimplantation eingeführt, um einen Transistor auszubilden, der eine pn-Sperrschicht aufweist. Eine Gate-Elektrode wird unter Verwendung von Polysilizium oder dergleichen ausgebildet (Schritt S2). Danach werden eine Emitterelektrode und ein Gate-Verdrahtung zum Hinausziehen der Gate-Elektrode an der Oberfläche unter Verwendung eines Metallwerkstoffs, wie beispielsweise Aluminium, ausgebildet (Schritt S3).
  • Danach wird die Rückseite (zweite Hauptoberfläche) des Halbleiter-Wafers einem Verdünnungsprozess durch Rückseitenschleifen unter Verwendung eines Schleifsteins unterworfen (Schritt S4). Eine Ausbildung einer Rippenstruktur reduziert in diesem Fall drastisch ein Verformen des Halbleiter-Wafers und ermöglicht einen Wafer-Transfer mittels eines Prozessapparates. Zudem wird die Festigkeit des Halbleiter-Wafers drastisch erhöht, was es möglich macht, ein Cracking oder Abplatzen des Halbleiter-Wafers zu reduzieren, wenn der Halbleiter-Wafer gehandhabt wird.
  • Danach wird ein Fremdmaterial in die Rückseite durch Ionenimplantation eingeführt, wobei das Fremdmaterial unter Verwendung eines Diffusionsofens oder Lasers aktiviert wird und eine Diffusionsschicht ausgebildet wird (Schritt S5). Danach werden eine Kollektorelektrode zum Abführen von Elektrizität nach außen und eine Anschlussschicht zur Schaffung einer Verbindung mit einem Schaltungssubstrat an der Rückseite ausgebildet (Schritt S6). Insbesondere werden die Kollektorelektrode, die aus Aluminium hergestellt ist, und die Anschlussschicht, die aus Nickel zur Verbindung mit einem Lötmittel hergestellt ist, in Reihenfolge ausgehend von der Rückseite ausgebildet. Ein Metallwerkstoff, wie beispielsweise Titan oder Vanadium, zum Verhindern einer Diffusion zwischen Metallen wird zwischen der Kollektorelektrode und der Anschlussschicht verwendet. Wenn die Nickeloberfläche oxidiert ist, verschlechtert sich die Benetzbarkeit mit dem Lötmittel, was einen zuverlässigen Anschluss verhindert, weshalb ein Metall, das nicht reaktiv mit dem Äußeren ist, wie beispielsweise Gold oder Silber, für die Nickeloberfläche als Schutzschicht verwendet wird.
  • Zuletzt wird eine Vielzahl der Halbleiteranordnungen, die an dem Halbleiter-Wafer ausgebildet sind, durch Würfeln entlang planmäßiger Teilungslinien getrennt. Danach werden die gewürfelten Halbleiteranordnungen montiert (Schritt S7).
  • 2 ist eine Aufsicht, die einen Rückseitenschleifer gemäß dem Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt. Ein Halbleiter-Wafer 2, der in eine Wafer-Kassette 1 eingeführt ist, wird mittels eines Transferroboters 3 zu einem Ausrichtungsmechanismus 4 überführt. Danach wird beispielsweise eine Randposition des Wafers gemessen, um dadurch die Mittelposition des Halbleiters-Wafers zu erhalten, wobei die Mittelposition der Spannvorrichtung um ein vorgegebenes Ausmaß versetzt wird und der Halbleiter-Wafer unter Verwendung eines Überführungsarms 5 zu einem Wafer-Transferbereich 7 einer Schleifprozessplattform 6 bewegt wird. Danach wird die Schleifprozessplattform 6 mit Bezug auf die Oberfläche des Blatts entgegen dem Uhrzeigersinn gedreht und zu der Position einer einachsigen Schleifplattform 8 bewegt. Die einachsige Schleifplattform führt ein vorgegebenes Ausmaß an Schleifen durch. Die Schleifprozessplattform 6 wird mit Bezug auf die Oberfläche des Blatts weiter entgegen dem Uhrzeigersinn gedreht und zu einer zweiachsigen Schleifplattform 9 bewegt. Die zweiachsige Schleifplattform führt ebenfalls ein vorgegebenes Ausmaß an Schleifen wie in dem Fall der einachsigen Schleifplattform durch. Nachdem er durch einen Wafer-Reinigungsmechanismus 10 gereinigt wurde, wird der Halbleiter-Wafer 2 in einer Wafer-Kassette 11 untergebracht.
  • 3 ist eine Seitenansicht, die einen Schleifprozess zeigt, der die einachsige oder zweiachsige Schleifplattform verwendet. 4 ist eine Aufsicht, die eine die Lage betreffende Beziehung zwischen dem Halbleiter-Wafer und dem Schleifstein zeigt. Eine Saugplattform 12 und eine Plattformhaube 13 entsprechen der einachsigen Schleifplattform 8 oder der zweiachsigen Schleifplattform 9. Der Halbleiter-Wafer 2 wird an die Saugplattform 12 unter Verwendung eines Schutzbands 14 angeklebt und in eine vorgegebene Richtung bei einer Geschwindigkeit einer Größenordnung von beispielsweise 300 U/min gedreht. Ein Schleifrad 16, in das ein Schleifstein 15 eingesetzt ist, kommt von oben langsam in Kontakt mit dem Halbleiter-Wafer 2 bei einer Geschwindigkeit einer Größenordnung von 4000 U/min, um mit einem Schleifprozess fortzufahren.
  • 5 ist eine Aufsicht, die einen gerippten Wafer zeigt. 6 ist eine Querschnittsdarstellung entlang I-II von 5. Ein Verfahren zum Herstellen dieses gerippten Wafers wird beschrieben. Zuerst wird durch Schleifen eines Mittelteils des Halbleiter-Wafers 2 eine Bauteilregion 17 an dem Mittelteil ausgebildet und ein ringförmiger, verstärkter Abschnitt 18 (Rippe), der dicker als die Bauteilregion 17 ist, wird an einem äußeren Umfang der Bauteilregion 17 ausgebildet. Die Höhe einer Seitenwand eines konkaven Abschnitts, der durch Schleifen ausgebildet ist, wird zu einer Höhe H des ringförmigen, verstärkten Abschnitts 18.
  • Als ein Merkmal des vorliegenden Ausführungsbeispiels ist eine Mittelposition 19 des Halbleiter-Wafers 2 verschieden von einer Mittelposition 20 des ringförmigen, verstärkten Abschnitts 18. Es wird angemerkt, dass die Mittelposition 19 des Halbleiter-Wafers 2 die Mitte eines Außenkreises des Halbleiter-Wafers 2 ist. Die Mittelposition 20 des ringförmigen, verstärkten Abschnitts 18 ist die Mitte eines Innenrings des ringförmigen, verstärkten Abschnitts 18.
  • Als Nächstes wird der Halbleiter-Wafer 2 einer Ätzung, bei der eine Säurenmischung, die Fluorwasserstoffsäure und Salpetersäure umfasst, verwendet wird, und einer Nassbehandlung, wie beispielsweise eine Spülung unter Verwendung von reinem Wasser unterworfen. Dann wird der Halbleiter-Wafer 2 gedreht und getrocknet. In diesem Fall wird angenommen, dass die Mittelposition des Halbleiter-Wafers 2 der Drehpol ist.
  • Da die Mittelposition des Halbleiter-Wafers 2 verschieden von der Mittelposition des ringförmigen, verstärkten Abschnitts 18 ist, kann ein Wasseranteil effizient abfließen, wenn der Halbleiter-Wafer 2 rotiert und getrocknet wird. Als ein Ergebnis ist es möglich, zu verhindern, dass Fremdsubstanzen nach der Trocknung zurückbleiben, und die Erzeugung von Verschmutzungen zu unterdrücken. Zudem ist es durch Schleifen des Mittelteils des Halbleiter-Wafers 2 möglich, den ringförmigen, verstärkten Abschnitt 18 mit einem großen Niveauunterschied einfach auszubilden.
  • 7 ist eine Zeichnung, die Ergebnisse einer Messung einer Beziehung zwischen dem Unterschied zwischen der Mittelposition des Halbleiter-Wafers und der Mittelposition des ringförmigen, verstärkten Abschnitts und der Anzahl von Fremdsubstanzen zeigt. Um eine gebrochene Schicht zu entfernen, die ausgebildet wird, wenn ein gerippter Wafer geschliffen wird, dessen Bauteilregion 17 eine Dicke von 50 μm und dessen ringförmiger, verstärkter Abschnitt 18 eine Höhe von 600 μm hat, wird der Wafer mit einer Säurenmischung, die Fluorwasserstoffsäure und Salpetersäure umfasst, um 20 μm geätzt und mit reinem Wasser gespült. Ebenso wird der Wafer mit einer Säurenmischung, die Fluorwasserstoffsäure und Salpetersäure umfasst, geätzt und mit reinem Wasser gespült. Danach wird die Anzahl an Fremdsubstanzen von 0,13 μm oder mehr unter Verwendung eines Fremdsubstanz-Inspektionsapparats (Wafer-Oberflächeninspektionsapparat WM-7, hergestellt durch TOPCON Corporation) unter Verwendung eines Laserstreuungsschemas gemessen. Es wurde nachgewiesen, dass es möglich ist, Fremdsubstanzen nach der Bearbeitung effektiv zu reduzieren, indem der Unterschied zwischen der Mittelposition des Halbleiter-Wafers und der Mittelposition des ringförmigen, verstärkten Abschnitts auf 20 μm oder mehr festgelegt wird. Daher beträgt der Unterschied zwischen der Mittelposition des Halbleiter-Wafers 2 und der Mittelposition des ringförmigen, verstärkten Abschnitts 18 vorzugsweise 20 μm oder mehr.
  • 8 ist eine Zeichnung, die Ergebnisse einer Messung einer Beziehung zwischen der Höhe des ringförmigen, verstärkten Abschnitts und der Anzahl an Fremdsubstanzen zeigt. Ein gerippter Wafer, dessen Bauteilregion 17 eine Dicke von 50 μm und dessen Unterschied zwischen der Mittelposition des Halbleiter-Wafers 2 und der Mittelposition des ringförmigen, verstärkten Abschnitts 18 20 μm beträgt, wird entsprechend mit einer Säurenmischung, die Fluorwasserstoffsäure und Salpetersäure umfasst, geätzt und mit reinem Wasser gespült. Danach wird die Anzahl an Fremdsubstanzen von 0,13 μm oder mehr unter Verwendung eines Fremdsubstanz-Inspektionsapparats gemessen. Es wurde nachgewiesen, dass, wenn die Höhe des ringförmigen, verstärkten Abschnitts 18 300 μm überschreitet, Fremdsubstanzen effektiv nach der Ätzung unter Verwendung einer Säurenmischung und einer Spülung mit reinem Wasser reduziert werden können. Daher wird die Höhe des ringförmigen, verstärkten Abschnitts 18 vorzugsweise auf 300 μm oder mehr festgelegt.
  • Ausführungsbeispiel 2
  • 9 ist eine Querschnittsdarstellung, die ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß einem Ausführungsbeispiel 2 der vorliegenden Erfindung zeigt. Zuerst wird, wie in 9(a) gezeigt, das Schutzband 14 auf die Oberfläche des Halbleiter-Wafers 2 geklebt. Als Nächstes wird der Halbleiter-Wafer 2 einem Verdünnungsprozess unter Verwendung des in 2 gezeigten Rückseitenschleifers unterworfen. Das heißt, dass, wie in 9(b) gezeigt, der Halbleiter-Wafer 2 unter Verwendung eines ersten Schleifsteins geschliffen wird, um einen ersten konkaven Abschnitt 21 auszubilden. Danach wird, wie in 9(c) gezeigt, das Innere des ersten konkaven Abschnitts 21 unter Verwendung eines zweiten Schleifsteins geschliffen, der eine kleinere Schleifkorngröße als der erste Schleifstein aufweist, um einen zweiten konkaven Abschnitt 22 auszubilden. Die Bauteilregion 17 und der ringförmige, verstärkte Abschnitt 18 werden auf diese Weise ausgebildet.
  • Bei dem vorliegenden Ausführungsbeispiel ist die Mittelposition des ersten konkaven Abschnitts 21 die Mittelposition des ringförmigen, verstärkten Abschnitts 18. Somit kann der ringförmige, verstärkte Abschnitt 18 mit einem großen Niveauunterschied effizient unter Verwendung des ersten Schleifsteins ausgebildet werden, der eine große Schleifkorngröße hat.
  • Ausführungsbeispiel 3
  • 10 ist eine Querschnittsdarstellung, die ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß einem Ausführungsbeispiel 3 der vorliegenden Erfindung zeigt. Zuerst wird, wie in 10(a) gezeigt, das Schutzband 14 auf die Oberfläche des Halbleiter-Wafers 2 geklebt. Als Nächstes wird der Halbleiter-Wafer 2 einem Verdünnungsprozess unter Verwendung des in 2 gezeigten Rückseitenschleifers unterworfen. Das heißt, dass, wie in 10(b) gezeigt, der Halbleiter-Wafer 2 unter Verwendung eines ersten Schleifsteins geschliffen wird, um den ersten konkaven Abschnitt 21 auszubilden. Danach wird, wie in 10(c) gezeigt, das Innere des ersten konkaven Abschnitts 21 unter Verwendung eines zweiten Schleifsteins geschliffen, der eine kleinere Schleifkorngröße als der erste Schleifstein aufweist, um den zweiten konkaven Abschnitt 22 auszubilden. Die Bauteilregion 17 und der ringförmige, verstärkte Abschnitt 18 werden auf diese Weise ausgebildet.
  • Bei dem vorliegenden Ausführungsbeispiel ist die Mittelposition des zweiten konkaven Abschnitts 22 die Mittelposition des ringförmigen, verstärkten Abschnitts 18. Aus diesem Grund ist es, da der ringförmige, verstärkte Abschnitt 18 mit einem großen Niveauunterschied unter Verwendung des zweiten Schleifsteins, der eine kleinere Schleifkorngröße aufweist, ausgebildet wird, möglich, die gebrochene Schicht zu reduzieren, die durch einen Schleifprozess eingeführt wurde, und Tropfwasser oder dergleichen, welches durch Cracking während eines Wafer-Prozesses bewirkt wird, zu reduzieren.
  • Bezugszeichenliste
    • 2
    Halbleiter-Wafer
    17
    Bauteilregion
    18
    ringförmiger, verstärkter Abschnitt
    21
    erster konkaver Abschnitt
    22
    zweiter konkaver Abschnitt

Claims (8)

  1. Ein Verfahren zum Herstellen einer Halbleiteranordnung, aufweisend: • Ausbilden einer Bauteilregion an einem Mittelteil eines Halbleiter-Wafers und eines ringförmigen, verstärkten Abschnitts, der dicker als die Bauteilregion ist, an einem äußeren Umfang der Bauteilregion; • nach Ausbildung der Bauteilregion und des ringförmigen, verstärkten Abschnitts, Unterwerfen des Halbleiter-Wafers einer Nassbehandlung; und • nach der Nassbehandlung, Drehen und Trocknen des Halbleiters-Wafers, • wobei eine Mittelposition des Halbleiter-Wafers verschieden von einer Mittelposition des ringförmigen, verstärkten Abschnitts ist.
  2. Das Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 1, wobei ein Unterschied zwischen der Mittelposition des Halbleiter-Wafers und der Mittelposition des ringförmigen, verstärkten Abschnitts 20 μm oder mehr beträgt.
  3. Das Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 1 oder 2, wobei, wenn der Halbleiter-Wafer gedreht und getrocknet wird, die Mittelposition des Halbleiter-Wafers ein Drehpol ist.
  4. Das Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 3, wobei die Bauteilregion und der ringförmige, verstärkte Abschnitt durch Schleifen des Mittelteils des Halbleiter-Wafers ausgebildet werden.
  5. Das Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 4, wobei der Halbleiter-Wafer unter Verwendung eines ersten Schleifsteins geschliffen wird, um einen ersten konkaven Abschnitt auszubilden, und ein Inneres des ersten konkaven Abschnitts unter Verwendung eines zweiten Schleifsteins geschliffen wird, der eine kleinere Schleifkorngröße als der erste Schleifstein aufweist, um einen zweiten konkaven Abschnitt auszubilden, so dass die Bauteilregion und der ringförmige, verstärkte Abschnitt ausgebildet werden.
  6. Das Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 5, wobei eine Mittelposition des ersten konkaven Abschnitts die Mittelposition des ringförmigen, verstärkten Abschnitts ist.
  7. Das Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 5 oder 6, wobei eine Mittelposition des zweiten konkaven Abschnitts die Mittelposition des ringförmigen, verstärkten Abschnitts ist.
  8. Das Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 7, wobei eine Höhe des ringförmigen, verstärkten Abschnitts 300 μm oder mehr beträgt.
DE112013007641.1T 2013-11-26 2013-11-26 Verfahren zum Herstellen einer Halbleiteranordnung Active DE112013007641B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/081754 WO2015079489A1 (ja) 2013-11-26 2013-11-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112013007641T5 true DE112013007641T5 (de) 2016-08-11
DE112013007641B4 DE112013007641B4 (de) 2021-03-11

Family

ID=53198481

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013007641.1T Active DE112013007641B4 (de) 2013-11-26 2013-11-26 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (6)

Country Link
US (1) US9704813B2 (de)
JP (1) JP6128232B2 (de)
KR (1) KR101764082B1 (de)
CN (1) CN105765701B (de)
DE (1) DE112013007641B4 (de)
WO (1) WO2015079489A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109475B2 (en) * 2016-07-29 2018-10-23 Semiconductor Components Industries, Llc Semiconductor wafer and method of reducing wafer thickness with asymmetric edge support ring encompassing wafer scribe mark
JP6723892B2 (ja) * 2016-10-03 2020-07-15 株式会社ディスコ ウエーハの加工方法
WO2019116457A1 (ja) * 2017-12-13 2019-06-20 三菱電機株式会社 半導体装置及び電力変換装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185704B2 (ja) * 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4913517B2 (ja) * 2006-09-26 2012-04-11 株式会社ディスコ ウエーハの研削加工方法
JP4986568B2 (ja) * 2006-10-11 2012-07-25 株式会社ディスコ ウエーハの研削加工方法
JP2008124292A (ja) * 2006-11-14 2008-05-29 Disco Abrasive Syst Ltd 加工装置のウエーハ位置調整治具
JP2008130808A (ja) * 2006-11-21 2008-06-05 Disco Abrasive Syst Ltd 研削加工方法
JP2009004406A (ja) * 2007-06-19 2009-01-08 Disco Abrasive Syst Ltd 基板の加工方法
JP2009010178A (ja) * 2007-06-28 2009-01-15 Disco Abrasive Syst Ltd ウェーハの加工方法
JP5275611B2 (ja) 2007-10-23 2013-08-28 株式会社ディスコ 加工装置
JP5081643B2 (ja) * 2008-01-23 2012-11-28 株式会社ディスコ ウエーハの加工方法
JP5012632B2 (ja) * 2008-04-15 2012-08-29 富士電機株式会社 半導体装置の製造方法
JP2012009662A (ja) 2010-06-25 2012-01-12 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2012190930A (ja) 2011-03-09 2012-10-04 Disco Abrasive Syst Ltd ウエーハ及びウエーハの搬送方法
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
JP2013012690A (ja) 2011-06-30 2013-01-17 Toshiba Corp 半導体ウエハの加工方法及び加工装置、並びに、半導体ウエハ
JP5981154B2 (ja) * 2012-02-02 2016-08-31 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN105765701A (zh) 2016-07-13
KR20160078422A (ko) 2016-07-04
JPWO2015079489A1 (ja) 2017-03-16
WO2015079489A1 (ja) 2015-06-04
US20160197046A1 (en) 2016-07-07
JP6128232B2 (ja) 2017-05-17
KR101764082B1 (ko) 2017-08-01
DE112013007641B4 (de) 2021-03-11
CN105765701B (zh) 2018-09-28
US9704813B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
DE102011084525B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016222005B4 (de) Verfahren der Fertigung einer Halbleitervorrichtung
US8435417B2 (en) Method of manufacturing semiconductor device
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE102012214817B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012223093B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013007641T5 (de) Verfahren zum Herstellen einer Halbleiteranordnung
JP5011740B2 (ja) 半導体装置の製造方法
US10134598B2 (en) Method for manufacturing semiconductor device
DE102019213504B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
JPS62132324A (ja) ウエハ−の面取り研削ダメ−ジ層の除去方法および除去用治具
JP6762396B2 (ja) 半導体装置の製造方法
TWI505353B (zh) 薄化晶圓及晶圓薄化方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final