CN101625972B - 使半导体晶片变薄的方法 - Google Patents

使半导体晶片变薄的方法 Download PDF

Info

Publication number
CN101625972B
CN101625972B CN200910151326.3A CN200910151326A CN101625972B CN 101625972 B CN101625972 B CN 101625972B CN 200910151326 A CN200910151326 A CN 200910151326A CN 101625972 B CN101625972 B CN 101625972B
Authority
CN
China
Prior art keywords
semiconductor wafer
distance
center
attenuation
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910151326.3A
Other languages
English (en)
Other versions
CN101625972A (zh
Inventor
M·J·瑟登
F·J·卡尔尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN101625972A publication Critical patent/CN101625972A/zh
Application granted granted Critical
Publication of CN101625972B publication Critical patent/CN101625972B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

一种用于制造薄的半导体晶片的方法。将半导体晶片从其后侧削薄，然后在半导体晶片后侧的中心区形成腔。形成腔时在半导体晶片外围区也形成环形支撑结构。至少在腔内形成导电层。将半导体的前侧设置在连接膜层框架的带上。将半导体晶片的环形支撑结构变薄以形成变薄的半导体晶片。将后侧带连接到半导体晶片和膜层框架上并且除去连接到半导体晶片前侧的带。将变薄的半导体晶片进行分割。

Description

使半导体晶片变薄的方法
技术领域
一般而言，本发明涉及半导体晶片，具体而言，涉及变薄的半导体晶片。
技术背景
半导体元件生产商通常致力于在降低生产成本的同时增强其产品性能。正如本领有技术人员所知的，离散半导体装置和诸如集成电路的集成半导体装置由半导体晶片制得，然后将半导体晶片分割或切成方块以制造半导体芯片。半导体晶片用作制造半导体装置的基底并在其制造过程中提供结构支撑。为得到充分的结构支撑，半导体晶片通常具有一个最小厚度值，比该最小厚度值更小则半导体晶片会变形并易于损坏，特别是在制造环境中。但是，在许多应用中，较厚的半导体晶片会明显降低装置的性能。如果装置性能成为问题，即使将半导体晶片变薄增加制造半导体装置的成本，半导体元件制造商也会使用变薄的半导体晶片来获得他们给半导体装置带来的性能益处。用薄半导体晶片制造半导体元件的技术包括晶片键合和使用刚性支撑系统。晶片键合技术极大地增加半导体元件的成本，因为要使用贵重材料、贵重的加工工具和受低温限制的高度复杂工艺技术。与晶片键合技术相似，刚性支撑系统由于增加工艺的复杂性也增加了半导体元件的成本。刚性带支撑系统的另一局限性是在从半导体晶片分离刚性带的过程中半导体晶片受损。
因此，找到将半导体晶片变薄进而将其用于制造半导体元件的方法将是有益的。更多的益处在于找到有效的实施方法。
附图说明
通过阅读如下详细说明并结合附图，其中相同的标号代表相同元件，将可以更好地理解本发明，这些附图是：
图1为根据本发明的实施方式用在制造半导体元件中的半导体晶片剖视图；
图2为图1的半导体晶片在下一制造阶段中的剖视图；
图3为图2的半导体晶片在下一制造阶段中的剖视图；
图4为图3的半导体晶片在下一制造阶段中的剖视图；
图5为与图4中半导体晶片结合的膜层框架和膜层的俯视图；
图6为所述膜层框架、膜层和图5中半导体晶片沿图5中剖面线6-6的剖面图；
图7为所述膜层框架、膜层和图6中半导体晶片沿与图5所示相同横截面区的剖视图；
图8为根据除去环形支撑结构的实施方式的所述膜层框架、膜层和图6中半导体晶片沿与图5所示相同横截面区的半导体晶片的剖视图；
图9为图7中所述膜层框架、膜层和半导体晶片在下一制造阶段的剖视图；以及
图10为图8中半导体晶片分割后的剖视图。
如果没有明确说明，为简要阐明和方便理解，各图中的元件并未按必需的比例绘制。在一些实例中，为使本发明更清楚，未描述公知的方法、步骤、元件和电路。以下详细描述本质上仅是示例性的，不限制本发明的公开及所公开的实施方式的使用。此外，并未意图通过前文所述的内容，包括标题、技术领域、技术背景或摘要，中的任何明确的或隐含的理论来限制本发明。
具体实施方式
一般而言，本发明提供用于制造半导体元件行业中制造变薄的半导体晶片的方法。根据本发明的实施方式，将具有环形支撑结构和的半导体材料设置在前侧带上，将该前侧带设置于膜层框架上。除去部分环形支撑结构后，前侧带为变薄的半导体晶片提供机械支撑。将半导体晶片设置在前侧带上后，通过诸如砂轮的工具将环形支撑结构变薄。可选择地使用激光、锯、湿法刻蚀、干法刻蚀等将环形支撑结构变薄。前侧带为变薄的半导体晶片提供支撑结构并且保护半导体晶片使其免于在变薄过程中的应力下发生变形。将后侧带设置在半导体晶片的后侧，在半导体晶片分割准备中优选除去前侧带。这样，将前侧带置于紫外辐射下以降低其粘性，将后侧带从后侧与膜层框架和半导体晶片连接。接着将半导体晶片分割。在切割过程中后侧带为变薄的半导体晶片提供支撑。
图1为根据本发明的实施方式用于制造半导体元件的半导体晶片10的剖视图。如图1所示，半导体晶片10有侧14和侧16以及初始厚度为T1。侧14称为装置侧、顶侧或前侧，侧16称为底侧或后侧。半导体晶片10在侧14上具有面15，在侧16上具有面17，并且包括多个被划线20分割的半导体芯片区18。应该注意的是：半导体晶片10具有多个互相基本平行的划线20和多个互相基本平行而垂直于所述多个划线20的划线21(如图5所示)。多个划线20结合多个划线21形成格划线23(如图5所示)，该格划线形成单个半导体芯片或芯片区18的边界。
将半导体晶片10设置在后磨带22上。更具体地将装置侧14与后磨带22相连。应该注意的是：后磨带22可为包括粘性面26和非粘性面28的单层膜层或多重膜层，其中装置面14与粘性面26接触。适合用做后磨带22的材料包括聚酯、丙烯酸、聚酰亚胺、紫外感光片、复合材料等。
现在参见图2，将半导体晶片10从后侧16变薄从而使其具有厚度T2。变薄的半导体晶片10减少了面15和面17之间的距离。
现在参见图3，通过从中心区36除去部分半导体晶片10在半导体晶片10中形成腔34，以便中心区的厚度为T3。即通过将半导体晶片的中心区36变薄来形成腔34以获得厚度T3。实例中，厚度T1可大于约600微米(μm)，厚度T2的范围为约200μm至整个半导体晶片10的厚度，并且厚度T3可低于约150μm。T1、T2和T3的厚度值不对本发明造成限制。腔34的形成过程在中心区36中留下中心面37并在半导体晶片10的外围区40中留下缘38。缘38具有内侧壁42和面44。应该注意面44为面17的一部分。中心面37和面15之间的距离低于面15和面17之间的距离。缘38也称为环形结构、环、边缘支撑环、唇缘或支撑物，面44也称为缘表面。可使用砂轮研磨(grinding)后侧16的面17以形成腔34。形成腔34的其他技术包括铣削、干法刻蚀、湿法刻蚀、激光使用等。研磨会通过在半导体晶片中产生断层或其他缺来陷损坏半导体晶片。缺陷会减小半导体晶片的强度并引入应力以及导致半导体晶片的变形。因此刻蚀后侧16以缓解由断层和缺陷导致的应力。应力缓解技术的类型，如腔34形成技术一样，不构成对本发明的限制。
现在参见图4，将后磨带22置于紫外(UV)辐射下以降低其粘性，然后将其除去。厚度为约1.2μm-约2μm的导电材料层46形成于面37、内侧壁42及面44上。适合用于导电材料46的材料包括金合金、钛-镍-金、钛-镍-银等。应该注意的是导电材料层46也可形成于面37的部分而不是整个面上。
图5为根据本发明的一种实施方式中膜层框架50、带64和半导体晶片10的俯视图。膜层框架50具有包括内缘52和外缘54的环状外形。由于图5为俯视图，内缘52和半导体晶片10位于带64下方。在半导体晶片10中形成划线20和划线21。此外，膜层框架50包括顶面56和底面58(底面58如图6所示)、一对在对置侧面上的扁平面60和用于接受定位销的一对配置凹槽62。膜层框架50也称为设置框架配件。
图6为膜层框架50和带64沿图5中截面线6-6的剖视图。膜层框架50中虚线显示的部分比半导体晶片10厚。带64可包括两层系统，其中粘性层66置于基层68上，其中粘性层66具有粘性或者胶性面70并且基层68具有非粘性面72。面70可称为粘性面。带64厚度可为约100μm-约300μm，其中粘性层66厚度可为约15％-约30％带64的厚度。带64优选经紫外(UV)辐射处理通过暴露在UV射线中失去粘性或者胶性的带。同样优选不与砂轮具有相同共振频率的带。适合用于带64的带包括但不限于：Furukawa Electric Co.，Ltd公司制造的生产编号为SP590M和SP537T的带、Nitto Denko Corporation制造的生产编号为UB3083-D和BT-50EF的带等。将半导体晶片10设置于带64上以便使装置侧14与粘性面70接触。
将半导体晶片10设置在带64上以黏附地稳定半导体晶片10。设置时，半导体晶片10的装置侧14与带64的粘性面70接触。应该注意的是图示的膜层框架50为翻转或倒转的构型。
图7为膜层框架50、带64和半导体晶片10沿与图5所示相同的横截面区的剖视图。将缘38变薄以得到介于厚度T2和厚度T3之间的厚度中间值T4。缘表面44和面15之间的距离大于中心面37和面15之间的距离。最好厚度T4大于厚度T3以便金属层46在变薄过程中不受到损坏。根据本发明的一种实施方式，膜层框架50厚度为约150μm，厚度T4为约110μm并且厚度T3为约100μm。因此，唇缘或者缘38具有约10μm的厚度。举例说明，缘38通过研磨加工变薄。可选择地，使用激光、锯、干法刻蚀或湿法刻蚀等使缘38变薄。使缘38变薄的过程使半导体晶片10成为变薄的半导体晶片10。研磨缘38后，用喷嘴喷出的诸如水的溶剂来清洗半导体晶片10以除去研磨过程中可能产生的任何微粒。清洗半导体晶片10的材料类型不构成对本发明的限制。
根据本发明的另一个实施方式，将缘或环状结构38从半导体晶片10上完全除去。举例说明，环状结构38可通过沿外围区40穿切半导体晶片10来除去。图8为使用例如激光切除去除环状结构38的半导体晶片10的剖视图。
参见图9，将带64暴露于UV辐射下以降低其粘性。将具有对置面84和86的划片带74设置在膜层框架50的底面58和半导体晶片10上。划片带74优选经紫外UV辐射处理过的包括基层膜层80和涂覆于基层膜层80面上的粘性膜层82的带。基层膜层80为具有面84的基本非粘性支撑膜层，粘性膜层82具有粘性或者胶性面86。粘性膜层82优选为足够厚以流入腔34(如图3所示)中，而且带74具有可伸展性从而可将其用于取放机器。举例说明，基层膜层80由氯化物依稀聚合物组成并且粘性膜层82由丙烯酸树脂组成。带74厚度可为约100μm-约300μm，其中粘性膜层82厚度可为约15％-约30％带74的厚度。适合作划片带74的带包括，但不限于，Lintec AdvancedTechnologies(USA)，Inc.(Adwill)生产的生产编号为D175、D185、510W和510T的带，Denki Kagaku Kogyo生产的生产编号为UHP-1525M3的带等。将带64除去。
参见图10，将带有半导体晶片10和划片带74的膜层框架50放置在划片机器上，该划片机器沿划线20和划线21切割或锯半导体晶片10以从半导体方格区18中形成单个半导体芯片90。半导体芯片90具有侧92。将基底层例如半导体晶片10切割成单个元件的切割工艺称为切割或分割半导体晶片10或者切割或分割基底。接着将半导体芯片90从划片带74中取走。
至此可知，本发明提供了将半导体晶片变薄的方法，其中该方法包括在半导体晶片中形成环形支撑结构，将半导体晶片设置在膜层框架上以及将环形支撑结构变薄。用与膜层框架结合的前侧带在环形支撑结构变薄过程中为半导体晶片提供支撑。将环形支撑结构变薄后，使用与膜层框架结合的后侧带在晶片分割过程中为变薄的半导体晶片提供支撑。
尽管本发明披露了特定的优选实施方式和方法，但是，对本领域的技术人员而言，在不脱离本发明精神和范围的条件下从前述披露中对特定实施方式和方法所做出变化和修改是显而易见的。本发明仅受权利要求及其延伸和生效法律的规则和原则限制。

Claims (10)

1.一种用于使半导体晶片变薄的方法，包括如下步骤：
提供具有第一侧和第二侧、中心区、外围区和基本上彼此平行的第一表面和第二表面的半导体晶片，从所述第一侧延伸到所述半导体晶片的中心区中的腔和所述外围区中的环形支撑结构，所述第一表面在所述第一侧上且所述第二表面在所述第二侧上，所述第一表面具有与所述第二表面间隔第一距离的第一部分和与所述第二表面间隔不同于所述第一距离的第二距离的第二部分，所述第一表面的所述第一部分在所述中心区中且所述第一表面的所述第二部分在所述外围区中；
提供具有第一表面和第二表面的膜层框架以及安装到所述第一表面上的第一带；
将所述半导体晶片安装到所述第一带上，其中所述半导体晶片的所述第二侧与所述第一带接触；
变薄至少一部分所述环形支撑结构，其中所述环形支撑结构具有在变薄之后保留的变薄的部分，所述变薄的部分具有大于所述第一距离的厚度和基本上平行于所述第二表面的表面；以及
将第二带安装到所述膜层框架的所述第二表面和所述半导体晶片上，其中所述第二带流入所述腔中。
2.根据权利要求1所述的方法，其中提供所述半导体晶片包括：至少在所述腔中提供导电性材料。
3.一种用于使半导体晶片变薄的方法，包括如下步骤：
提供半导体晶片，该半导体晶片具有在半导体晶片彼此相反的两侧上的第一主表面和第二主表面、中心区和外围区，以及在所述第一主表面的第一部分与所述第二主表面之间和在所述第一主表面的第二部分与所述第二主表面之间的第一距离，其中所述第一主表面具有所述第一部分和所述第二部分，所述第一主表面的所述第一部分在所述中心区中且所述第一主表面的所述第二部分在所述外围区中；
从所述中心区去除一部分所述半导体晶片，其中从所述中心区去除一部分所述半导体晶片的步骤在所述中心区中形成中心表面并在所述外围区中形成缘，所述缘具有由所述第一主表面的所述第二部分形成的缘表面，所述中心表面与所述第二主表面间隔第二距离，所述第二距离小于所述第一距离；
黏附地稳定所述半导体晶片；以及
将所述缘变薄，其中将所述缘变薄的步骤形成与所述第二主表面基本上平行并与所述第二主表面间隔第三距离的变薄的缘表面，所述第三距离小于所述第一距离且大于所述第二距离。
4.根据权利要求3所述的方法，还包括：至少在所述中心区中形成导电性材料，所述导电性材料包括金属层。
5.根据权利要求3所述的方法，还包括：至少在所述中心区中和所述缘表面上形成导电性材料。
6.根据权利要求3所述的方法，其中黏附地稳定所述半导体晶片的步骤包括：将所述半导体晶片安装到带上。
7.根据权利要求6所述的方法，还包括：将划片带至少安装到所述缘表面上。
8.一种用于制造半导体元件的方法，包括如下步骤：
提供具有第一侧和第二侧以及基本上彼此平行的第一表面和第二表面的半导体晶片，从所述第一侧延伸到所述半导体晶片中的腔和在所述半导体晶片的所述第一侧的外围处的环形支撑结构，所述第一表面在所述第一侧上且所述第二表面在所述第二侧上，所述第一表面具有与所述第二表面间隔第一距离的第一部分和与所述第二表面间隔不同于所述第一距离的第二距离的第二部分；
提供具有第一侧和第二侧的膜层框架和附着到所述膜层框架的第一侧上的第一带；
将所述半导体晶片的所述第二侧结合到所述第一带上；
变薄至少一部分所述环形支撑结构以形成与所述第二表面基本上平行的支撑表面，其中所述支撑表面与所述第二表面间隔第三距离；以及
将第二带至少结合到所述半导体晶片的所述第一侧上，其中所述第二带接触所述腔中的一部分所述半导体晶片。
9.根据权利要求8所述的方法，还包括：在至少一部分所述腔内形成导电材料层。
10.一种形成变薄的半导体晶片的方法，包括如下步骤：
提供具有第一侧和第二侧、中心区、外围区和基本上彼此平行的第一表面和第二表面的半导体晶片，从所述第一侧延伸到所述半导体晶片的所述中心区中的腔和在所述外围区中的环形支撑结构，所述第一表面在所述第一侧上且所述第二表面在所述第二侧上，所述第一表面具有与所述第二表面间隔第一距离的第一部分和与所述第二表面间隔不同于所述第一距离的第二距离的第二部分，所述第一表面的所述第一部分在所述中心区中且所述第一表面的所述第二部分在所述外围区中；
提供具有第一表面和第二表面的膜层框架和安装到所述第一表面上的第一带；
将所述半导体晶片安装到所述第一带上，其中所述半导体晶片的所述第二侧与所述第一带接触；
从所述外围区去除一部分所述半导体晶片，其中去除一部分所述半导体晶片的步骤在所述中心区中留下中心表面并在所述外围区中形成缘，所述缘具有由所述第一表面的所述第二部分形成的缘表面，所述缘表面与所述第二表面间隔第三距离，所述第三距离小于所述第二距离，从而形成所述变薄的半导体晶片；以及
将第二带安装到所述膜层框架的所述第二表面和所述变薄的半导体晶片上，其中所述第二带接触所述中心区中的所述中心表面。
CN200910151326.3A 2008-07-11 2009-06-30 使半导体晶片变薄的方法 Expired - Fee Related CN101625972B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/172,075 US8084335B2 (en) 2008-07-11 2008-07-11 Method of thinning a semiconductor wafer using a film frame
US12/172,075 2008-07-11

Publications (2)

Publication Number Publication Date
CN101625972A CN101625972A (zh) 2010-01-13
CN101625972B true CN101625972B (zh) 2014-07-23

Family

ID=41505523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910151326.3A Expired - Fee Related CN101625972B (zh) 2008-07-11 2009-06-30 使半导体晶片变薄的方法

Country Status (5)

Country Link
US (1) US8084335B2 (zh)
KR (1) KR101553224B1 (zh)
CN (1) CN101625972B (zh)
HK (1) HK1139786A1 (zh)
TW (1) TWI484544B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
JP2011091293A (ja) * 2009-10-26 2011-05-06 Disco Abrasive Syst Ltd ウエーハの加工方法
US8987898B2 (en) * 2011-06-06 2015-03-24 International Rectifier Corporation Semiconductor wafer with reduced thickness variation and method for fabricating same
US8563361B2 (en) * 2012-02-14 2013-10-22 Alpha & Omega Semiconductor, Inc. Packaging method of molded wafer level chip scale package (WLCSP)
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
CN103390539B (zh) * 2012-05-11 2016-08-17 上海华虹宏力半导体制造有限公司 薄硅片的制备方法
CN103579020B (zh) * 2012-08-07 2016-06-08 万国半导体股份有限公司 一种晶圆级芯片的封装方法
US8778735B1 (en) * 2013-06-29 2014-07-15 Alpha & Omega Semiconductor, Inc. Packaging method of molded wafer level chip scale package (WLCSP)
US9196534B2 (en) * 2013-02-24 2015-11-24 Alpha And Omega Semiconductor Incorporated Method for preparing semiconductor devices applied in flip chip technology
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
CN104124176B (zh) * 2013-04-24 2018-05-04 万国半导体股份有限公司 制备应用在倒装安装工艺上的半导体器件的方法
US9589880B2 (en) * 2013-10-09 2017-03-07 Infineon Technologies Ag Method for processing a wafer and wafer structure
CN103811357A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 超薄形圆片级封装制造方法
CN105448854A (zh) * 2014-08-29 2016-03-30 万国半导体股份有限公司 用于带有厚背面金属化的模压芯片级封装的晶圆制作方法
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
KR102214510B1 (ko) * 2016-01-18 2021-02-09 삼성전자 주식회사 기판 씨닝 장치, 이를 이용한 기판의 씨닝 방법, 및 반도체 패키지의 제조 방법
TWI588880B (zh) * 2016-06-28 2017-06-21 昇陽國際半導體股份有限公司 晶圓薄化製程
US10170304B1 (en) 2017-10-25 2019-01-01 Globalfoundries Inc. Self-aligned nanotube structures
US10825731B2 (en) * 2019-01-25 2020-11-03 Semiconductor Components Industries, Llc Methods of aligning a semiconductor wafer for singulation
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
US10727216B1 (en) 2019-05-10 2020-07-28 Sandisk Technologies Llc Method for removing a bulk substrate from a bonded assembly of wafers
US11094858B2 (en) * 2019-08-01 2021-08-17 Advanced Semiconductor Engineering, Inc. Tape, encapsulating process and optical device
KR102068738B1 (ko) * 2019-11-28 2020-02-11 에스피반도체통신(주) 웨이퍼용 림부 제거장치
US20210296176A1 (en) * 2020-03-23 2021-09-23 Semiconductor Components Industries, Llc Structure and method for electronic die singulation using alignment structures and multi-step singulation
CN114530483A (zh) * 2020-11-23 2022-05-24 联华电子股份有限公司 半导体元件及其制作方法
CN112466807A (zh) * 2020-11-25 2021-03-09 绍兴同芯成集成电路有限公司 一种超薄晶圆减薄以及背面金属蒸镀的工艺方法
US11626371B2 (en) 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures
CN113492995B (zh) * 2021-09-10 2022-01-25 成都飞机工业（集团）有限责任公司 一种增加飞机部件精整加工工艺刚性的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861336B1 (en) * 2003-11-30 2005-03-01 Union Semiconductor Technology Corporation Die thinning methods
CN1601704A (zh) * 2003-09-26 2005-03-30 株式会社迪思科 晶片的加工方法
CN101276740A (zh) * 2007-03-30 2008-10-01 万国半导体股份有限公司 一种形成极薄功率装置芯片的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US6162702A (en) 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
DE10256985B4 (de) * 2001-12-12 2013-01-10 Denso Corporation Verfahren zur Herstellung eines Leistungshalbleiterbauelements
US7226812B2 (en) * 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
JP4741332B2 (ja) * 2005-09-30 2011-08-03 株式会社ディスコ ウエーハの加工方法
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
JP5181222B2 (ja) * 2006-06-23 2013-04-10 日立化成株式会社 半導体デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601704A (zh) * 2003-09-26 2005-03-30 株式会社迪思科 晶片的加工方法
US6861336B1 (en) * 2003-11-30 2005-03-01 Union Semiconductor Technology Corporation Die thinning methods
CN101276740A (zh) * 2007-03-30 2008-10-01 万国半导体股份有限公司 一种形成极薄功率装置芯片的方法

Also Published As

Publication number Publication date
TWI484544B (zh) 2015-05-11
TW201009920A (en) 2010-03-01
HK1139786A1 (zh) 2010-09-24
US20100009519A1 (en) 2010-01-14
US8084335B2 (en) 2011-12-27
CN101625972A (zh) 2010-01-13
KR101553224B1 (ko) 2015-09-15
KR20100007724A (ko) 2010-01-22

Similar Documents

Publication Publication Date Title
CN101625972B (zh) 使半导体晶片变薄的方法
TWI739043B (zh) 晶圓結構及其修整方法
TWI521580B (zh) 薄型半導體片和減薄半導體片的方法
KR100433781B1 (ko) 반도체장치의 제조방법
US9847219B2 (en) Semiconductor die singulation method
US11721555B2 (en) Method and system for thinning wafer thereof
US6933211B2 (en) Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same
JPH10209093A (ja) 貼り合わせ基板の作製方法
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
TW201921460A (zh) 基板處理方法
CN111834296A (zh) 半导体器件和方法
JPH0745485A (ja) 接着半導体基板の製造方法
JP6591240B2 (ja) デバイスの製造方法
JP2003124147A (ja) 半導体装置の製造方法
JP2003151939A (ja) Ｓｏｉ基板の製造方法
CN111232918A (zh) 半导体器件及其制造方法
JPH11297650A (ja) 半導体ウェハの製造方法
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
JPH09213593A (ja) 接着基板及びその製造方法
JP2001196332A (ja) レーザ光を用いた硬質非金属膜の切断方法
CN115497873A (zh) 半导体器件的制作方法以及半导体器件
CN116153763A (zh) 晶圆键合结构及其修边方法
JP2006086277A (ja) 半導体ウエハの研磨方法
JP2003059878A (ja) 半導体チップ及びその製造方法
KR20070078592A (ko) 웨이퍼 연마 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1139786

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1139786

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140723

Termination date: 20210630