CN105448854A - 用于带有厚背面金属化的模压芯片级封装的晶圆制作方法 - Google Patents
用于带有厚背面金属化的模压芯片级封装的晶圆制作方法 Download PDFInfo
- Publication number
- CN105448854A CN105448854A CN201410431462.9A CN201410431462A CN105448854A CN 105448854 A CN105448854 A CN 105448854A CN 201410431462 A CN201410431462 A CN 201410431462A CN 105448854 A CN105448854 A CN 105448854A
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- metal
- encapsulated layer
- metal layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Abstract
本发明提出了一种用于MCSP的晶圆制作方法,包括:在芯片的焊盘上沉积一个金属凸起;在晶圆的前表面上制备一个第一封装层,覆盖金属凸起;同时在晶圆边缘制备一个未覆盖环,使位于两个相邻芯片之间的每条划线末端裸露出来;减薄第一封装层,使金属凸起裸露出来;研磨晶圆背面,在晶圆背部形成一个凹陷和一个支撑环;在凹陷中晶圆的背面,依次沉积一个金属种子层和一个厚金属层;并且通过沿划线切割第一封装层、晶圆、金属种子层和厚金属层,将单个芯片和晶圆分离。
Description
技术领域
本发明主要涉及一种半导体器件的封装方法。确切地说,本发明旨在改善模压芯片级封装(MCSP)的晶圆制作过程,以获得带有很厚的背面金属以及器件正面和/或背面的模塑料的超薄芯片封装。
背景技术
晶圆级芯片规模封装(WLCSP)技术,是指在晶圆上制成半导体芯片,并将单独的芯片封装与晶圆分开后,直接在晶圆级封装半导体芯片。因此,芯片封装的尺寸与初始半导体芯片的尺寸相同。通常来说,WLCSP技术广泛应用于半导体器件。众所周知,垂直功率器件(例如常见的漏极MOSFET)具有较大的器件内阻Rdson。因此,减薄晶圆可以降低衬底电阻,从而降低Rdson。然而,由于晶圆较薄,缺乏机械保护,致使薄晶圆很难处理。另外,为了降低垂直功率器件的Rdson,需要很厚的背面金属来降低扩展电阻。传统工艺通常采用很厚的引线框,然后将半导体芯片贴装在厚引线框上。但是,这种方法无法实现100%芯片级封装。
另外,在传统的芯片级封装技术中,是沿着晶圆前表面的划线直接切割晶圆,从而将单独的芯片封装与晶圆分开。但是,在减薄晶圆之前,通常用模塑料封装晶圆的前表面,以增强对晶圆的机械支撑,避免减薄后的晶圆破裂。因此,划线会被模塑料覆盖,因此将很难沿晶圆前表面的划线来切割晶圆。
基于上述相关对现有技术的缺点和限制的说明,因此必须制备一种超薄芯片,在器件的正面和/背面通过WLCSP带有很厚的背面金属。
发明内容
本发明的目的在于提供一种模压芯片级封装的晶圆制作方法,与晶圆分离的芯片背面形成厚金属层,具有降低芯片电阻和利于散热的优点,并且能够为晶圆和半导体芯片的集成提供机械支撑,以改善现有技术中的一个或多个缺陷和限制。
基于上述目的,本发明提供一种模压芯片级封装的晶圆制作方法,用于封装形成在半导体晶圆上的半导体芯片,每个半导体芯片都含有多个金属焊盘形成在其前表面上;该制作方法包括以下步骤:在每个金属焊盘上制备一个金属凸起;在晶圆的前表面上制备一个第一封装层,覆盖金属凸起;减薄第一封装层,使金属凸起从第一封装层裸露出来;在晶圆背面研磨减薄晶圆厚度,在晶圆背面形成一个凹陷,在晶圆边缘形成一个支撑环;在凹陷中的晶圆背面,沉积一个金属种子层;沉积一个厚金属层,覆盖金属种子层,厚金属层厚度至少为减薄后晶圆厚度的1/10;切割第一封装层、晶圆、金属种子层以及厚金属层,将单个半导体芯片与晶圆分离,其中第一封装层被切割成多个封装顶层,每个半导体芯片的前表面都覆盖着一个封装顶层,金属凸起从封装顶层裸露出来,其中厚金属层被切割成多个芯片厚金属层,每个半导体芯片的背面都覆盖着一个芯片厚金属层。
在本发明的一个优选中,所述的第一封装层的半径小于晶圆的半径,在晶圆边缘形成一个未覆盖环,位于两个相邻的半导体芯片之间的每条划线两端都在未覆盖环的前表面上延伸;所述的晶圆制作方法还包括:在第一封装层上沿每条划线切割,在减薄后的第一封装层的前表面上形成一个切割槽的步骤。
在本发明的一个优选中,在所述的形成厚金属层的步骤之后,还包括:切割晶圆边缘部分的支撑环。
在本发明的一个优选中,所述的凹陷的半径小于第一封装层的半径,使第一封装层的一部分与支撑环的一部分重叠,并且所述的切割晶圆边缘部分的支撑环的步骤包括切除第一封装层与支撑环的重叠部分。
在本发明的一个优选中,在所述的沉积金属种子层的步骤之前,还包括:在凹陷中晶圆的底面上,沉积一个金属层,用于欧姆接触,并且作为金属种子层的势垒层,扩散到半导体晶圆中。
在本发明的一个优选中,在所述的切除晶圆边缘部分的支撑环的步骤之后,还包括:在厚金属层上制备一个第二封装层;其中将单个半导体芯片与晶圆分离包括沿切割槽切割第一封装层、晶圆、种子层、厚金属层以及第二封装层,其中第二封装层被切割成多个封装底层,每个半导体芯片的厚金属层上都覆盖一个封装底层。
在本发明的一个优选中,所述的金属种子层通过蒸发或溅射的方法进行沉积。
在本发明的一个优选中,所述的金属种子层由TiNiAg、TiNi或TiNiAl制成。
在本发明的一个优选中,所述的厚金属层通过电镀和/或化学镀的方法进行沉积。
在本发明的一个优选中,所述的厚金属层由银、铜或镍制成。
在本发明的一个优选中,所述的减薄后的第一封装层的厚度比减薄后的晶圆厚度更大。
本发明还提供一种模压芯片级封装器件,其包括:一个半导体芯片,包括多个金属焊盘形成在其前表面上;在每个金属焊盘上都有一个金属凸起;一个第一封装层,覆盖半导体芯片的前表面,其中金属凸起从第一封装层裸露出来;一个金属种子层,形成在半导体芯片的底面上;以及一个厚金属层,形成在金属种子层底部;所述的厚金属层的厚度等于或大于半导体芯片厚度的1/10。
阅读以下说明并参照附图之后,本发明的其他目标和优势将更加显而易见,说明及附图并不用于局限本发明的范围。
附图说明
图1A为本发明中的半导体晶圆的正面俯视图,其中半导体芯片形成在半导体晶圆上。
图1B为本发明中的半导体晶圆的剖面示意图,其中金属凸起形成在半导体芯片的金属焊盘上。
图2A-2B为本发明中的沉积第一封装层的步骤的示意图,以便覆盖晶圆正面。
图3A-3B为本发明中的研磨减薄第一封装层、并在第一封装层上形成切割槽的步骤的示意图。
图4为本发明中的从晶圆背面研磨减薄的步骤的剖面示意图。
图5为本发明中的在减薄晶圆的背面沉积一个薄金属层的步骤的剖面示意图。
图6为本发明中的在减薄晶圆背部的薄金属层上沉积一个厚金属层的步骤的剖面示意图。
图7为本发明中的切断晶圆的边缘部分的步骤的剖面示意图。
图8为本发明中的通过切割第一封装层、晶圆以及金属层使背面金属曝光,并将单独的封装结构与背部金属分离的步骤的剖面示意图。
图9为本发明中的在分离图7所示的器件结构的单独封装结构之前,在厚金属层上形成一个第二封装层的步骤的剖面示意图。
图10为本发明中的通过切割第一封装层、晶圆、金属层以及第二封装层,将图9所示的器件结构的单独封装结构与封装结构顶面和底面的模塑料分离的步骤的剖面示意图。
具体实施方式
以下结合附图,通过详细说明较佳的具体实施例,对本发明做进一步阐述。
图1A表示晶圆100的俯视图,晶圆100含有多个半导体芯片101形成在晶圆的前表面上,两个邻近的芯片101之间都有一条划线102。众所周知,沿划线102切割,将单独的芯片101与晶圆100分离。通常来说,多个金属焊盘(图中未示出)形成在每个芯片101的前表面上,构成芯片的电极,连接到电源、接地端或同外部电路进行信号传输的端口。
如图1B所示,导电凸起110(例如金属凸起)形成在每个芯片101的前表面上的每个金属焊盘上。金属凸起110可以用铜、金、银、铝等类似的导电金属或它们的合金制备。金属凸起110可以为球形、椭圆形、立方形、圆柱形或楔形等类似形状。
如图2A所示,沉积封装材料(例如环氧树脂等),构成特定厚度的第一封装层120,覆盖晶圆100的前表面以及全部金属凸起110。如图2A和2B所示,第一封装层的半径略小于晶圆100的半径,因此第一封装层120无法覆盖晶圆100的整个前表面,例如靠近晶圆边缘的未覆盖环103无法被第一封装层120覆盖。
如图3A所示,对第一封装层120进行研磨,使金属凸起110裸露出来。在一个实施例中,第一封装层120研磨后的厚度约为50微米至100微米。金属凸起110最好用较硬的金属(例如铜等)制成,以便研磨第一封装层时,避免金属凸起上的灰尘附着在研磨轮上,对第一封装层120的研磨表面造成不必要的污染。在图3A中,多个切割槽121形成在减薄第一封装层120的前表面上。如图2B所示,第一塑料封装层120的半径小于晶圆100的半径,以确保未覆盖环103中每条划线102的两端,均不被第一塑料封装层120覆盖。然后,在第一封装层120的前表面上切割一条浅线,与划线102对准,形成切割槽121,划线102从未覆盖环103中裸露出来的两端延伸出去。确切地说,每条浅线或切割槽121都与图3B所示的相应的划线102重叠。切割槽121的深度可以调节。在一个实施例中,切割槽可以穿透第一封装层120,触及晶圆的前表面。
如图4所示,对原厚度760微米的晶圆在其背面进行研磨,达到50至100微米的预定义厚度。在一个较佳实施例中,研磨后的第一塑料封装层比研磨后的减薄晶圆更厚,用于机械支撑。另外,为给减薄晶圆提供机械支撑,晶圆边缘的支撑环不能研磨。如图4所示,利用半径小于晶圆100半径的研磨轮,研磨晶圆100的背面,形成一个凹陷130。凹陷130的半径要尽可能的大,使靠近晶圆边缘的芯片产量达到最大。在该步骤中,支撑环104形成在晶圆100边缘处,支撑环104的宽度为晶圆100的半径与凹陷130的半径之差。在该步骤中,通过调节凹陷130的深度,可以设计薄晶圆100的厚度。支撑环104和减薄封装层120为减薄晶圆100提供机械支撑,从而使减薄晶圆不会轻易破裂。在一个实施例中,凹陷130的半径小于第一封装层120的半径,以便进一步保持减薄晶圆100的机械强度,使一部分第一封装层120可以与一部分支撑环104部分重叠。
如图5所示,还可选择,对在凹陷130里面露出的晶圆100的底面进行掺杂物重掺杂,然后对掺杂物退火,使其扩散。将薄金属层140(例如TiNiAg、TiNi、TiNiAL等)沉积(例如通过蒸发或溅射)在晶圆100的底面。薄金属层140可用作金属种子层140,以便在下一步沉积厚金属层。在一个实施例中,在沉积金属种子层140之前,可先在凹陷中晶圆的底面上沉积一个用于欧姆接触的金属层,并且作为金属种子层140的势垒层,扩散到半导体晶圆中。
如图6所示,通过电镀和/或化学镀,在金属种子层140上方沉积厚金属层124。厚金属层124可以是银、铜、镍等类似金属。依据形成在晶圆上的半导体芯片的尺寸,厚金属层124的厚度约为10微米至100微米。通常来说,研磨后的减薄晶圆厚度为100微米或100微米以下时,厚金属层124应至少是减薄晶圆厚度的1/10。对于50微米的研磨后的减薄晶圆,厚金属层124的厚度应至少是减薄晶圆厚度的1/5,最好是减薄晶圆厚度的1/2以上。在一个实施例中,晶圆的厚度(图4中所示)减薄约为50微米,其底面沉积一层厚度在50微米以上的金属底层。对于50微米以下的减薄晶圆来说,厚金属层124的厚度应是晶圆厚度的1/2以上。由于厚金属层124是通过沉积形成的,因此在晶圆底面和厚金属层的表面之间没有焊锡或环氧树脂等粘合材料。厚金属层124不仅具有降低电阻和利于散热的好处,而且在制备过程中,尤其是在晶圆厚度降至100微米以下之后,能够为晶圆和半导体芯片的集成提供机械支撑。
如图7所示,切除减薄晶圆100的边缘部分105以及支撑环104,因此第一封装层120的重叠部分122也被切除,使得晶圆的切除部分105的宽度等于或略大于支撑环104的宽度。
如图8所示,第一封装层120、晶圆100、金属种子层140以及厚金属层124可以用刀具180,沿切割槽121切断,使单个芯片101与晶圆100分离。因此,第一封装层120被分成多个封装顶层1200,金属种子层140被分成多个芯片金属种子层1400,厚金属层124被分成多个芯片厚金属层1240,从而获得多个晶圆级封装结构200A。每个封装结构200A都含有一个封装顶层1200覆盖着每个芯片101的前表面,芯片金属种子层1400覆盖着芯片101的背面,芯片厚金属层1240覆盖着金属种子层1400,金属凸起110从封装顶层1200上面裸露出来,作为封装结构200A的接触端子,以便电连接外部电路,芯片厚金属层1240,在封装结构200A底部裸露出来,作为封装结构200A的接触端子,还用于散热。
在一个实施例中,芯片101为垂直MOSFET(金属-氧化物-半导体场效应晶体管),其中电流从芯片的前表面流至背面,或反之亦然。因此,形成在芯片前表面上的多个金属焊盘,包括一个焊盘构成芯片的源极电极,一个焊盘构成栅极电极,芯片厚金属层1240构成漏极电极。利用芯片厚金属层1240,可以显著降低封装结构200A的电阻。
在另一个实施例中,如图9-10所示,可以制备带有封装底层1300的封装结构200B。减薄晶圆的边缘部分105、重叠部分122以及支撑环104如图7所示切断之后,制备第二封装层130,覆盖厚金属层124,如图9所示。然后,切断第一封装层120、晶圆100、金属种子层130、厚金属层124以及第二封装层130,使单个芯片101与晶圆100分离。因此,如图10所示,第一封装层120被切割成多个封装顶层1200,金属种子层140被切割成多个芯片金属种子层1400,厚金属层124被切割成多个芯片厚金属层1240,第二封装层130被切割成多个封装底层1300,从而获得多个封装结构200B。每个封装结构200B都含有一个封装顶层1200覆盖着每个芯片101的前表面,芯片金属种子层1400覆盖着芯片101的背面,芯片厚金属层1240覆盖着芯片金属种子层1400,封装底层1300覆盖着芯片厚金属层1240,金属凸起110从封装顶层1200上面裸露出来,作为封装结构200B的接触端子,以便电连接外部电路。因此,当芯片101为垂直MOSFET时,形成在芯片前表面上的多个金属焊盘,包括一个焊盘构成芯片的源极电极,一个焊盘构成栅极电极,焊盘电连接到芯片厚金属层1240,穿过形成在芯片中的金属互连结构(图中未示出)。
尽管本发明的内容已经通过上述优选实施例作了详细介绍,但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后,对于本发明的多种修改和替代都将是显而易见的。因此,本发明的保护范围应由所附的权利要求来限定。
Claims (12)
1.一种模压芯片级封装的晶圆制作方法,用于封装形成在半导体晶圆上的半导体芯片,每个半导体芯片都含有多个金属焊盘形成在其前表面上,其特征在于,所述的制作方法包括以下步骤:
在每个金属焊盘上制备一个金属凸起;
在晶圆的前表面上制备一个第一封装层,覆盖金属凸起;
减薄第一封装层,使金属凸起从第一封装层裸露出来;
在晶圆背面研磨减薄晶圆厚度,在晶圆背面形成一个凹陷,在晶圆边缘形成一个支撑环;
在凹陷中的晶圆背面,沉积一个金属种子层;
沉积一个厚金属层,覆盖金属种子层,厚金属层厚度至少为减薄后晶圆厚度的1/10;
切割第一封装层、晶圆、金属种子层以及厚金属层,将单个半导体芯片与晶圆分离,其中第一封装层被切割成多个封装顶层,每个半导体芯片的前表面都覆盖着一个封装顶层,金属凸起从封装顶层裸露出来,其中厚金属层被切割成多个芯片厚金属层,每个半导体芯片的背面都覆盖着一个芯片厚金属层。
2.根据权利要求1所述的晶圆制作方法,其特征在于,所述的第一封装层的半径小于晶圆的半径,在晶圆边缘形成一个未覆盖环,位于两个相邻的半导体芯片之间的每条划线两端都在未覆盖环的前表面上延伸;所述的晶圆制作方法还包括:在第一封装层上沿每条划线切割,在减薄后的第一封装层的前表面上形成一个切割槽的步骤。
3.根据权利要求1所述的晶圆制作方法,其特征在于,在形成厚金属层的步骤之后,还包括:切割晶圆边缘部分的支撑环。
4.根据权利要求3所述的晶圆制作方法,其特征在于,所述的凹陷的半径小于第一封装层的半径,使第一封装层的一部分与支撑环的一部分重叠,并且所述的切割晶圆边缘部分的支撑环的步骤包括切除第一封装层与支撑环的重叠部分。
5.根据权利要求1所述的晶圆制作方法,其特征在于,在所述的沉积金属种子层的步骤之前,还包括:在凹陷中晶圆的底面上,沉积一个金属层,用于欧姆接触,并且作为金属种子层的势垒层,扩散到半导体晶圆中。
6.根据权利要求1所述的晶圆制作方法,其特征在于,在所述的切除晶圆边缘部分的支撑环的步骤之后,还包括:在厚金属层上制备一个第二封装层;其中将单个半导体芯片与晶圆分离包括沿切割槽切割第一封装层、晶圆、金属种子层、厚金属层以及第二封装层,其中第二封装层被切割成多个封装底层,每个半导体芯片的厚金属层上都覆盖一个封装底层。
7.根据权利要求1所述的晶圆制作方法,其特征在于,所述的金属种子层通过蒸发或溅射的方法进行沉积。
8.根据权利要求7所述的晶圆制作方法,其特征在于,所述的金属种子层由TiNiAg、TiNi或TiNiAl制成。
9.根据权利要求7所述的晶圆制作方法,其特征在于,所述的厚金属层通过电镀和/或化学镀的方法进行沉积。
10.根据权利要求9所述的晶圆制作方法,其特征在于,所述的厚金属层由银、铜或镍制成。
11.根据权利要求1所述的晶圆制作方法,其特征在于,所述的减薄后的第一封装层的厚度比减薄后的晶圆厚度更大。
12.一种模压芯片级封装器件,其特征在于,包括:
一个半导体芯片,包括多个金属焊盘形成在其前表面上;
在每个金属焊盘上都有一个金属凸起;
一个第一封装层,覆盖半导体芯片的前表面,其中金属凸起从第一封装层裸露出来;
一个金属种子层,形成在半导体芯片的底面上;以及
一个厚金属层,形成在金属种子层底部;所述的厚金属层的厚度等于或大于半导体芯片厚度的1/10。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410431462.9A CN105448854A (zh) | 2014-08-29 | 2014-08-29 | 用于带有厚背面金属化的模压芯片级封装的晶圆制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410431462.9A CN105448854A (zh) | 2014-08-29 | 2014-08-29 | 用于带有厚背面金属化的模压芯片级封装的晶圆制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105448854A true CN105448854A (zh) | 2016-03-30 |
Family
ID=55558891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410431462.9A Pending CN105448854A (zh) | 2014-08-29 | 2014-08-29 | 用于带有厚背面金属化的模压芯片级封装的晶圆制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448854A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107887343A (zh) * | 2016-10-28 | 2018-04-06 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
CN107910288A (zh) * | 2017-10-31 | 2018-04-13 | 华天科技(昆山)电子有限公司 | 基于太鼓晶圆的晶圆级封装结构及方法 |
CN111463141A (zh) * | 2019-01-18 | 2020-07-28 | 芯恩(青岛)集成电路有限公司 | 一种提高晶圆探针台利用率的方法 |
CN111816602A (zh) * | 2020-07-21 | 2020-10-23 | 上海韦尔半导体股份有限公司 | 一种芯片制备方法及芯片 |
CN111863596A (zh) * | 2020-07-21 | 2020-10-30 | 绍兴同芯成集成电路有限公司 | 一种晶圆的铜柱与厚膜镀铜结构的制造工艺 |
CN113140541A (zh) * | 2021-03-31 | 2021-07-20 | 成都芯源系统有限公司 | 集成电路单元及制作有集成电路单元的晶圆 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040113283A1 (en) * | 2002-03-06 | 2004-06-17 | Farnworth Warren M. | Method for fabricating encapsulated semiconductor components by etching |
CN101625972A (zh) * | 2008-07-11 | 2010-01-13 | 半导体元件工业有限责任公司 | 使半导体晶片变薄的方法 |
CN101789375A (zh) * | 2010-02-09 | 2010-07-28 | 清华大学 | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 |
CN101964332A (zh) * | 2009-07-22 | 2011-02-02 | 万国半导体股份有限公司 | 芯片级表面封装的半导体器件封装及其制备过程 |
CN102097404A (zh) * | 2009-12-10 | 2011-06-15 | 万国半导体有限公司 | 低衬底电阻的晶圆级芯片尺寸封装及其制造方法 |
CN103579020A (zh) * | 2012-08-07 | 2014-02-12 | 万国半导体股份有限公司 | 一种晶圆级芯片的封装方法 |
-
2014
- 2014-08-29 CN CN201410431462.9A patent/CN105448854A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040113283A1 (en) * | 2002-03-06 | 2004-06-17 | Farnworth Warren M. | Method for fabricating encapsulated semiconductor components by etching |
CN101625972A (zh) * | 2008-07-11 | 2010-01-13 | 半导体元件工业有限责任公司 | 使半导体晶片变薄的方法 |
CN101964332A (zh) * | 2009-07-22 | 2011-02-02 | 万国半导体股份有限公司 | 芯片级表面封装的半导体器件封装及其制备过程 |
CN102097404A (zh) * | 2009-12-10 | 2011-06-15 | 万国半导体有限公司 | 低衬底电阻的晶圆级芯片尺寸封装及其制造方法 |
CN101789375A (zh) * | 2010-02-09 | 2010-07-28 | 清华大学 | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 |
CN103579020A (zh) * | 2012-08-07 | 2014-02-12 | 万国半导体股份有限公司 | 一种晶圆级芯片的封装方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107887343A (zh) * | 2016-10-28 | 2018-04-06 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
CN107887343B (zh) * | 2016-10-28 | 2020-03-13 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
US10658306B2 (en) | 2016-10-28 | 2020-05-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method of manufacturing the same |
CN107910288A (zh) * | 2017-10-31 | 2018-04-13 | 华天科技(昆山)电子有限公司 | 基于太鼓晶圆的晶圆级封装结构及方法 |
CN107910288B (zh) * | 2017-10-31 | 2020-04-24 | 华天科技(昆山)电子有限公司 | 基于太鼓晶圆的晶圆级封装结构及方法 |
CN111463141A (zh) * | 2019-01-18 | 2020-07-28 | 芯恩(青岛)集成电路有限公司 | 一种提高晶圆探针台利用率的方法 |
CN111816602A (zh) * | 2020-07-21 | 2020-10-23 | 上海韦尔半导体股份有限公司 | 一种芯片制备方法及芯片 |
CN111863596A (zh) * | 2020-07-21 | 2020-10-30 | 绍兴同芯成集成电路有限公司 | 一种晶圆的铜柱与厚膜镀铜结构的制造工艺 |
CN111863596B (zh) * | 2020-07-21 | 2023-05-26 | 绍兴同芯成集成电路有限公司 | 一种晶圆的铜柱与厚膜镀铜结构的制造工艺 |
CN113140541A (zh) * | 2021-03-31 | 2021-07-20 | 成都芯源系统有限公司 | 集成电路单元及制作有集成电路单元的晶圆 |
CN113140541B (zh) * | 2021-03-31 | 2023-09-05 | 成都芯源系统有限公司 | 集成电路单元及制作有集成电路单元的晶圆 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9245861B2 (en) | Wafer process for molded chip scale package (MCSP) with thick backside metallization | |
CN105448854A (zh) | 用于带有厚背面金属化的模压芯片级封装的晶圆制作方法 | |
CN102299082B (zh) | 半导体承载元件的制造方法及应用其的封装件的制造方法 | |
US9196534B2 (en) | Method for preparing semiconductor devices applied in flip chip technology | |
CN102543767A (zh) | 一种在晶圆级封装的塑封工序中避免晶圆破损的方法 | |
US8563417B2 (en) | Method for packaging ultra-thin chip with solder ball thermo-compression in wafer level packaging process | |
CN104124176B (zh) | 制备应用在倒装安装工艺上的半导体器件的方法 | |
CN109560038A (zh) | 互连结构及方法 | |
CN104217997A (zh) | 3d封装件及其形成方法 | |
CN106997852A (zh) | 用于带有厚背面金属化的模压芯片级封装的晶圆工艺 | |
TW201205699A (en) | Embedded wafer-level bonding approaches | |
US20130210195A1 (en) | Packaging method of molded wafer level chip scale package (wlcsp) | |
CN106024710A (zh) | 制造半导体器件的方法 | |
US9437528B1 (en) | Dual-side exposed semiconductor package with ultra-thin die and manufacturing method thereof | |
US9520380B2 (en) | Wafer process for molded chip scale package (MCSP) with thick backside metallization | |
CN105336718B (zh) | 源极向下半导体器件及其制造方法 | |
US8778735B1 (en) | Packaging method of molded wafer level chip scale package (WLCSP) | |
JP3013786B2 (ja) | 半導体装置の製造方法 | |
CN106328545A (zh) | 超薄芯片的双面暴露封装结构及其制造方法 | |
CN109473362B (zh) | 一种功率器件的csp封装方法 | |
CN106129031A (zh) | 芯片封装结构及其封装方法 | |
US20220384204A1 (en) | Semiconductor package electrical contact structures and related methods | |
CN108183096A (zh) | 封装结构及其制备方法 | |
TWI567889B (zh) | 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法 | |
US20200357751A1 (en) | Thinned semiconductor package and related methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160330 |
|
RJ01 | Rejection of invention patent application after publication |