CN1841668A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1841668A
CN1841668A CNA2005100833853A CN200510083385A CN1841668A CN 1841668 A CN1841668 A CN 1841668A CN A2005100833853 A CNA2005100833853 A CN A2005100833853A CN 200510083385 A CN200510083385 A CN 200510083385A CN 1841668 A CN1841668 A CN 1841668A
Authority
CN
China
Prior art keywords
stripping
substrate
slicing
cutting technique
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100833853A
Other languages
English (en)
Other versions
CN100409411C (zh
Inventor
寺山智
松木浩久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1841668A publication Critical patent/CN1841668A/zh
Application granted granted Critical
Publication of CN100409411C publication Critical patent/CN100409411C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本发明涉及一种半导体器件的制造方法，该方法是在衬底的一个主表面上形成有多个半导体芯片的半导体衬底通过切块法被切割成多个半导体芯片。在衬底的一个主表面上执行第一切割工艺，以在多个半导体芯片的两个相邻半导体芯片之间产生两个切割凹槽，每个切割凹槽与多个半导体芯片中的相邻半导体芯片其中之一相邻。在衬底的另一主表面上执行第二切割工艺，以产生与由第一切割工艺产生的两个切割凹槽交叠的切割凹槽。

Description

半导体器件的制造方法
本申请基于并要求2005年3月31日提交的日本专利申请号2005-105233的优先权，在此通过参考并入其全部内容。
技术领域
本发明涉及一种半导体器件的制造方法，在该半导体器件中，在衬底的一个主表面上形成有多个半导体芯片的半导体衬底(晶片)通过切块法(dicing)被切割成半导体芯片。
背景技术
在电子器件例如传感器芯片中(其中多个半导体器件互相邻接并且被安装为模块)，需要尽可能地缩短相邻半导体器件之间的距离，并且使得传感器区域连续，而不会中断。这种电子器件需要的是这样的技术：即，在保持其外部尺寸的高精度的条件下将半导体晶片切割成半导体芯片。
为了将衬底的一个主表面上形成有多个半导体芯片的半导体衬底(晶片)切割成半导体芯片，进行被公知为一种切割工艺的切块工艺。在这种情况下，主表面通常为衬底的前表面和后表面，并且半导体芯片被形成于衬底的前表面或者后表面上。
在切块工艺中，晶片被切割成芯片，同时内嵌有金刚石颗粒的切割刀片高速旋转。由于晶片被切割刀片机械地切割，并且对应于刀片宽度的晶片区域损失掉了，因此需要提供具有在切块工艺中切割所需的区域的晶片。
通常，通过考虑到刀片的宽度、切割精度和对半导体芯片的损坏，来确定在半导体晶片中的该区域的宽度尺寸。
而且，依据半导体衬底的切割量(深度)，切块法被分为两种方法：半切割法和全切割法。
半切割法是这样的方法：其中半导体衬底被切割到在半导体衬底厚度的中部的特定深度。通常，在半切割法的情况下，需要在切块工艺结束后执行一额外切割工艺(断裂)，将晶片的未切割部分切掉。
另一方面，全切割法是这样的方法：其中在半导体衬底的整个厚度上，全部切割半导体衬底。因此，半导体衬底被切割到半导体芯片彼此完全分离的深度。
为了避免这样分离的半导体芯片的分散，在切块工艺开始之前，全切割法需要执行粘贴切块胶带的工艺，以将固定衬底的另一主表面固定到称为切块架(dicing frame)的夹具上。
而且，存在两种通常在切块工艺中执行的方法：单切割法和双切割法。在单切割法的情况下，通过执行一次切割动作在半导体衬底中形成一个切块凹槽(dicing groove)。在双切割法的情况下，通过执行一次切割动作在半导体衬底中形成两个切块凹槽。
为了减少在执行切块工艺时切割区周围的碎片的影响、以及减少由于刀片磨损导致的刀片宽度减小所带来的影响，采用双切割法引起关注。
关于用于半导体器件制造方法的切块法，公知有日本特开平2003-045826、10-083974、07-183255公开的传统技术。
在日本特开平2003-045826的切块技术中，提出了使用单切割法来沿着切块线形成一个切块凹槽的半导体器件制造方法。
但是，在上述单切割法中，尽管切割工艺比较先进，但是切块刀片的厚度变薄，在切割半导体衬底时切块宽度可能产生变化。该方法不适用于需要半导体芯片的外部尺寸具有高精度的情况。例如，所需的外部尺寸精度是离目标值约+0/-15微米。
在日本特开平10-083974和07-183255的切块技术中，提出了在半导体器件的前表面和后表面上都执行切割工艺的方法。
但是，在上述方法中，由于在每次执行切块动作时产生的刀片磨损，刀片宽度会变薄，并且外部尺寸的精度变得不足。也就是说，所得到的半导体芯片的外部尺寸可能大于设计值。该方法也不适用于需要半导体芯片的外部尺寸具有高精度的情况。
因此，在使用单个切块刀片的传统切块法中，存在这样的问题：即半导体芯片的外部尺寸依据切块刀片宽度的变化而变化。为了消除该问题，提出双刀片切块法。在该方法中，使用两个切块刀片，并且通过使切块刀片彼此邻近地放置在切割区中，在半导体衬底上执行切块。
图1表示按照两个切块刀片邻近放置的双刀片切块法，在半导体衬底中形成的切块凹槽的结构。
在图1中，附图标记1表示半导体衬底(例如硅)；附图标记2表示电极层，其形成了在半导体衬底1的一个主表面(前表面)上形成的半导体芯片的一部分；附图标记4A和4B表示切块凹槽；附图标记6表示每个切块凹槽4A和4B的内侧表面。切块凹槽4A和4B位于与邻接的半导体芯片相邻地位置，并且形成在邻接半导体芯片之间的切块线的两侧上。通过将半导体衬底1切割到半导体衬底1的另一主表面(后表面)所达到的深度，形成切块凹槽4A和4B。
在上述结构中，在距半导体芯片形成部分的最外围处的金属层2的固定距离处，精确地切割切块凹槽4A和4B的内侧表面(半导体芯片侧表面)6。由此，能够获得所述半导体芯片的高精度的外围尺寸。
但是，上述切块工艺使用全切割法，其中在衬底1的切块线的两侧上，半导体衬底1被充分切割到覆盖衬底1的整个厚度的深度。
由于这个原因，在半导体衬底1的后表面上、在切块凹槽4A和4B的后侧部9可能产生裂缝。而且，在执行切块时，位于切块凹槽4A和切块凹槽4B之间的半导体衬底部分7可能分散。这将成为损害半导体芯片部分的原因。
发明内容
本发明的一目的是提供一种能消除上述问题的改进的半导体器件制造方法。
本发明的另一目的是提供一种半导体器件制造方法，其能够以高精度的外部尺寸来执行半导体衬底的切块工艺，从而能够制造具有所需外部尺寸的半导体芯片，并且能够提高制造产量。
为了实现上述目的，本发明提供一种半导体器件的制造方法，其中在衬底的一个主表面上形成有多个半导体芯片的半导体衬底通过切块法被切割成多个半导体芯片，该制造方法包括如下步骤：在衬底的一个主表面上执行第一切割工艺，以在多个半导体芯片中的两个相邻半导体芯片之间产生两个切割凹槽，每个切割凹槽与多个半导体芯片的相邻半导体芯片中的其中之一相邻；以及在衬底的另一主表面上执行第二切割工艺，以产生与由第一切割工艺产生的两个切割凹槽交叠的切割凹槽。
按照本发明的半导体器件的制造方法，能够容易地生产具有高精度的外部尺寸的半导体芯片。并且能够防止在执行切块工艺时半导体衬底材料的分散。而且，能够防止半导体芯片表面的损坏或裂纹的出现。因此，能够以高精度的外部尺寸来生产半导体芯片，并且能实现高的制造产量。
附图说明
从结合附图的下述具体描述中，本发明的其他目的、特征和优点将变得更为明显。
图1是按照双刀片切块法在衬底中形成的切块凹槽的横截面视图；
图2A和2B是按照本发明一个实施例中的半导体器件制造方法在衬底中形成的切块凹槽的横截面和平面视图；
图3是表示执行第二切块工艺来将图2A的衬底切割成半导体芯片的状态图；
图4是表示按照本发明另一实施例中的半导体器件制造方法来执行第一切块工艺的状态图；
图5是表示对图4的衬底执行第二切块工艺的状态图；
图6是说明执行第二切块工艺时出现的问题的图；
图7A、图7B、图7C和图7D是说明在本发明一个实施例中的半导体器件制造方法的处理流程图。
具体实施方式
现在将参照附图给出本发明优选实施例的描述。
图2A和图2B表示按照本发明一个实施例中的半导体器件制造方法，在半导体衬底中形成的切块凹槽的结构。
在图2A和图2B中，附图标记1表示半导体衬底(晶片)；附图标记2表示金属层，其设置在多个半导体芯片的每一个的最外围上并且形成抗湿环，所述多个半导体芯片以矩阵形式排列在所述衬底1的一个主表面(前表面10)上。
而且，在图2A和图2B中，附图标记11表示所述衬底1的另一主表面(后表面)；附图标记14A、14B、15A、15B表示在所述衬底1的长度方向和横向方向上沿切块线DLx和DLy形成的切块凹槽，其在厚度方向上距衬底1的前表面10具有半切割深度；附图标记16表示每个切块凹槽的内侧表面。
而且，虚线18表示将通过后续的切割工艺在半导体衬底1的后表面11中形成的切块凹槽的成形区域。如图2A所示，随后形成的切块凹槽与在衬底1的前表面10中形成的切块凹槽14A、14B交叠。
当形成切块凹槽14A、14B或如图2B所示的切块凹槽15A、15B时，利用半切割法在衬底1的前表面10上进行切块，从而使衬底1被切割到约为衬底1的厚度T的一半的深度。沿着设置于所述半导体芯片的最外围的金属层2，在切块线DLx或DLy的两侧形成切块凹槽14A、14B或切块凹槽15A、15B。
此时，这样形成每个切块凹槽，使得切块凹槽的外边缘(在半导体芯片的一侧上)离所述半导体芯片最外围处的金属层2具有固定距离。
通过利用半切割法执行切块工艺，能够防止在切块凹槽14A和14B之间、或者在切块凹槽15A和15B之间的半导体衬底1的中间部分1A出现裂缝或分散。
在约550微米厚的半导体衬底1的情况下，在前表面10上的切块凹槽14A、14B、15A和15B的切割宽度在20-25微米的范围内，切割深度在100-200微米的范围内，并且在相邻半导体芯片的最外围处的金属层2之间的划线(scribe)宽度B约为150微米。
这些切块凹槽14A、14B、15A和15B具有朝着离开半导体衬底1的前表面10的深度方向呈正锥形的侧表面。在这种情况下，正锥形是指凹槽宽度随着凹槽深度增大而逐渐减小，而负锥形是指凹槽宽度随着凹槽深度的增大而逐渐增大。
在本实施例的制造方法中，在执行图2A所示的切块工艺之后执行第二切块工艺。图3表示执行第二切块工艺以将图2A的衬底切割成半导体芯片的状态。
在该第二切块工艺中，在衬底1的后表面11中形成切块凹槽18，并且该切块凹槽18与在衬底1的前表面10中形成的两个切割凹槽14A和14B(或15A和15B)交叠。
此时，沿着切块线DL执行第二切块工艺，从而使该切块凹槽的最深部分位于两个切割凹槽之间的对应位置处。由图2A中的虚线表示的切割表面表示通过第二切块工艺在衬底1的后表面11中形成的切块凹槽18的轮廓。
在该第二切块工艺中，使用其宽度大于在第一切块工艺中使用的划线宽度B的切块刀片。
此时，在衬底1的后表面11中的切块凹槽18的外边缘18A和18B的宽度大于划线宽度B，并且外边缘18A和18B位于金属层2(其设置于半导体芯片的最外围上并且形成抗湿环)的外边缘的外部。
此外，切块凹槽18的深度大于切块凹槽14和15的深度。也就是说，通过第二切块工艺在衬底1的后表面11中形成的切块凹槽18具有朝着离开衬底1的前表面10的深度方向呈负锥形的侧表面。
如图3所示，半导体衬底1通过第二切块工艺被切割成半导体芯片。
接着，图7A至图7D是说明在本发明一个实施例中的半导体器件制造方法的处理流程图。
如图7A所示，第一切块胶带22附着于半导体衬底1(晶片)的后表面11(在半导体衬底1的前表面上形成电路元件)上，并且晶片通过切块胶带22固定于切块架30上(晶片安装工艺)。
然后，如图7B所示，在半导体衬底1的前表面10上、在相邻半导体芯片之间的切块线的两侧执行切块工艺，并且切割深度约为衬底1的厚度的1/2(第一切块工艺)。
结果，在相邻半导体芯片之间的X方向上形成两个切块凹槽14A和14B，并且在Y方向上形成两个切块凹槽15A和15B。
为了减小在半导体衬底1的前表面上去除形成层(例如绝缘层和金属层)时产生的碎片的影响，以及为了执行切块凹槽14的精确定位，期望使用第一切块工艺中的已知的阶梯式(step)切割法。
按照该阶梯式切割法，不同的切割刀片附着于两个纺锭轴(spindle shaft)上，并且通过切割刀片中的第一个刀片去除晶片表面上的形成层。紧接于此，利用切割刀片中的第二个刀片对晶片的剩余部分执行半切割。因此，阶梯式切割法能实现高精度的切割。
然后，如图7C所示，第二切块胶带23附着于衬底1的前表面10上，并且从衬底1的后表面11去除第一切块胶带22(胶带附着工艺)。所述半导体衬底1通过切块胶带23固定于切块架30，并且其后表面11朝上。
然后，如图7D所示，使用宽度大于划线宽度B的切割刀片，在衬底1的后表面11上沿着划线执行切块工艺，从而形成切块凹槽20(第二切块工艺)。
作为第二切块工艺的结果，在附着切块胶带23的同时，将半导体衬底1切割成半导体芯片。
此外，在第二切块工艺中，利用固定于切块架30的红外激光显微镜来执行切块刀片的定位，如下所述。基于图7B状态中的衬底1的前表面的图像，通过观察用以显示图7D状态中的衬底1的后表面图像的监视器，将切块刀片定位在衬底1上。
在执行第二切块工艺之后，将另一切块胶带附着于后表面(半导体芯片在该后表面上彼此分离)，并且去除在前表面一侧上的第二切块胶带23。
通过利用吸入夹等来吸取所得到的半导体芯片。并且将安装它们在用于容纳半导体器件的包装形成组件上，或者电子器件的接线板(主板或插入板)上。
接着，图4表示按照本发明另一实施例中的半导体器件制造方法来执行第一切块工艺的状态。图5表示对图4的衬底执行第二切块工艺的状态。
如图4和图5所示，本实施例的半导体衬底1设置有凸出电极(突起)，作为用于外部连接的电极。
在图4和图5中，附图标记1表示半导体衬底(晶片)；附图标记2表示形成半导体芯片的一部分的电极层；附图标记10表示衬底1的前表面；附图标记11表示衬底1的后表面；附图标记14A和14B表示在衬底1的前表面中形成切块凹槽；附图标记22表示附着于衬底1的后表面11上的切块胶带。
而且，在图4和图5中，附图标记24表示凸出电极(突起)，它们分别设置于衬底1的前表面10上的多个半导体芯片的每一个上。
在图4所示的第一切块工艺中，切块胶带22附着到半导体衬底1的后表面11上，并且该半导体衬底1通过切块胶带22固定于切块架(未示出)(晶片安装工艺)。
在上述状态中，利用半切割法在衬底1的前表面10上进行切块，从而使衬底1被切割到约为衬底1的厚度的一半的深度。沿着设置于所述半导体芯片最外围处的金属层2，在切块线的两侧上形成切块凹槽14A和14B。
此时，这样形成每个切块凹槽，使得切块凹槽的外边缘(在半导体芯片的一侧上)距所述半导体芯片的最外围的金属层2具有固定距离。在衬底1的前表面10中形成的切块凹槽具有朝着离开衬底1的前表面10的深度方向呈正锥形的侧表面。
在执行图4的第一切块工艺之后，在衬底1的后表面11上执行第二切块工艺。在执行第二切块工艺之前，将切块胶带23附着于衬底1的前表面10，并且去除附着于衬底1的后表面11上的切块胶带22。
在适当的时间之后，在衬底1的后表面11中形成切块凹槽20，并且该切块凹槽20与在衬底1的前表面10中、切块线的两侧上形成的两个切块凹槽14A和14B交叠。
图5表示按照本实施例的半导体器件制造方法在衬底1的后表面11上执行的第二切块工艺的状态。
在图5的第二切块工艺中，利用单个切块刀片，在衬底1的后表面11上沿着切块线执行切块工艺。该切块刀片的宽度大于第一切块工艺中所用的划线宽度。切块凹槽20的最深部分位于两个切块凹槽14A和14B之间的对应位置。图5中的虚线表示的切割表面表示通过第二切块工艺在衬底1的后表面中形成的切块凹槽20的轮廓。
此时，在衬底1的后表面11中的切块凹槽20的外边缘的宽度大于划线宽度，并且这些外边缘位于金属层2(其设置在半导体芯片的最外围并且形成抗湿环)的外边缘的外部。
此外，切块凹槽20的深度大于切块凹槽14A和14B的深度。通过第二切块工艺在衬底1的后表面11中形成的切块凹槽20具有朝着离开衬底1的前表面10的深度方向呈负锥形的侧表面。
在本实施例中，具有柔性层的粘结胶带被用作切块胶带23，其在后表面11中形成切块凹槽20之前，附着于衬底1的前表面10上。
通过使用具有柔性层的胶带作为切块胶带23，该切块胶带23吸收了在衬底1的前表面10上的凸出电极24的高度，并且与衬底1的前表面10及凸出电极24的表面上的绝缘层(未示出)发生接触，如图5所示。
由于这个原因，获得较高的粘结强度，因此，通过切块胶带23，由切块架牢固地固定住半导体衬底1。
而且，在切块凹槽14A和14B之间(或切块凹槽15A和15B之间)的半导体衬底部分1A也与切块胶带23发生接触。
即使在形成了切块凹槽20并且半导体芯片与半导体衬底部分1A彼此分离时，半导体衬底部分1A仍然保持附着于切块胶带23并被固定住。因此，能够防止在执行切块工艺时半导体衬底的散落。
与此相对照，在图6的实例中，具有刚性(较小柔性)层的粘结胶带23A被用作切块胶带，其在后表面11中形成切块凹槽20之前附着于衬底1的前表面10上。
由于凸出电极24的高度不能被如图6所示的切块胶带23A吸收，所以在切块胶带23A和半导体衬底1之间的粘结区域很小。结果，难以通过切块胶带23A由切块架来牢固地固定半导体衬底1。
由于这个原因，在第二切块工艺期间在半导体衬底1中可出现变化，并且存在半导体衬底1与切块胶带23A分离的可能性。
而且，由于在切块凹槽14A和14B之间的半导体衬底部分1A不能由切块胶带23A充分固定，因此在形成切块凹槽20之后形成的半导体衬底部分1A将随着清洗/冷却水被分散开。所分散的材料将与半导体衬底1的前表面上的半导体芯片部分接触，并且将给所述半导体芯片造成损坏。否则，它将保留在半导体衬底1的前表面上。在这种情况下，需要再次执行清洗工艺。
本发明不限于上述实施例，并且在不脱离本发明的精神的条件下可进行变化和改型。

Claims (12)

1.一种半导体器件的制造方法，其中通过切块法将在衬底的一个主表面上形成有多个半导体芯片的半导体衬底切割成所述多个半导体芯片，该方法包括如下步骤：
在该衬底的一个主表面上执行第一切割工艺，以在所述多个半导体芯片的两个相邻半导体芯片之间产生两个切割凹槽，每个切割凹槽与所述多个半导体芯片中的所述相邻半导体芯片其中之一相邻；以及
在该衬底的另一主表面上执行第二切割工艺，以产生与由该第一切割工艺产生的两个切割凹槽交叠的切割凹槽。
2.如权利要求1所述的制造方法，其中在该第一切割工艺中使用阶梯式切割法。
3.如权利要求1所述的制造方法，其中在该第二切割工艺中使用宽度大于划线宽度的切块刀片。
4.如权利要求1所述的制造方法，其中通过该第一切割工艺在该衬底中形成的切割凹槽的深度小于通过该第二切割工艺在该衬底中形成的切割凹槽的深度。
5.如权利要求1所述的制造方法，其中通过该第一切割工艺在该衬底中形成的切割凹槽具有朝着离开该衬底表面的深度方向呈正锥形的侧表面。
6.如权利要求1所述的制造方法，其中在该衬底表面上的多个半导体芯片中的每一个半导体芯片上，形成凸出电极。
7.如权利要求1所述的制造方法，其中还包括如下步骤：
在该第一切割工艺之前，将第一切块胶带附着于该衬底的所述另一主表面上；以及
在该第一切割工艺之后并在该第二切割工艺之前，将第二切块胶带附着于该衬底的所述一个主表面上，并且从该衬底的所述另一主表面上去除该第一切块胶带，其中该第二切块胶带具有柔性层。
8.如权利要求1所述的制造方法，其中通过该第一切割工艺在该衬底中形成的每个切割凹槽的外边缘距离在该衬底表面上形成的所述多个半导体芯片其中之一的最外围中的金属线为预定距离，并且通过该第二切割工艺在该衬底中形成的切割凹槽的外边缘位于该金属线的位置的内侧。
9.如权利要求1所述的制造方法，其中在该衬底表面上形成的所述多个半导体芯片中的每一个半导体芯片上，形成平面电极层。
10.如权利要求1所述的制造方法，其中通过该第二切割工艺产生的所述多个半导体芯片中的每一个半导体芯片在该半导体芯片的厚度中心附近的位置处具有最大宽度。
11.如权利要求1所述的制造方法，其中还包括如下步骤：在该第一切割工艺之后且在该第二切割工艺之前，将切块胶带附着于该衬底的所述一个主表面上；
其中该切块胶带与通过该第一切割工艺在该衬底中形成的切割凹槽之间的该衬底的中间部分发生接触。
12.如权利要求1所述的制造方法，其中在该第一切割工艺中，两个切块刀片中的每一个切块刀片被以使得该切块刀片的边缘沿着切块线离一金属线为一预定距离的方式定位，该金属线位于在该衬底表面上形成的所述多个半导体芯片中每一个半导体芯片的最外围处。
CNB2005100833853A 2005-03-31 2005-07-14 半导体器件的制造方法 Expired - Fee Related CN100409411C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005105233 2005-03-31
JP2005105233A JP4751634B2 (ja) 2005-03-31 2005-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1841668A true CN1841668A (zh) 2006-10-04
CN100409411C CN100409411C (zh) 2008-08-06

Family

ID=37030609

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100833853A Expired - Fee Related CN100409411C (zh) 2005-03-31 2005-07-14 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US7405137B2 (zh)
JP (1) JP4751634B2 (zh)
KR (1) KR100650538B1 (zh)
CN (1) CN100409411C (zh)
TW (1) TWI260051B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687599A (zh) * 2010-05-28 2012-09-19 京瓷株式会社 多个组合式配线基板及其制造方法、以及配线基板及其制造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1019613C2 (nl) * 2001-12-19 2003-06-20 Micronit Microfluidics Bv Werkwijze voor het verdelen van een substraat in een aantal individuele chipdelen.
JP4694845B2 (ja) * 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
US7790514B2 (en) * 2005-07-21 2010-09-07 Chipmos Technologies Inc. Manufacturing process for a chip package structure
TWI255561B (en) * 2005-07-21 2006-05-21 Chipmos Technologies Inc Manufacturing process for chip package without core
US7803667B2 (en) * 2005-07-21 2010-09-28 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7851270B2 (en) * 2005-07-21 2010-12-14 Chipmos Technologies Inc. Manufacturing process for a chip package structure
US7851262B2 (en) * 2005-07-21 2010-12-14 Chipmos Technologies Inc. Manufacturing process for a chip package structure
US20090068797A1 (en) * 2005-07-21 2009-03-12 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7795079B2 (en) * 2005-07-21 2010-09-14 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7803666B2 (en) * 2005-07-21 2010-09-28 Chipmos Technologies Inc. Manufacturing process for a Quad Flat Non-leaded chip package structure
KR100665202B1 (ko) * 2005-09-13 2007-01-09 삼성전자주식회사 쏘잉 공정에 적합한 스크라이브 레인을 포함하는 웨이퍼,이의 제조에 사용되는 레티클 및 이의 제조 방법
WO2007122438A1 (en) * 2006-04-21 2007-11-01 Infineon Technologies Ag A method for producing a thin semiconductor chip
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
US8629532B2 (en) 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
TWI387015B (zh) * 2009-01-15 2013-02-21 Chipmos Technologies Inc 晶片封裝結構的製程
JP5620669B2 (ja) * 2009-10-26 2014-11-05 東芝機械株式会社 レーザダイシング方法およびレーザダイシング装置
JP5452247B2 (ja) * 2010-01-21 2014-03-26 東芝機械株式会社 レーザダイシング装置
JP2011159679A (ja) * 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法
US8383984B2 (en) 2010-04-02 2013-02-26 Electro Scientific Industries, Inc. Method and apparatus for laser singulation of brittle materials
JP5981094B2 (ja) * 2010-06-24 2016-08-31 東芝機械株式会社 ダイシング方法
KR101712630B1 (ko) * 2010-12-20 2017-03-07 삼성전자 주식회사 반도체 소자의 형성 방법
JP5140198B1 (ja) 2011-07-27 2013-02-06 東芝機械株式会社 レーザダイシング方法
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
KR102138042B1 (ko) * 2012-04-16 2020-07-28 루미리즈 홀딩 비.브이. W-메사 스트리트를 형성하기 위한 방법 및 장치
JP2014011358A (ja) * 2012-06-29 2014-01-20 Toshiba Mach Co Ltd レーザダイシング方法
JP5949334B2 (ja) * 2012-08-30 2016-07-06 株式会社Ｊｖｃケンウッド 貼り合わせ基板、及び製造方法
CN102931156B (zh) * 2012-10-08 2015-06-03 日月光半导体制造股份有限公司 半导体芯片的构造及制作方法
JP5637330B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
US9484227B1 (en) * 2015-06-22 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing in wafer level package
JP2018181909A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181899A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP6824582B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181900A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP2018181902A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181901A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181903A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181908A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
US10403506B2 (en) * 2018-01-07 2019-09-03 Infineon Technologies Ag Separation of workpiece with three material removal stages

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5213994A (en) * 1989-05-30 1993-05-25 Motorola, Inc. Method of making high voltage semiconductor device
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
US5422286A (en) * 1994-10-07 1995-06-06 United Microelectronics Corp. Process for fabricating high-voltage semiconductor power device
JPH1083974A (ja) 1996-09-09 1998-03-31 Sanyo Electric Co Ltd 半導体基板の分割方法
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
JPH10223572A (ja) * 1997-02-10 1998-08-21 Hitachi Ltd ダイシング方法および半導体装置
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
CA2345739A1 (en) * 1999-07-30 2001-02-08 Takahisa Arima Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
JP2001250800A (ja) * 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
JP2001345287A (ja) * 2000-05-31 2001-12-14 Hitachi Ltd 半導体装置の製造方法
DE60117036T2 (de) 2000-12-15 2006-08-03 Xsil Technology Ltd. Laserbearbeitung von halbleitermaterialen
JP2003045826A (ja) 2001-08-01 2003-02-14 Tama Electric Co Ltd 高周波部品の製造方法及び高周波部品チップ
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2003197561A (ja) * 2001-12-25 2003-07-11 Disco Abrasive Syst Ltd 半導体ウェーハのダイシング方法
JP2004273737A (ja) * 2003-03-07 2004-09-30 Seiko Epson Corp 半導体チップの製造方法
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687599A (zh) * 2010-05-28 2012-09-19 京瓷株式会社 多个组合式配线基板及其制造方法、以及配线基板及其制造方法

Also Published As

Publication number Publication date
TWI260051B (en) 2006-08-11
TW200634917A (en) 2006-10-01
JP2006286968A (ja) 2006-10-19
KR100650538B1 (ko) 2006-11-27
KR20060106553A (ko) 2006-10-12
US20060223234A1 (en) 2006-10-05
JP4751634B2 (ja) 2011-08-17
US7405137B2 (en) 2008-07-29
CN100409411C (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
CN1841668A (zh) 半导体器件的制造方法
CN1174479C (zh) 半导体装置的制造方法
CN1819159A (zh) 半导体晶片及半导体器件的制造方法以及半导体器件
US7859084B2 (en) Semiconductor substrate
CN1210760C (zh) 用可位移接触部件剥离半导体器件的方法和装置
CN1282227C (zh) 半导体器件的制造方法
JP2006286727A (ja) 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法
CN1713354A (zh) 半导体晶片和半导体器件的制造工艺
CN1292455C (zh) 半导体器件及其制造方法
CN1599035A (zh) 制造半导体器件的方法
JP5266869B2 (ja) 半導体装置および半導体装置の製造方法
CN1674223A (zh) 半导体器件及其制造方法
CN1199259C (zh) 半导体装置及其制造方法
CN1667797A (zh) 半导体器件的制造方法
CN1664991A (zh) 半导体装置及其制造方法
CN1702839A (zh) 制造半导体器件的方法和半导体衬底的支撑结构
CN100347845C (zh) 制造半导体器件的方法
CN1868054A (zh) 制备和组装基材的方法
CN107591361B (zh) 半导体器件芯片的制造方法
CN110047802B (zh) 具有三个材料移除阶段的工件分离
CN1582486A (zh) 半导体器件及其制造方法
CN101064274A (zh) 结合在晶片上的粘结膜的分断方法
CN103295892B (zh) 半导体装置的制造方法
CN1180519C (zh) 半导体激光器及其制造方法和应用此激光器的光拾取器
CN101028728A (zh) 晶片级尺寸封装的切割方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20120714