TWI260051B - Semiconductor-device manufacturing method - Google Patents

Semiconductor-device manufacturing method Download PDF

Info

Publication number
TWI260051B
TWI260051B TW094120777A TW94120777A TWI260051B TW I260051 B TWI260051 B TW I260051B TW 094120777 A TW094120777 A TW 094120777A TW 94120777 A TW94120777 A TW 94120777A TW I260051 B TWI260051 B TW I260051B
Authority
TW
Taiwan
Prior art keywords
cutting
substrate
semiconductor
manufacturing
dicing
Prior art date
Application number
TW094120777A
Other languages
English (en)
Other versions
TW200634917A (en
Inventor
Satoshi Terayama
Hirohisa Matsuki
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TWI260051B publication Critical patent/TWI260051B/zh
Publication of TW200634917A publication Critical patent/TW200634917A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Description

1260051 九、發明說明： L發明戶斤屬之技術領域3 相關申請案對照 本申請案是以於2005年3月31日提出申請的日本專利 5 申請案第2005-105233號案為基礎並且主張該案之優先權 的利益，該案的整個内容是被併入於此中作為參考。 發明領域 本發明有關於一種半導體元件的製造方法，在其中， • 具有數個半導體晶片形成於其之主要表面中之一者上的一 10 個半導體基體（晶圓）是透過切割來被切割成該等半導體 晶片。 I：先前技術3 ^ 發明背景 在電子元件中，像感應器晶片般，數個半導體元件是 15 彼此鄰接及安裝如模組，必須把在相鄰之半導體元件之間 的距離儘可能縮短，並且使感應器區域在沒有中斷下連 Φ 續。如此之電子元件所需的是在外部尺寸之高精準度下把 半導體晶圓切割成半導體晶片的技術。 為了把具有數個半導體晶片形成於其之主要表面中之 20 一者上的半導體基體（晶圓）切割成半導體晶片，已知為其 中一種切割處理的切割處理是被執行。在這方面，該等主 要表面通常是為該基體的正和背表面，而且該等半導體晶 片是形成於該基體的正表面或者背表面上。 在該切割處理中，該晶圓是在埋藏有鑽石粒子的切割 5 1260051 刀片以高速轉動時被切割成該等晶片。由於該晶圓是由該 切割刀片機械地切割而對應於該刀片寬度之晶圓的區域是 遺失，該晶圓必須具有在切割處理中供切割用的該區域。 通系，在该半導體晶圓中之這個區域的寬度尺寸是把 5該刀片寬度、切割精準度、及對該半導體晶片的損害加入 考量來被決定。 此外，端視該半導體基體之切割的量（深度）而定，該 切割是分類成兩種方法··半切法和全切法。
該半切法是為一種該半導體基體被切割到在該半導體 10基體厚度之中央之某深度的方法。通常，在該半切法的情 況中，於該切割處理的結束之後必須執行一個切除該晶圓 之未切割部份的額外切割處理（切斷）。 15 :亥丰⑽絲之整轉度的料。因此，料導體基體是 被切割到該料導體晶片是彼此完全地分離的深度。 户理1=讀如此轉之半導體晶㈣散射，於該切割 :定該4全切法f要執行把切_帶黏貼俾可 M a之主要表面巾之另—者職稱為㈣框架之穿 配架（jig)的處理。 木之裒 們、1 » •干一切剎方法和雙切割方法，它 於該半導體基體中。綱： 凹槽是藉h執行-個，作來被：於 6 1260051 體中。 為了減少在執行該切割處理時在切割區域四周之碎裂 之影響及減少因刀片磨損而起之刀片寬度之減少所引致之 影響的目的，該雙切割方法的採用受到注意。 5 關於被使用於半導體元件製造方法的切割，已知的是 為在日本早期公開專利申請案第2003-045826號案、第 10-083974號案及第07-183255號案中所揭露的習知技術。 在曰本早期公開專利申請案第2003-045826號的切割 技術中，使用該單一切割方法來沿著該切割線形成一個切 10 割凹槽的半導體元件製造方法是被提出。 然而，在以上所述的單一切割方法中，當該切割處理 被進行時，該切割刀片的厚度變薄，而在切割該半導體基 體時該切割寬度的變化會被產生。這方法不適合半導體晶 片之外部尺寸之高精準度被要求的情況。例如，外部尺寸 15 之需求精準度是為相對目標值大約+0/-15微米。 在曰本早期公開專利申請案第10-083974號案和第 07-183255號案的切割技術中，切割處理是對該半導體元件 之正表面和背表面執行的方法是被提出。 然而，在以上所述的方法中，該刀片寬度因每次切割 20 動作被執行一次所產生之刀片的磨損而變薄，而外部尺寸 的精準度變得不足。即，最終之半導體晶片的外部尺寸會 比設計值大。這方法亦不適合半導體晶片之外部尺寸之高 精準度被要求的情況。 據此，在使用單一切割刀片的習知切割方法中，是有 7 1260051 半導體晶片之外部尺寸是端視該切割刀片寬度之改變來變 =的問題。為了避免該問題，雙刀片切割方法被提出。在 中’兩片刀片被使用，而且切割是藉由把彼此接近 X等切剎刀片置放於該切割區域來對該半導體基體執 β弟1圖顯示在該半導體基體中之切割凹槽的結構，它們 是依據該雙刀片切割方法以接近之兩片切割 成。 10 15 。在第1圖中，標號1標示該半導體基體（例如’石夕）、標 就2標不形成該等被形成於該半導體基體丨之主要表面中之 者（正表面）上之半導體晶片之—部份的電極層、標號 4Α和化標示該等切割凹槽、而標細示該等切割凹槽4Α 和辦之每一者的内側表面。該等切割凹槽4Α和4Β被定位 f近她鄰的半導體晶“且是形成於在鱗_之半導體 片之門之切線的旁邊。該等切割凹槽从和犯是藉由切 割該半導體基體1到該半導體基體！之主要表面中之另一者 (背表面）被到達的深度來被形成。 在以上所述的結構中，該等切割凹槽4A和4B的内側表 面（半導體晶片側表面）6是在與該金屬層2相隔-個固定 距離下於該半導體晶片形成部份的最外側周緣被精確地切 告|卜因此’要精準地得到有關之半導體晶片的外側尺寸是 有可能的。 然而’以上所述的切割處理使用全切法，在其中，於 該半導體基體1上之㈣,m的旁邊，半導體基體K被完全 20 1260051 地切割到覆蓋該基體1之整個厚度的深度。 根據這個理由，斷裂會發生在該半導體基體1的背表面 上在該等切割凹槽4A和4B的背側部份9處。此外，當該切 割被執行時，位於該切割凹槽4A與該切割凹槽4B之間的半 5 導體基體部份7會散開。這將會變成該半導體晶片部份之損 壞的原因。 【發明内容】 發明概要 本發明之目的是為提供一種進步的半導體元件製造方 10 法，在其中，以上所述的問題被消除。 本發明之另一目的是為提供一種半導體元件製造方 法，在其中，該半導體基體的切割處理是在外部尺寸的高 精準度下被執行，因此具有想要之外部尺寸之半導體晶片 的製造是有可能的而且產量的提升是有可能的。 15 為了達成以上所述之目的，本發明提供一種半導體元 件製造方法，在其中，一個具有數個半導體晶片形成於其 之主要表面中之一者上的半導體基體是透過切割來被切割 成該數個半導體晶片，該製造方法包含如下之步驟：對該 基體之主要表面中之一者執行一個第一切割處理俾可產生 20 兩個切割凹槽在該數個半導體晶片中之兩個相鄰的半導體 晶片之間，每個切割凹槽是與該數個半導體晶片中之相鄰 之半導體晶片中之一者相鄰；及對該基體之主要表面中之 另一者執行一個第二切割處理俾可產生一個重疊該兩個由 該第一切割處理產生之切割凹槽的切割凹槽。 1260051 根據本發明的半導體元件製造方法，要輕易地在外部 尺寸之高精準度下產生該等半導體晶片是有可能的。而且 當該切割處理被執行時，半導體基體材料的散射能夠被防 止。此外，該等半導體晶片表面之損壞或者破裂的發生能 5 夠被防止。因此，該等半導體晶片能夠在外部尺寸之高精 準度下被產生而且高產量能夠被達成。 圖式簡單說明 本發明之其他目的、特徵和優點將會由於後面配合該 等附圖閱讀的詳細描述而清楚明白。 10 第1圖是為在該基體中之依據該兩片刀片切割方法來 被形成之切割凹槽的橫截面圖。 第2A圖和第2B圖是為在該基體中之依據本發明之一 實施例之半導體元件製造方法來被形成之切割凹槽的橫截 面和平面圖。 #
15 第3圖是為一個顯示該第二切割處理被執行來把第2A 圖之基體切割成半導體晶片之狀況的圖不。 第4圖是為一個顯示該第一切割處理是依據本發明之 另一實施例之半導體元件製造方法來被執行之狀況的圖 示。 20 第5圖是為一個顯示該第二切割處理對第4圖之基體執 行之狀況的圖示。 第6圖是為一個用於說明當該第二切割處理被執行時 所產生之問題的圖示。 第7A圖、第7B圖、第7C圖和第7D圖是為用於說明本發 10 I26〇〇5i 明之一實施例之半導體元件製造方法之處理流程的圖示。 t實施方式】 較佳實施例之詳細說明 本發明之較佳實施例的描述現在將會配合該等附圖來 $被提供。 第2A圖和第2B圖顯示在該半導體基體中之依據本發 明之一實施例之半導體元件製造方法來被形成之切割凹槽 的結構。 在第2A圖和第2B圖中，標號1標示該半導體基體（晶 10圓）、標號2標示被配置於該數個以矩陣形式配置於有關之 基體1之主要表面中之一者（正表面1〇)上之半導體晶片中 之每一者之最外側周緣並且形成防濕環的金屬層。
此外，在第2A圖和第2B圖中，標號丨丨標示有關之基體 1之主要表面中之另一者（背表面）、標號14A,14B，15A,15B 15標示沿著該有關之基體1之在長度方向與橫向方向之切割 線DLx和DLy形成並且具有在厚度方向之自該基體1之正表 面10起之半切深度的切割凹槽，而標號16標示該等切割凹 槽中之每一者的内側表面。 此外，點線18標示將會藉著後續之切割處理來被形成 20於該半導體基體1之背表面11之切割凹槽的形成區域。如在 第2A圖中所示，後繽形成的切割凹槽與形成於該基體丨之正 表面10的切割凹槽14A和14B重疊。 當形成如在第2A圖中所示的切割凹槽14A和14B或者 切割凹槽15A和15B時，該切割是使用半切法來對該基體工 11 I26〇〇5i 的正表面10執行，因此該基體1是被切割到大約是為該基體 1之厚度T之一半的深度。該等切割凹槽14八和14B或者該等 切割凹槽15A和15B是沿著配置在有關之半導體晶片之最 外側周緣之金屬層2形成在該切割線DLx或者DLy的旁邊。 5 這時，每個切割凹槽是被形成以致於該切割凹槽的外 側邊緣（在該半導體晶片的旁邊）是與在有關之半導體晶 片之最外側周緣的金屬層2相隔一個固定距離。 藉由利用半切法執行該切割處理，要防止在該等切割 凹槽14A和14B之間或者在該等切割凹槽15A和15B之間之 10 半導體基體1之中間部份1A的斷裂和散射是有可能的。 在大約550微米厚之半導體基體1的情況中，在該正表 面10上之切割凹槽14A,14B，15A和15B的切割寬度是在 2〇-25微米的範圍内，切割深度是在100-200微米的範圍内， 而在該等位於相鄰之半導體晶片之最外側周緣之金屬層之 15 間的劃線寬度B是大約為150微米。 而且這些切割凹槽14A，14B，15A和15B具有側表面，該 等側表面具有一個自該半導體基體1之正表面1〇朝向該深 度方向的正斜度。就這一點，一個正斜度意即該凹槽寬度 隨著該凹槽深度增加而逐漸減少，而一個負斜度意即該凹 20 槽寬度隨著該凹槽深度增加而逐漸增加。 在本實施例的製造方法中，於在第2A圖中所示的切割 處理被執行之後，該第二切割處理被執行。第3圖顯示該第 二切割處理被執行來把第2A圖之基體切割成該等半導體晶 片的狀況。 12 1260051 在這第二切割處理中，一個切割凹槽18是形成於該基 體1的背表面11，而且這切割凹槽18與形成在該基體1之正 表面10的該兩個切割凹槽14A和14B (或者15A和15B)重 疊。 5 這時，該第二切割處理是沿著該切割線DL來被執行， 因此這切割凹槽的最深部份是位於在該兩個切割凹槽之間 之對應的位置。由在第2A圖中之點線所表示的切割表面代 表藉著該第二切割處理來被形成於該基體1之背表面11之 切割凹槽18的輪庵。 10 在該第二切割處理中，該切割是利用一個具有比該用 於第一切割處理之劃線之寬度B更大之寬度的切割刀片來 被執行。 這時，在該基體1之背表面11之切割凹槽18的外侧邊緣 18A和18B具有比該劃線之寬度B更大的寬度，而且該等外 15 側邊緣18A和18B是位於被配置在該等半導體晶片之最外 側周緣之金屬層2的外側邊緣外部並且形成防濕環。 此外，該切割凹槽18的深度是比該等切割凹槽14和15 的深度大。即，藉由該第二切割處理來形成於該基體1之背 表面11的切割凹槽18具有側表面，該等側表面具有一個自 20 該基體1之正表面朝向該深度方向的負斜度。 如在第3圖中所示，該半導體基體1是藉著該第二切割 凹槽來被切割成該等半導體晶片。 接著，第7A圖至第7D圖是為用於說明本發明之一實施 例之半導體元件之製造方法之處理流程的圖示。 13 1260051 如在第7A圖中所示，該第一切割膠帶22是貼到該半導 體基體1 (晶圓）的背表面11，而且該晶圓是透過該切割膠 帶22來被固定到該切割框架3〇(晶圓安裝處理）。電路元件 是形成於該半導體基體丨的正表面上。 5 然後，如在第76圖中所示，該切割處理是對在毗鄰之 半導體晶片之間之切割線之兩側之該半導體基體丨的正表 面10執行，而且該切割深度是大約為該基體厚度的1/2 (第一切割處理）。 結果，兩個切割凹槽14A和14B是在χ方向形成於該等 ίο毗鄰的半導體晶片之間，而兩個切割凹槽15A和15B是在γ 方向形成。 為了減少當移去在該基體〖之正表面上之像絕緣層與 金屬層般之該等形成層時碎裂發生的影響及執行該等切割 凹槽14的精確定位，在第一切割處理中是希望使用已知的 15步進式切割法。 根據該步進式切割法，不同的切割刀片是被連接到兩 個轉軸，而且在該晶圓表面上的形成層是由該等切割刀片 =之第一者移去。緊在這之後，該晶®之餘下部份的半切 是藉該等切割刀片中之第二者來被執行。因此，該步進式 20切割法致使高度精準的切割。 然後，如在第7C圖中所示，該第二切割膠帶23是被貼 到該基體1的正表面10,而且該第一切割朦帶22是自該基體 1的以面η移去（膠帶黏貼處理）。而且有關的該半導體 基體1是在該背表面μ於上面下透過該切鄉帶⑽被 14 1260051 固定到該切割框架30。 然後，如在第7D圖中所示，利用具有一個比該劃線之 寬度B更大之寬度的切割刀片，該切割處理是沿著該劃線來 對該基體1的背表面11執行，因此該切割凹槽20被形成（第 5 二切割處理）。 由於該第二切割處理的結果，該半導體基體1在該切割 膠帶23被黏貼時被切割成該等半導體晶片。 此外，在該第二切割處理中，該切割刀片的定位是利 用被固定到該切割框架30之紅外線雷射顯微鏡來被執行如 10 下。根據在第7B圖之狀況中之基體1之正表面的影像，該切 割刀片是藉由觀看顯示在第7D圖之狀況中之該基體1之背 表面之影像的監視器來被定位於該基體1上。 在該第二切割處理被執行之後，另一個切割膠帶被黏 貼到該背表面^在該背表面上的該等半導體晶片是彼此分 15 離，而且在該正表面上的第二切割膠帶23被移去。 該等最終的半導體晶片是藉由利用抽吸夹頭或其類似 來被撿拾。而且它們是被安裝在用以容納該半導體元件的 包封形成組件上，或者在該電子裝置的佈線板（母板或者 中介器）上。 20 接著，第4圖顯示該第一切割處理是依據本發明之另一 實施例之半導體元件製造方法來被執行的狀況。第5圖顯示 該第二切割處理對第4圖之基體執行的狀況。 如在第4圖和第5圖中所示，在本實施例中的半導體基 體1是設置有作為供外部連接用之電極的突出電極（凸 15 1260051 塊）。 。在第4圖和第5圖中，標號丨標示該半導體基體（晶 圓），標號2標示形成該半導體晶片之一部份的電極層、標 號1〇標示該基體1的正表面、標號⑽示該基體的背表面、 5標號14八和146標示形成在該基體1之正表面的切割凹槽、 而標號22標示黏貼到該基體丨之背表面^的切割膠帶。 此外，在第4圖和第5圖中，標號24標示分別設置於在 孩基體1之正表面1〇上之該數個半導體晶片中之每一者上 的突出電極（凸塊）。 1〇 於在第4圖中所示的第一切割處理中，該切割膠帶η 雜貼到該半導體基體1的背表面11，而這個半導體基體i 疋透過該切割膠帶22來被固定到該切割框架（圖中未示） (晶圓安裝處理）。 在以上所述的狀況中，該切割是利用半切法來對該基 15 jl㈣縣Φ10執行㈣於該基體以被切制大約為該基 體1之厚度之-半的深度。該等切割凹槽14A和14B是沿著 被配置在有關之半導體晶片之最外側周緣之金屬層絲被 形成於該切割線的旁邊。 這時，每個切割凹槽是被形成以致於該切割凹槽的外 側邊緣（在该半導體晶片的旁邊）是與位於有關之半導體 晶片之最外側周緣的金屬層2相隔一個固定距離。形成在^ 基體1之正表面10的該等切割凹槽具有側表面，該等側表面 具有-個自該基體1之正表面_向該深度方向的正斜度。 在第4圖的第-切割處理被執行之後，該第二切割處理 16 1260051 是對該基體1的背表面11執行。在該第二切割處理被執行之 前，該切割膠帶23被黏貼到該基體1的正表面10，而且黏貼 到該基體1之背表面11的切割膠帶22被移去。 在適當的時間之後，該切割凹槽20被形成於該基體1 5 的背表面11，而且這個切割凹槽20與在該切割線之旁邊之 形成於該基體1之正表面10的該兩個切割凹槽14A和14B重 疊。 第5圖顯示該第二切割處理依據本實施例之半導體元 件製造方法來對該基體1之背表面11執行的狀況。 10 在第5圖的第二切割處理中，該切割處理是利用一個單 一切割刀片沿著該基體1的背表面11來被執行。這個切割刀 片具有一個比在該第一切割處理中所使用之劃線之寬度更 大的寬度。該切割凹槽20的最深部份是位於在該兩個切割 凹槽14A和14B之間之對應的位置。由在第5圖中之點線所 15 表示的切割表面表示藉著該第二切割處理來被形成於該基 體1之背表面之切割凹槽20的輪廓。 這時，在該基體1之背表面11之切割凹槽20的外側邊緣 具有比該劃線之寬度更大的寬度，而且這些外側邊緣是位 於被配置在該等半導體晶片之最外側周緣之金屬層2的外 20 側邊緣外部而且形成該防濕環。 此外，該切割凹槽20的深度是比該等切割凹槽14A和 14B的深度更大。藉著該第二切割處理來形成於該基體1之 背表面11的切割凹槽20具有側表面，該等側表面具有一個 自該基體1之正表面10朝向該深度方向的負斜度。 17 1260051 在本實施例中，一個具有彈性層的黏性膠帶是被使用 作為在形成該切割凹槽20於該背表面η之前黏貼到該基體 1之正表面1〇的切割膠帶。 藉由使用具有黏性層之膠帶作為該切割膠帶23，這個 5切剎膠帶，這個切割膠帶23吸收在該基體1之正表面1〇上之 突出電極24的高度，並且變成與在該基體丨之正表面1〇上的 絕緣層（圖中未示）以及該等突出電極24的表面接觸，如在 弟5圖中所示。 根據這個理由，高黏性強度是被得到而因此該半導體 10基體1是透過該切割膠帶23由該切割框架牢固地保持。 此外，在該等切割凹槽14Α和14Β之間（或者在該等切 告J凹槽15Α和15Β之間）的半導體基體部份1Α亦變成與該 切割膠帶23接觸。 即使當該切割凹槽20被形成而且該等半導體晶片與該 15半導體基體部份1Α是彼此分離時，該半導體基體部份1Α維 持連接至及由該切割膠帶23保持。因此，要防止當該切割 處理被執行時半導體基體材料的散射是有可能的。 相對地’在第6圖的例子中，具有一個堅硬（較不彈性) 層的黏性膠帶23A是被使用作為在形成該切割凹槽2〇於該 20背表面11之前被黏貼到該基體1之正表面10的切割膠帶。 由於該等突出電極24的高度無法由如在第6圖中所示 的切割膠帶23A吸收，在該切割膠帶23A與該半導體基體][ 之間的黏貼面積是小。結果，要透過該切割膠帶23A由該切 割框架牢固地保持該半導體基體1是困難的。 18 1260051 根據這個理由，在該第二切割處理期間振動會出現於 該半導體基體1，而且會有該半導體基體1與該切割膠帶23A 分離的可能性。 此外，由於在該等切割凹槽14A和14B之間的半導體基 5 體部份1A是不適足地由該切割膠帶23A保持，在該切割凹 槽20之形成之後所形成的半導體基體部份1A將會藉清潔/ 冷卻水來被驅散。被驅散的材料將會接觸在該半導體基體1 之正表面上的半導體晶片部份，而且將會使得有關的半導 體晶片損壞。否則它將會維持在該半導體基體1的正表面 10 上。在如此的情況中，必須再次執行清潔處理。 本發明不受限於以上所述的實施例，而變化與改變會 在沒有離開本發明的範圍下被完成。 【圖式簡單說明】 第1圖是為在該基體中之依據該兩片刀片切割方法來 15 被形成之切割凹槽的橫截面圖。 第2A圖和第2B圖是為在該基體中之依據本發明之一 實施例之半導體元件製造方法來被形成之切割凹槽的橫截 面和平面圖。 第3圖是為一個顯示該第二切割處理被執行來把第2A 20 圖之基體切割成半導體晶片之狀況的圖不。 第4圖是為一個顯示該第一切割處理是依據本發明之 另一實施例之半導體元件製造方法來被執行之狀況的圖 示。 第5圖是為一個顯示該第二切割處理對第4圖之基體執 19 1260051 行之狀況的圖示。 第6圖是為一個用於說明當該第二切割處理被執行時 所產生之問題的圖示。 第7A圖、第7B圖、第7C圖和第7D圖是為用於說明本發 明之一實施例之半導體元件製造方法之處理流程的圖示。 【主要元件符號說明】
1 半導體基體 18 形成區域 1A 中間部份 18A 外側邊緣 2 電極層 18B 外側邊緣 4A 切割凹槽 20 切割凹槽 4B 切割凹槽 22 第一切割膠帶 6 内側表面 23 第二切割膠帶 7 半導體基體部份 23A 黏性膠帶 9 背側部份 24 突出電極 10 正表面 30 切割框架 11 背表面 DLx 切割線 14A 切割凹槽 DLy 切割線 14B 切割凹槽 B 劃線寬度 15A 切割凹槽 T 厚度 15B 切割凹槽 16 内側表面 20

Claims (1)

1260051 申請專利範圍 1· 10 15 20 種半導體元件的製造方法，在其中， 成於其之主要表面中之_者上之半導體個开/ 體是透過切割來被切割成該數個半導體: 含如下之步驟： m法包 對該基體之該等主要表面中之一 ::;里俾可產生兩個切割凹槽在該數個半 的半導體晶片之間’每個切割凹槽是與該數個 及—粗曰曰片中之該等相鄰之半導體晶片中之—者相鄰； 對該基體之該等主要表面中之另—者 :割處理俾可產生一個與該兩個由該第-切割處理^ 生之切割凹槽重疊的切割凹槽。 2.如申請專利範圍第旧所述的 法是在該第-切割處理中被使用。’’步進切割 3·如申凊專利範圍第1項所述的製造方法，其中，一個且 -個比-劃線之寬度更大之寬度的切割刀片是在 切割處理中被使用。 一 4·如申請專利範圍第i項所述的製造方法，其中，藉著飞^ 切*ι!處理來形成於該基體的切割凹槽具有比藉2 該第二切麟縣㈣於該基體之㈣㈣槽之深4 的深度。 又尺小 1申請專利範圍第！項所述的製造方法，其中，藉著該第 切副處理來形成於該基體的切割凹槽具有侧表面 切 之 21 1260051 等側表面具有一倘自該基體表面朝向深度方向的 度。 6·如申請專利範圍第〗項所述的製造方法，其中，突出電極 疋形成於在該基體表面上之該數個半導體晶# _之每一 5 者上。 7·如申請專利範圍第_所述的製造方法，更包含如下之+ 驟： Y 在該第-切割處理之前把—個第—切割膠帶黏貼到 > 該基體之該等主要表面中之另一者；及 10 找第一切割處理之後及在該第二切割處理之前，把 -個第二切割膠帶黏貼到該基體之該等主要表面中之該 -者並且自該基體之該等主要表面中之另一者移去該第 一切割膠帶，其中，該第二切割膠帶具有-個彈性層。 8·如申請專利範圍第！項所述的製造方法，其中，藉著該第 15 —切割處理來形成於該基體之該等切割凹槽中之每一者 的外側邊緣是與在形成於該基體表面上之該數個半導體 > 晶片中之-者之最外側周緣之金屬線相隔_個預定距 離，而且藉著該第二切割處理來形成於該基體之切割凹 槽的外側邊緣是位於該金屬線的一個位置内部。 20 9.如申請專利範圍第！項所述的製造方法，其中，一個平坦 電極層是形成於該數個形成在該基體表面上之半導體晶 片中之每一者上。 10.如申請專利範圍第i項所述的製造方法，其中，藉著該 第二切割處理來產生之該數個半導體晶片中之每一者在 22 1260051 一個接近該半導體晶片之厚声 ^子度之中央的位置具有一個最 人見度。 11.如申請專利範圍第】項 、]衣仏方法，更包含在該第一 口1处理之後及在该第二切割處理之前把_個切割膠帶 黏貼到該基體之該等主要表面中之該-者的步驟/ 其中’該切卿帶是與藉著-切麟理來形成 於該基體之該等切割凹槽 、之間之基體的中間部份成接 觸。 10 12·如申請專利範圍第1項所述的製造方法，其中，在該第 處理中’兩個切割刀片中之每—者是被定位以致 於a切刀 >；的邊緣沿著_切割線與—條位於被形成在 該基體表面上之該數個半導體晶片中之每-者之最外側 周緣的金屬線相隔—個預定距離。 23
TW094120777A 2005-03-31 2005-06-22 Semiconductor-device manufacturing method TWI260051B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005105233A JP4751634B2 (ja) 2005-03-31 2005-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TWI260051B true TWI260051B (en) 2006-08-11
TW200634917A TW200634917A (en) 2006-10-01

Family

ID=37030609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094120777A TWI260051B (en) 2005-03-31 2005-06-22 Semiconductor-device manufacturing method

Country Status (5)

Country Link
US (1) US7405137B2 (zh)
JP (1) JP4751634B2 (zh)
KR (1) KR100650538B1 (zh)
CN (1) CN100409411C (zh)
TW (1) TWI260051B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414390B (zh) * 2010-06-24 2013-11-11 Toshiba Machine Co Ltd 切割方法
US8871540B2 (en) 2011-07-27 2014-10-28 Toshiba Kikai Kabushiki Kaisha Laser dicing method
US9050683B2 (en) 2012-06-29 2015-06-09 Toshiba Kikai Kabushiki Kaisha Laser dicing method

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1019613C2 (nl) * 2001-12-19 2003-06-20 Micronit Microfluidics Bv Werkwijze voor het verdelen van een substraat in een aantal individuele chipdelen.
JP4694845B2 (ja) * 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
US7795079B2 (en) * 2005-07-21 2010-09-14 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7803667B2 (en) * 2005-07-21 2010-09-28 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7851270B2 (en) * 2005-07-21 2010-12-14 Chipmos Technologies Inc. Manufacturing process for a chip package structure
US7790514B2 (en) * 2005-07-21 2010-09-07 Chipmos Technologies Inc. Manufacturing process for a chip package structure
TWI255561B (en) * 2005-07-21 2006-05-21 Chipmos Technologies Inc Manufacturing process for chip package without core
US7851262B2 (en) * 2005-07-21 2010-12-14 Chipmos Technologies Inc. Manufacturing process for a chip package structure
US20090068797A1 (en) * 2005-07-21 2009-03-12 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7803666B2 (en) * 2005-07-21 2010-09-28 Chipmos Technologies Inc. Manufacturing process for a Quad Flat Non-leaded chip package structure
KR100665202B1 (ko) * 2005-09-13 2007-01-09 삼성전자주식회사 쏘잉 공정에 적합한 스크라이브 레인을 포함하는 웨이퍼,이의 제조에 사용되는 레티클 및 이의 제조 방법
DE112006003839T5 (de) * 2006-04-21 2009-02-26 Infineon Technologies Ag Verfahren zur Herstellung eines dünnen Halbleiter-Chips
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
TWI387015B (zh) * 2009-01-15 2013-02-21 Chipmos Technologies Inc 晶片封裝結構的製程
JP5620669B2 (ja) * 2009-10-26 2014-11-05 東芝機械株式会社 レーザダイシング方法およびレーザダイシング装置
JP2012009767A (ja) * 2009-11-27 2012-01-12 Kyocera Corp 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法
JP5452247B2 (ja) * 2010-01-21 2014-03-26 東芝機械株式会社 レーザダイシング装置
JP2011159679A (ja) * 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法
US8383984B2 (en) 2010-04-02 2013-02-26 Electro Scientific Industries, Inc. Method and apparatus for laser singulation of brittle materials
KR101712630B1 (ko) * 2010-12-20 2017-03-07 삼성전자 주식회사 반도체 소자의 형성 방법
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
US9368674B2 (en) * 2012-04-16 2016-06-14 Koninklijke Philips N.V. Method and apparatus for creating a W-mesa street
JP5949334B2 (ja) * 2012-08-30 2016-07-06 株式会社Ｊｖｃケンウッド 貼り合わせ基板、及び製造方法
CN102931156B (zh) * 2012-10-08 2015-06-03 日月光半导体制造股份有限公司 半导体芯片的构造及制作方法
JP5637331B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
US9484227B1 (en) * 2015-06-22 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing in wafer level package
JP6824582B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181901A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181899A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP2018181909A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法
JP2018181908A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181903A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181902A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181900A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
US10403506B2 (en) * 2018-01-07 2019-09-03 Infineon Technologies Ag Separation of workpiece with three material removal stages

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5213994A (en) * 1989-05-30 1993-05-25 Motorola, Inc. Method of making high voltage semiconductor device
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
US5422286A (en) * 1994-10-07 1995-06-06 United Microelectronics Corp. Process for fabricating high-voltage semiconductor power device
JPH1083974A (ja) 1996-09-09 1998-03-31 Sanyo Electric Co Ltd 半導体基板の分割方法
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
JPH10223572A (ja) * 1997-02-10 1998-08-21 Hitachi Ltd ダイシング方法および半導体装置
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
EP1130629A1 (en) 1999-07-30 2001-09-05 Nippon Sheet Glass Co., Ltd. Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
JP2001250800A (ja) * 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
JP2001345287A (ja) * 2000-05-31 2001-12-14 Hitachi Ltd 半導体装置の製造方法
WO2002047863A1 (en) 2000-12-15 2002-06-20 Xsil Technology Limited Laser machining of semiconductor materials
JP2003045826A (ja) 2001-08-01 2003-02-14 Tama Electric Co Ltd 高周波部品の製造方法及び高周波部品チップ
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2003197561A (ja) * 2001-12-25 2003-07-11 Disco Abrasive Syst Ltd 半導体ウェーハのダイシング方法
JP2004273737A (ja) * 2003-03-07 2004-09-30 Seiko Epson Corp 半導体チップの製造方法
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414390B (zh) * 2010-06-24 2013-11-11 Toshiba Machine Co Ltd 切割方法
US8895345B2 (en) 2010-06-24 2014-11-25 Toshiba Kikai Kabushiki Kaisha Dicing methods
US8871540B2 (en) 2011-07-27 2014-10-28 Toshiba Kikai Kabushiki Kaisha Laser dicing method
US9050683B2 (en) 2012-06-29 2015-06-09 Toshiba Kikai Kabushiki Kaisha Laser dicing method

Also Published As

Publication number Publication date
CN100409411C (zh) 2008-08-06
JP4751634B2 (ja) 2011-08-17
KR20060106553A (ko) 2006-10-12
US7405137B2 (en) 2008-07-29
JP2006286968A (ja) 2006-10-19
CN1841668A (zh) 2006-10-04
KR100650538B1 (ko) 2006-11-27
US20060223234A1 (en) 2006-10-05
TW200634917A (en) 2006-10-01

Similar Documents

Publication Publication Date Title
TWI260051B (en) Semiconductor-device manufacturing method
JP6441025B2 (ja) 半導体チップの製造方法
US20070155131A1 (en) Method of singulating a microelectronic wafer
JPH03204954A (ja) 半導体装置の製造方法
US6887771B2 (en) Semiconductor device and method for fabricating the same
JP2005005380A (ja) 半導体装置の製造方法
US20150087088A1 (en) Method for producing image pickup apparatus and method for producing semiconductor apparatus
JP2004241626A (ja) ダイシング装置及びダイシング方法
JP4342832B2 (ja) 半導体装置およびその製造方法
JPH0215652A (ja) 半導体装置及びその製造方法
JP5943544B2 (ja) 積層デバイスの製造方法及び積層デバイス
JP2007096115A (ja) 半導体装置の製造方法
TWI313912B (en) Method for separating package of wlp
JP2005167024A (ja) 半導体装置及びその製造方法
JP5995428B2 (ja) カバー付きチップの製造方法
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
TWI399817B (zh) 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法
JP2009088109A (ja) 半導体装置およびその製造方法
JP2004343088A (ja) 半導体装置及びその製造方法
JP3803214B2 (ja) 半導体装置の製造方法
JP2006100750A (ja) 回路装置およびその製造方法
JP2009016420A (ja) 半導体装置の製造方法
JP2004327708A (ja) 半導体装置およびその製造方法
CN112117186A (zh) 晶圆切割方法
JP5899740B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees