JP6004100B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6004100B2
JP6004100B2 JP2015518183A JP2015518183A JP6004100B2 JP 6004100 B2 JP6004100 B2 JP 6004100B2 JP 2015518183 A JP2015518183 A JP 2015518183A JP 2015518183 A JP2015518183 A JP 2015518183A JP 6004100 B2 JP6004100 B2 JP 6004100B2
Authority
JP
Japan
Prior art keywords
wafer
adhesive layer
semiconductor wafer
glass substrate
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015518183A
Other languages
English (en)
Other versions
JPWO2014188879A1 (ja
Inventor
中嶋　経宏
経宏 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of JP6004100B2 publication Critical patent/JP6004100B2/ja
Publication of JPWO2014188879A1 publication Critical patent/JPWO2014188879A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/57—Working by transmitting the laser beam through or within the workpiece the laser beam entering a face of the workpiece from which it is transmitted through the workpiece material to work on a different workpiece face, e.g. for effecting removal, fusion splicing, modifying or reforming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B32B2038/0016—Abrading
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/08—Glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

この発明は、半導体装置の製造方法に関する。
シリコン（Ｓｉ）や炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などからなる半導体デバイスは、性能向上などを図るために、既存の半導体デバイスよりも半導体デバイスの厚さを減じた薄型半導体デバイスの開発が進んでいる。薄型半導体デバイスを製造する際には、例えば、ウエハのおもて面側におもて面素子構造およびおもて面電極を形成し、ウエハ裏面を研削してウエハ厚を所望の厚さになるまで薄くした後（薄化）、ウエハの研削された裏面に裏面素子構造を形成する。
従来、ウエハ薄化技術として、ウエハの外周部を補強部（リブ部）として残してウエハ中央部のみを機械研削して薄くするＴＡＩＫＯ（登録商標）プロセスや、支持基板によってウエハを補強した状態でウエハ全体の厚さを薄くするＷＳＳ（Ｗａｆｅｒ Ｓｕｐｐｏｒｔ Ｓｙｓｔｅｍ）プロセスが公知である。ＴＡＩＫＯプロセスによれば、ウエハの外周部が研削されずに元の厚さのまま残るため、機械的強度が保たれ、ウエハの割れや反りが低減される。しかしながら、例えば５０μｍ以下の厚さの極薄型デバイスを製造するためには、ＴＡＩＫＯプロセスでは限界がある。
このような問題を解消する方法として、近年、ＷＳＳプロセスによる薄型デバイスの開発が進められている。ＷＳＳプロセスによれば、接着剤によってウエハに支持基板を貼り合わせてウエハの機械的強度を保つことで、ウエハの薄化が可能となる。接着剤の材質は、製造工程に対する耐性や、ウエハから支持基板を剥離する方法によって決定される。ウエハから支持基板を剥離する方法には、一般的にレーザー光照射によって支持基板と接着剤との化学結合を切断する方法が用いられる。その他に、溶剤で接着剤を溶解させたり、加熱して接着剤を軟化させることで、接着剤と支持基板との接着力を低下させる方法がある。
従来のＷＳＳプロセスによる薄型デバイスの製造方法について説明する。図１７〜２１は、従来の半導体装置の製造途中の状態を示す断面図である。まず、ウエハ１０１のおもて面側工程を行い、ウエハ１０１のおもて面側に図示省略するおもて面素子構造を形成する。次に、塗布機（コーター）を用いて、ウエハ１０１のおもて面全体に接着剤を塗布し、硬化（キュア）することで接着層１０２を形成する。次に、ウエハ１０１の、接着層１０２が形成されたおもて面にガラス基板１０３を貼り合わせる。ここまでの状態が図１７に示されている。次に、ウエハ１０１を反転させてウエハ１０１の裏面を上にし、ウエハ１０１の裏面を研削して薄化する。
次に、ウエハ１０１の裏面側工程を行い、ウエハ１０１の裏面に図示省略する裏面素子構造を形成する。ここまでの状態が図１８に示されている。次に、ウエハ１０１を反転させてウエハ１０１の裏面を下にし、ダイシングフレーム１１１で固定したダイシングテープ１１２に貼り付ける（図１９）。次に、ガラス基板１０３側からレーザー光１１３を照射し、ガラス基板１０３と接着層１０２との化学結合を切断する（図２０）。次に、ウエハ１０１のおもて面からガラス基板１０３を剥離した後、溶剤などで接着層１０２を除去する。その後、ダイシングブレード１１４によってウエハ１０１を個々のチップ１０４に切断することで、薄型半導体デバイスが形成されたチップ１０４が完成する（図２１）。
ウエハに貼り合わせた支持基板を剥離する方法として、光透過性の支持体と、支持体によって支持される被支持基板と、被支持基板における支持体によって支持される側の面に設けられている接着層と、支持体と被支持基板との間に設けられている、フルオロカーボンからなる分離層とを備えた積層体において、被支持基板と支持体とを分離する分離方法であって、支持体を介して分離層に光を照射することによって、分離層を変質させる方法が提案されている（例えば、下記特許文献１参照。）。
また、別の方法として、光透過性の支持体と、支持体によって支持される被支持基板と、被支持基板における支持体によって支持される側の面に設けられている接着層と、支持体と被支持基板との間に設けられている、無機物からなる分離層とを備えた積層体において、被支持基板と支持体とを分離する分離方法であって、支持体を介して分離層に光を照射することによって、分離層を変質させる方法が提案されている（例えば、下記特許文献２参照。）。
また、別の方法として、赤外線透過性の支持体と、支持体によって支持されている被支持基板と、支持体と被支持基板とを貼り合わせている接着層と、支持体における被支持基板が貼り合わされている側の表面に設けられており、赤外線吸収性の構造を有する化合物によって形成されている分離層とを備えた積層体における基板から支持体を分離する積層体の分離方法であって、支持体を介して分離層に赤外線を照射して、化合物を変質させる方法が提案されている（例えば、下記特許文献３参照。）。
特開２０１２−１０９５１９号公報 特開２０１２−１０９５３８号公報 特開２０１２−１２４４６７号公報
しかしながら、ＷＳＳプロセスに用いられるガラス基板１０３の側面１０３ａの外周端部は、チッピングなどが発生しないように、上下端部（角部：以下、面取り部とする）１０３ｂが面取りされている。このため、図２０に示すようにウエハ１０１に貼り合わせたガラス基板１０３を剥離するためのレーザー光１１３照射のときに、面取り部１０３ｂから入射されたレーザー光１１３ａは、面取り部１０３ｂの形状、例えばＣ（Ｃ：ｃｈａｍｆｅｒ）面の角度やＲ（Ｒ：ｒａｄｉｕｓ）面の曲率半径に応じて屈折する。また、面取り部１０３ｂに欠け（チッピング）等が発生している場合、その部分においてレーザー光１１３ｂの散乱や反射が生じる。
このように、面取り部１０３ｂから入射されたレーザー光１１３が屈折、散乱および反射することで、ガラス基板１０３の外周端部側において、ガラス基板１０３と接着層１０２との界面にはレーザー光１１３が十分に照射されない状態となる。このため、ウエハ１０１とガラス基板１０３とに挟まれた部分から、ガラス基板１０３の面取り部１０３ｂや側面１０３ａにまでわたって接着層１０２が形成されている場合、図２０に矢印１０２ａで示す面取り部１０３ｂを覆う接着層１０２にレーザー光１１３が照射されないことで、ウエハ１０１からガラス基板１０３を剥離しづらい、または剥離できないという問題が生じる。
また、ウエハ１０１の外周端部は、チッピングの発生を防止するために、ウエハ１０１の側面の上下端部（角部：以下、面取り部とする）が面取りされている。このため、ウエハ１０１の薄化によって、ウエハ１０１の外周端部は鋭く尖った刃状形状（ナイフエッジ）となる。図１６は、図１８における薄化後のウエハを示す断面図である。図１６に示すように、ウエハ１０１の面取り部１０１ｂ全体が接着層１０２によって覆われていないことで、ウエハ１０１の薄化後、面取り部１０１ｂと研削された裏面１０１ｄとによって形成される尖った部分（以下、ウエハ１０１の外周端部の尖った部分とする）１０１ｅが露出された状態となる。このため、ウエハ１０１の外周端部の尖った部分１０１ｅにおいてチッピング１０１ｆや割れが生じる虞がある。
この発明は、上述した従来技術による問題点を解消するため、ウエハに貼り合わされた支持基板を容易に剥離することができる半導体装置の製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、支持基板を貼り合わせたウエハに各工程を行うにあたって、ウエハの欠けや割れを防止することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体ウエハの第１主面に、外周部側が中央部側よりも突出するように接着層を形成する接着層形成工程を行う。次に、前記接着層によって前記半導体ウエハの側面まで覆われるように、前記接着層を介して前記半導体ウエハの第１主面に支持基板を貼り合わせる貼り合わせ工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記支持基板は、前記半導体ウエハの第１主面に対向する面と側面との角部が面取りされている。そして、前記貼り合わせ工程では、前記接着層によって前記支持基板の前記面取りされた部分よりも内側が覆われることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体ウエハは、前記半導体ウエハの第１主面と側面との角部が面取りされている。前記支持基板に貼り合わされた状態で、前記半導体ウエハの前記面取りされた部分に達するまで前記半導体ウエハの第２主面を研削し、前記半導体ウエハの厚さを薄くする薄化工程をさらに行う。そして、前記貼り合わせ工程では、前記薄化工程後の前記半導体ウエハの前記面取りされた部分全面に前記接着層が残るように、前記半導体ウエハの側面を覆う前記接着層を拡げることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記支持基板は、前記半導体ウエハの第１主面に対向する面と側面との角部が面取りされている。そして、前記貼り合わせ工程後、前記支持基板の前記面取りされた部分から外側の部分を覆う前記接着層を除去する除去工程をさらに行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体ウエハは、前記半導体ウエハの第１主面と側面との角部が面取りされている。前記支持基板に貼り合わされた状態で、前記半導体ウエハの前記面取りされた部分に達するまで前記半導体ウエハの第２主面を研削し、前記半導体ウエハの厚さを薄くする薄化工程をさらに行う。そして、前記除去工程では、前記薄化工程によって厚さが薄くなった前記半導体ウエハの第１主面から前記面取りされた部分までを覆う前記接着層が残るように、前記接着層を除去することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記除去工程前に、前記薄化工程によって厚さが薄くなった前記半導体ウエハの第２主面に素子構造を形成する素子構造形成工程をさらに行う。そして、前記除去工程では、前記接着層の外周位置が前記半導体ウエハの外周位置よりも外側に位置するように、前記支持基板と前記接着層との接着面積を低減することを特徴とする。
上述した発明によれば、接着層から支持基板を剥離するためのレーザー光照射時に、支持基板の第１の面以外の部分に接着層が形成されていない状態にすることで、支持基板の面取り部からレーザー光を照射することなく、支持基板の第２の面からのレーザー光照射によって、接着層の外周端部にまで十分にレーザー光を照射することができる。これにより、接着層と支持基板とのすべての結合を切断することができる。
また、上述した発明によれば、接着層によって半導体ウエハと支持基板とを貼り合わせたときに、半導体ウエハの第１主面から側面にわたって接着層を形成することで、半導体ウエハの薄化後に半導体ウエハの外周端部に生じた尖った部分が接着層によって保護される。このため、その後の工程において、半導体ウエハの外周端部の尖った部分に応力がかかることを防止することができる。
本発明にかかる半導体装置の製造方法によれば、ウエハに貼り合わされた支持基板を容易に剥離することができるという効果を奏する。また、本発明にかかる半導体装置の製造方法によれば、支持基板を貼り合わせたウエハに各工程を行うにあたって、ウエハの欠けや割れを防止することができるという効果を奏する。
図１は、実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである。 図２は、図１に示すフローチャートにおける製造途中の状態を示す断面図である。 図３は、図１に示すフローチャートにおける製造途中の状態を示す断面図である。 図４は、図１に示すフローチャートにおける製造途中の状態を示す断面図である。 図５は、図１に示すフローチャートにおける製造途中の状態を示す断面図である。 図６は、実施の形態２にかかる半導体装置の製造方法の概要を示すフローチャートである。 図７は、図６に示すフローチャートにおける製造途中の状態を示す断面図である。 図８は、図６に示すフローチャートにおける製造途中の状態を示す断面図である。 図９は、図６に示すフローチャートにおける製造途中の状態を示す断面図である。 図１０は、比較例１の半導体装置の製造途中の状態を示す断面図である。 図１１は、実施の形態３にかかる半導体装置の製造方法の概要を示すフローチャートである。 図１２は、図１１に示すフローチャートにおける製造途中の状態を示す断面図である。 図１３は、図１１に示すフローチャートにおける製造途中の状態を示す断面図である。 図１４は、比較例２の半導体装置の製造途中の状態を示す断面図である。 図１５は、本発明にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。 図１６は、図１８における薄化後のウエハを示す断面図である。 図１７は、従来の半導体装置の製造途中の状態を示す断面図である。 図１８は、従来の半導体装置の製造途中の状態を示す断面図である。 図１９は、従来の半導体装置の製造途中の状態を示す断面図である。 図２０は、従来の半導体装置の製造途中の状態を示す断面図である。 図２１は、従来の半導体装置の製造途中の状態を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる半導体装置の製造方法について説明する。図１は、実施の形態１にかかる半導体装置の製造方法の概要を示すフローチャートである。図２〜５は、図１に示すフローチャートにおける製造途中の状態を示す断面図である。まず、一般的なウエハ１のおもて面側工程を行い、ウエハ１のおもて面（第１主面）１ｃ側に図示省略するおもて面素子構造を形成する（ステップＳ１）。次に、塗布機（コーター）を用いて、ウエハ１のおもて面１ｃ全体に接着剤２を塗布する（ステップＳ２）。ステップＳ２では、例えば、ステージ上に固定されたウエハ１を高速回転させ、ウエハ１のおもて面１ｃ上に滴下された接着剤２を遠心力によって伸ばすスピン方式を用いる。
ウエハ１の外周端部は、チッピングなどが発生しないように、側面１ａの上下端部（角部：以下、面取り部とする）１ｂが面取りされている。ウエハ１の面取り部１ｂは、例えば面取りの角度を４５°としたＣ面、面取りの角度を４５°以外とした面、または曲率をもつＲ面であってもよい。これによって、ウエハ１の外周端部は、例えば、中央部側よりも厚さを薄くしたテーパー形状や、曲率を有する円弧形状となっている。以降、ウエハ１の外周端部がテーパー形状である場合を例に説明する。ウエハ１の側面１ａとは、ウエハ１のおもて面１ｃにほぼ垂直な平坦面である。ウエハ１の外周端部とは、ウエハ１の側面１ａと面取り部１ｂとで構成されるテーパー形状部分である。
接着剤２は、適度な粘性を有し、液体の状態でウエハ１上に滴下されるのが好ましい。具体的には、接着剤２として、例えば、ポリイミド系やアクリル系の接着剤を用いてもよい。液体の状態で滴下する理由は、ウエハ１のおもて面１ｃにはおもて面素子構造が形成されることにより１０μｍ〜１５μｍ程度の凹凸が生じており、ウエハ１のおもて面１ｃの凹凸によって接着剤２の表面に凹凸が生じないようにするためである。ウエハ１の高速回転によってウエハ１のおもて面１ｃ全面に塗布されたときの、ウエハ１の中央部付近における接着剤２の厚さは、例えば２０μｍ程度であってもよい。
また、接着剤２が粘性を有することにより、ウエハ１の高速回転による遠心力によって、接着剤２の外周端部２ａは、ウエハ１の中央部側の部分よりも厚く突出した状態となる。この状態のまま接着剤２を硬化（キュア）し、ウエハ１のおもて面１ｃ全体に接着層（以下、接着層２とする）を形成する（ステップＳ３）。これにより、接着層２は、外周部側が中央部側よりも突出するように形成される。このとき、接着層２は、ウエハ１の面取り部１ｂや側面１ａにまで形成されていてもよい。ここまでの状態が図２に示されている。
次に、ウエハ１の、接着層２が形成されたおもて面１ｃにガラス基板３を貼り合わせる（ステップＳ４）。すなわち、ガラス基板３によってウエハ１を補強し、ウエハ１の機械的強度を向上させる（ＷＳＳプロセス）。具体的には、ウエハ１の、接着層２が形成されたおもて面１ｃ上にガラス基板３を載せた後、これらを真空雰囲気中で加熱しながら、ウエハ１およびガラス基板３に対して接着層２側に押す方向へ圧力をかける。加熱によりウエハ１とガラス基板３との間で接着剤２が軟化されるため、圧力がかかることで接着層２が変形し、接着層２の外周部の突出する部分が外側に押し出されてウエハ１の側面１ａを覆う。これによって、ウエハ１のおもて面１ｃから側面１ａまでが接着層２によって覆われる。また、接着層２によってガラス基板３の後述する面取り部３ｂよりも内側が覆われる。この状態のまま接着剤２が再度硬化され、ウエハ１とガラス基板３とが貼り合わされる。ここまでの状態が図３に示されている。
ガラス基板３の外周端部は、チッピングなどが発生しないように、側面３ａの上下端部（角部：以下、面取り部とする）３ｂが面取りされている。ガラス基板３の面取り部３ｂは、例えば面取りの角度を４５°としたＣ面、面取りの角度を４５°以外とした面、または曲率をもつＲ面であってもよい。これによって、ガラス基板３の外周端部は、例えば、中央部側よりも厚さを薄くしたテーパー形状や、曲率を有する円弧形状となっている。以降、ガラス基板３の外周端部がテーパー形状である場合を例に説明する。ガラス基板３の側面３ａとは、ガラス基板３の、ウエハ１に対向する平坦面（以下、第１の面とする）３ｃにほぼ垂直な平坦面である。ガラス基板３の外周端部とは、ガラス基板３の側面３ａと面取り部３ｂとで構成されるテーパー形状部分である。
また、ガラス基板３として、後述するレーザー光照射においてレーザー光を通過させる透過率を有し、レーザー光照射による損傷のないものを用いる。具体的には、ガラス基板３は、レーザー光に対して４０％程度の透過率を有していてもよい。また、ガラス基板３は、ホウ酸系のガラスでできていてもよい。ガラス基板３の直径は、ウエハ１の直径とほぼ同サイズであり、例えばウエハ１の半径よりも０．２５ｍｍ程度大きい半径を有するのが好ましい。ガラス基板３の直径をウエハ１の直径とほぼ同サイズとする理由は、既存の設備および既存のウエハプロセスにより効率的にウエハプロセスを行うことができるからである。ガラス基板３の半径をウエハ１の半径よりも大きくする理由は、後述するように接着層２の端部形状を実現しやすいからである。
接着層２は、ウエハ１側において、ウエハ１のおもて面１ｃから、ウエハ１の面取り部１ｂおよび側面１ａまでを覆う。また、接着層２は、ガラス基板３側において、ガラス基板３の第１の面３ｃに形成され、ガラス基板３の面取り部３ｂおよび側面３ａには形成されない。すなわち、接着層２の外周端部２ｂは、ウエハ１側でウエハ１の側面１ａ上に位置し、ガラス基板３側でガラス基板３の第１の面３ｃ上に位置する。具体的には、接着層２の外周端部２ｂの形状は、ウエハ１の側面１ａからガラス基板３の第１の面３ｃへ向かって広がるテーパー形状となっている。
接着層２の外周端部２ｂの位置は、ステップＳ４においてウエハ１とガラス基板３とを貼り合わせたときの、接着層２の、ウエハ１の側面１ａへの回り込み量によって決定される。このため、ステップＳ４では、例えば、後述する薄化工程後にウエハ１の面取り部１ｂ全面に接着層２が残るように、ウエハ１の側面１ａを覆う接着層２を拡げるのが好ましい。また、ステップＳ４では、真空雰囲気中でウエハ１とガラス基板３とを貼り合わせることで、接着層２中に気泡が残ることを抑制することができる。
ステップＳ４における接着層２の、ウエハ１の外周端部への回り込み量は、例えば、接着層２の硬化前（接着剤）の粘度やステップＳ２において接着剤を塗布するときの回転数（すなわち、接着剤の外周端部２ａの厚さ）、ステップＳ３において接着剤を硬化する際の条件（すなわち、接着層２の乾燥度）、および、ステップＳ４においてウエハ１とガラス基板３とを貼り合わせるときにかける圧力などを種々変更して決定すればよい。例えば、接着層２の乾燥度を調整するために、ウエハ１に塗布された接着剤が外気に触れないように密閉された空間においてステップＳ２の工程を行ってもよい。また、接着層２は、後述する裏面側工程などによる高温プロセスにおける耐熱性を有するのが好ましい。
次に、ウエハ１を反転させてウエハ１の裏面を上にする。次に、ウエハ１の裏面をバックグラインド等によって研削し、ウエハ１の厚さを例えば５０μｍ程度まで薄くする（ステップＳ５）。次に、一般的なウエハ１の裏面側工程を行い、ウエハ１の裏面１ｄに図示省略する裏面素子構造を形成する（ステップＳ６）。ウエハ１の薄化は、例えば、グラインダを用いた化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）であってもよいし、エッチングによる溶解であってもよい。ウエハ１が例えば炭化珪素（ＳｉＣ）を半導体材料として作製されている場合、ＳｉＣウエハは溶解されないため、ＣＭＰによって薄化するのがよい。ここまでの状態が図４に示されている。
ステップＳ５の工程後、ウエハ１の外周端部は面取り部１ｂと研削された裏面１ｄとにより刃状形状（ナイフエッジ）となるが、ステップＳ４において接着層２の外周端部２ｂがウエハ１の側面１ａにまで達しているため、ウエハ１の薄化後もウエハ１の面取り部１ｂ全体が接着層２によって覆われた状態となる。これによって、ウエハ１の外周端部の尖った部分１ｅは、接着層２に埋め込まれた状態となり露出されない。ウエハ１の薄化後に、ウエハ１の外周端部の尖った部分１ｅにおける接着層２の外周端部２ｂの、ウエハ１主面に平行な方向の厚さｔは、ウエハ１の外周端部の尖った部分１ｅの機械的強度を保持することができる厚さであればよく、好ましくは後述するガラス基板３を剥離する処理においてガラス基板３を容易に剥離可能な程度に薄い厚さであるのがよい。
次に、ウエハ１を反転させてウエハ１の裏面１ｄを下にし、ダイシングフレーム１１で固定したダイシングテープ１２に貼り付ける（ステップＳ７）。次に、ガラス基板３側からレーザー光１３を照射してガラス基板３と接着層２との化学結合を切断し、接着層２からガラス基板３を剥離する（ステップＳ８）。ここまでの状態が図５に示されている。ガラス基板３の面取り部３ｂおよび側面３ａが接着層２によって覆われていないため、レーザー光１３照射時に、ガラス基板３の面取り部３ｂから照射されたレーザー光１３が屈折や散乱、反射したとしても、ガラス基板３と接着層２との界面全面にレーザー光１３を照射することができる。図５には、ガラス基板３と接着層２との界面のみにレーザー光１３を照射している場合を図示しているが、レーザー光１３照射に耐性を有するダイシングテープ１２を用いることで、ガラス基板３と接着層２との界面の面積よりも広範囲にレーザー光１３を照射することができる。
レーザー光１３として、ガラス基板３を透過し、かつ接着層２に吸収されない波長を有するレーザー光を用いる。具体的には、レーザー光１３として、例えば波長の短いＹＡＧレーザー光を用いてもよい。次に、ウエハ１のおもて面１ｃからガラス基板３を剥離した後、接着層２を除去する（ステップＳ９）。ステップＳ９においては、シール状の接着層２をガラス基板３から剥がすことにより接着層２を除去してもよいし、溶剤などによって接着層２を溶解することにより接着層２を除去してもよい。その後、一般的なダイシング工程、すなわちダイシングブレードによってウエハ１を切断することにより（ステップＳ１０）、薄型半導体デバイスが形成されたチップが完成する。
以上、説明したように、実施の形態１によれば、接着層からガラス基板を剥離するためのレーザー光照射時に、ガラス基板の面取り部および側面に接着層が形成されていない状態にすることで、ガラス基板の面取り部からレーザー光を照射することなく、ガラス基板の平坦面（第２の面）からのレーザー光照射によって、接着層の外周端部にまで十分にレーザー光を照射することができる。これにより、接着層とガラス基板とのすべての結合を切断することができるため、接着層からガラス基板を容易に剥離することができる。
また、実施の形態１によれば、接着層によってウエハとガラス基板とを貼り合わせたときに、ウエハのおもて面から面取り部および側面にまでわたって接着層を形成することで、ウエハの薄化後にウエハの外周端部に生じた尖った部分がウエハの面取り部を覆う接着層によって保護される。このため、その後の工程において、ウエハの外周端部の尖った部分に応力がかかることを防止することができる。したがって、ウエハのチッピング（欠け）や割れを防止することができる。
（実施の形態２）
次に、実施の形態２にかかる半導体装置の製造方法について説明する。図６は、実施の形態２にかかる半導体装置の製造方法の概要を示すフローチャートである。図７〜９は、図６に示すフローチャートにおける製造途中の状態を示す断面図である。実施の形態２にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、ステップＳ５とステップＳ６との間に、接着層２２の余分な部分を除去する工程（ステップＳ２１）を追加した点である。すなわち、実施の形態２においては、ウエハ１とガラス基板３とを貼り合わせて、接着層２２の外周部の突出する部分によってガラス基板３の面取り部３ｂおよび側面３ａまで覆われた場合に、接着層２２の余分な部分を除去する。
具体的には、まず、実施の形態１と同様に、ステップＳ１〜ステップＳ５の工程を行う。次に、接着層２２の、ガラス基板３の面取り部３ｂおよび側面３ａを覆う部分を除去する（ステップＳ２１）。その後、実施の形態１と同様に、ステップＳ６〜ステップＳ１０の工程を行うことで、薄型半導体デバイスが形成されたチップが完成する。具体的には、接着層２２の外周端部２２ｂ−１がガラス基板３の面取り部３ｂや側面３ａにまで達している場合（図７）、ウエハ１の薄化（ステップＳ５）後、ウエハ１の裏面側工程（ステップＳ６）前に、ステップＳ２１によって接着層２２の端部形状を適宜調整する（図８）。
ステップＳ２１においては、溶剤による溶解やアッシング（灰化）などにより、接着層２２の外周端部２２ｂ−１の余分な部分（ガラス基板３の面取り部３ｂおよび側面３ａを覆う部分）を除去する。また、ステップＳ２１においては、ウエハ１の薄化後にウエハ１の外周端部に生じる尖った部分１ｅが露出しない程度に接着層２２の外周端部を内側へ後退させる。接着層２２の外周端部２２ｂ−１がガラス基板３の面取り部３ｂおよび側面３ａ上にまで達している状態が図７に示されている。接着層２２の、ガラス基板３の面取り部３ｂおよび側面３ａを覆う部分が除去された状態が図８に示されている。
図８に示すように、接着層２２の外周端部２２ｂ−２は、ウエハ１の面取り部１ｂ全体を覆い、かつガラス基板３の面取り部３ｂおよび側面３ａを覆わない状態となる。このため、実施の形態１と同様にレーザー光１３照射によって、ガラス基板３と接着層２２との界面全面にレーザー光１３を照射することができる。ここまでの状態が図９に示されている。図９において、符号３ｄはガラス基板３の第２の面である。また、ステップＳ５においては、ウエハ１の側面１ａまでが接着層２２によって覆われた状態でウエハ１を研削するのが好ましい。その理由は、ウエハ１を研削する際にウエハ１の外周端部にかかる応力を低減させることができるからである。例えば、ステップＳ５の前に、ステップＳ２１を行う場合、ステップＳ２１の工程によって接着層２２の、ウエハ１の面取り部１ｂおよび側面１ａを覆う部分まで除去され、その後、ステップＳ５の工程が行われる可能性がある。このため、ステップＳ２１の工程はステップＳ５の工程後に行うのが好ましい。
ステップＳ２１において接着層２２の外周端部２２ｂ−１を除去し過ぎた場合の一例を図１０に示す。図１０は、比較例１の半導体装置の製造途中の状態を示す断面図である。ステップＳ２１において接着層２２の外周端部２２ｂ−１を除去し過ぎた場合、図１０に示すように、接着層２２の外周端部２２ｂ−３によってウエハ１の面取り部１ｂの一部しか覆うことができず、ウエハ１の外周端部の尖った部分１ｅが露出された状態となる（符号２０で示す部分）。このため、その後の工程において、ウエハ１の外周端部の尖った部分１ｅにおいて、ウエハ１にチッピングや割れが生じる原因となるため好ましくない。
以上、説明したように、実施の形態２によれば、ウエハの薄化後、ウエハの裏面側工程前に、接着層の、ガラス基板の面取り部および側面を覆う部分を除去することで実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３にかかる半導体装置の製造方法について説明する。図１１は、実施の形態３にかかる半導体装置の製造方法の概要を示すフローチャートである。図１２，１３は、図１１に示すフローチャートにおける製造途中の状態を示す断面図である。実施の形態３にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、ステップＳ６とステップＳ７との間に、接着層３２の余分な部分を除去する工程（ステップＳ３１）を追加した点である。すなわち、実施の形態３においても、実施の形態２と同様に、ウエハ１とガラス基板３とを貼り合わせて、接着層３２の外周部の突出する部分によってガラス基板３の面取り部３ｂおよび側面３ａまで覆われた場合に、接着層３２の余分な部分を除去する。
具体的には、まず、実施の形態１と同様に、ステップＳ１〜ステップＳ６の工程を行う。次に、接着層３２の、ウエハ１の面取り部１ｂを覆う部分、および、ガラス基板３の面取り部３ｂおよび側面３ａを覆う部分を除去する（ステップＳ３１）。ステップＳ３１において、接着層３２を選択的に除去する方法は、実施の形態２と同様である。その後、実施の形態１と同様に、ステップＳ７〜ステップＳ１０の工程を行う。これによって、薄型半導体デバイスが形成されたチップが完成する。具体的には、接着層３２の外周端部３２ｂがガラス基板３の面取り部３ｂや側面３ａにまで達している場合（例えば図７参照）、ウエハ１の裏面側工程（ステップＳ６）後、ガラス基板３の剥離（ステップＳ８）前に、ステップＳ３１によって接着層３２の端部形状を適宜調整する（図１２）。
ステップＳ３１では、接着層３２の外周端部３２ｂの外周位置３２ｃ−１が、ウエハ１の薄化後にウエハ１の外周端部に生じた尖った部分１ｅよりも外側に位置するように、接着層３２の外周端部３２ｂの余分な部分（ガラス基板３の面取り部３ｂおよび側面３ａを覆う部分）を除去する。接着層３２の外周端部３２ｂの外周位置３２ｃ−１が上記範囲内に位置していれば、ウエハ１のおもて面１ｃの外周部分が多少露出されてもよい。接着層３２の、ガラス基板３の面取り部３ｂおよび側面３ａを覆う部分が除去された状態が図１２に示されている。
図１２に示すように、ガラス基板３と接着層３２との接着面積が低減される。このため、実施の形態１と同様にレーザー光１３照射によって、ガラス基板３と接着層３２との界面全面にレーザー光１３を照射することができる。また、接着層３２の外周端部３２ｂの外周位置３２ｃ−１がウエハ１の外周端部の尖った部分１ｅよりも外側に位置することで、ステップＳ８の工程においてウエハ１にレーザー光１３が照射されることを防止することができる。ここまでの状態が図１３に示されている。
ステップＳ３１において接着層３２を除去し過ぎた場合の一例を図１４に示す。図１４は、比較例２の半導体装置の製造途中の状態を示す断面図である。図１４に示すように、ステップＳ３１において接着層３２を除去し過ぎた場合、接着層３２の外周端部３２ｂの外周位置３２ｃ−２が、ウエハ１の外周端部の尖った部分１ｅよりも内側となってしまう（符号３０で示す部分）。この場合、ステップＳ８の工程においてガラス基板３を剥離するためのレーザー光１３を照射したときに、ウエハ１にレーザー光１３が照射されてしまい、ウエハ１が損傷する原因となるため好ましくない。
以上、説明したように、実施の形態３によれば、接着層からガラス基板を剥離するためのレーザー光照射を行う前までに、接着層の、ガラス基板の面取り部および側面を覆う部分を除去することで実施の形態１と同様の効果を得ることができる。また、ウエハの裏面側工程後に接着層の端部を部分的に除去することで、ウエハの裏面側工程時にはウエハの機械的強度を確保することができ、接着層からガラス基板を剥離する際には接着層とガラス基板との接着面積を少なくすることができる。このため、ウエハのチッピングや割れを防止するとともに、接着層からガラス基板を容易に剥離することができる。
次に、各実施の形態において作製される半導体装置の構成について、フィールドストップ型絶縁ゲート型バイポーラトランジスタ（ＦＳ型ＩＧＢＴ）を例に説明する。図１５は、本発明にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。図１５に示すように、本発明にかかる半導体装置の製造方法により製造される半導体装置は、ウエハ１からなるｎ-半導体基板（チップ）４１のおもて面側にステップＳ１により形成されたおもて面素子構造４０ａと、ｎ-半導体基板４１の裏面側にステップＳ６により形成された裏面素子構造４０ｂと、を備える。
具体的には、ｎ-ドリフト領域となるｎ-半導体基板４１のおもて面の表面層には、ｐベース領域４２が選択的に設けられている。ｐベース領域４２の内部には、ｎ+エミッタ領域４３が選択的に設けられている。ｐベース領域４２の、ｎ-ドリフト領域とｎ+エミッタ領域４３とに挟まれた部分の表面には、ゲート絶縁膜４４を介してゲート電極４５が設けられている。エミッタ電極４６は、ｐベース領域４２およびｎ+エミッタ領域４３に接するとともに、層間絶縁膜４７によってゲート電極４５と電気的に絶縁されている。
ｎ-半導体基板４１の裏面には、ｐコレクタ層４８が設けられている。コレクタ電極４９は、ｐコレクタ層４８に接する。ｎ-ドリフト領域とｐコレクタ層４８との間には、オフ時にｐベース領域４２とｎ-ドリフト領域とのｐｎ接合から拡がる空乏層がｐコレクタ層４８へ達することを防止するためのｎフィールドストップ層５０が設けられている。すなわち、おもて面素子構造４０ａは、ｐベース領域４２、ｎ+エミッタ領域４３、ゲート絶縁膜４４およびゲート電極４５からなるＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造と、エミッタ電極４６とで構成される。裏面素子構造４０ｂは、ｐコレクタ層４８、ｎフィールドストップ層５０およびコレクタ電極４９で構成される。
以上において本発明では、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、ガラス基板を例に説明しているが、ウエハ１の機械的強度を向上させ、かつレーザー光を透過させることができれば他の材料からなる支持基板を用いてもよい。また、各実施の形態にかかる半導体装置の製造方法によって作製される半導体装置としてＦＳ型ＩＧＢＴを例示したが、これに限らず、本発明は他の構成の半導体装置に対しても適用可能である。例えば、本発明では、シリコンウエハやＳｉＣウエハを用いて、ＩＧＢＴ、逆阻止（ＲＢ）型ＩＧＢＴ、絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）、ダイオード、ショットキーダイオードなどに適用可能である。また、本発明は、ｎ型とｐ型とを反転させた構成としても同様に成り立つ。
以上のように、本発明にかかる半導体装置の製造方法は、メモリカード用途のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）デバイスなどの極薄型デバイスなどに使用されるパワー半導体装置に有用である。
１ ウエハ
１ａ ウエハの側面
１ｂ ウエハの面取り部
１ｃ ウエハのおもて面
１ｄ ウエハの裏面
１ｅ ウエハの外周端部の尖った部分
２，２２，３２ 接着剤、接着層
２ａ 接着剤の外周端部
２ｂ，２２ｂ−１〜２２ｂ−３，３２ｂ 接着層の外周端部
３ ガラス基板
３ａ ガラス基板の側面
３ｂ ガラス基板の面取り部
３ｃ ガラス基板の第１の面
３ｄ ガラス基板の第２の面
１１ ダイシングフレーム
１２ ダイシングテープ
１３ レーザー光
４０ａ おもて面素子構造
４０ｂ 裏面素子構造
４１ ｎ-半導体基板
４２ ｐベース領域
４３ ｎ+エミッタ領域
４４ ゲート絶縁膜
４５ ゲート電極
４６ エミッタ電極
４７ 層間絶縁膜
４８ ｐコレクタ層
４９ コレクタ電極
５０ ｎフィールドストップ層

Claims (5)

  1. 半導体ウエハの第１主面に、外周部側が中央部側よりも突出するように接着層を形成する接着層形成工程と、
    前記接着層によって前記半導体ウエハの側面まで覆われるように、前記接着層を介して前記半導体ウエハの第１主面に支持基板を貼り合わせる貼り合わせ工程と、
    を含み、
    前記支持基板は、前記半導体ウエハの第１主面に対向する面と側面との角部が面取りされており、
    前記貼り合わせ工程では、前記接着層によって前記支持基板の前記面取りされた部分よりも内側が覆われることを特徴とする半導体装置の製造方法。
  2. 前記半導体ウエハは、前記半導体ウエハの第１主面と側面との角部が面取りされており、
    前記支持基板に貼り合わされた状態で、前記半導体ウエハの前記面取りされた部分に達するまで前記半導体ウエハの第２主面を研削し、前記半導体ウエハの厚さを薄くする薄化工程をさらに含み、
    前記貼り合わせ工程では、前記薄化工程後の前記半導体ウエハの前記面取りされた部分全面に前記接着層が残るように、前記半導体ウエハの側面を覆う前記接着層を拡げることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 半導体ウエハの第１主面に、外周部側が中央部側よりも突出するように接着層を形成する接着層形成工程と、
    前記接着層によって前記半導体ウエハの側面まで覆われるように、前記接着層を介して前記半導体ウエハの第１主面に支持基板を貼り合わせる貼り合わせ工程と、
    を含み、
    前記支持基板は、前記半導体ウエハの第１主面に対向する面と側面との角部が面取りされており、
    前記貼り合わせ工程後、前記支持基板の前記面取りされた部分から外側の部分を覆う前記接着層を除去する除去工程をさらに含むことを特徴とする半導体装置の製造方法。
  4. 前記半導体ウエハは、前記半導体ウエハの第１主面と側面との角部が面取りされており、
    前記支持基板に貼り合わされた状態で、前記半導体ウエハの前記面取りされた部分に達するまで前記半導体ウエハの第２主面を研削し、前記半導体ウエハの厚さを薄くする薄化工程をさらに含み、
    前記除去工程では、前記薄化工程によって厚さが薄くなった前記半導体ウエハの第１主面から前記面取りされた部分までを覆う前記接着層が残るように、前記接着層を除去することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記除去工程前に、前記薄化工程によって厚さが薄くなった前記半導体ウエハの第２主面に素子構造を形成する素子構造形成工程をさらに含み、
    前記除去工程では、前記接着層の外周位置が前記半導体ウエハの外周位置よりも外側に位置するように、前記支持基板と前記接着層との接着面積を低減することを特徴とする請求項４に記載の半導体装置の製造方法。
JP2015518183A 2013-05-24 2014-05-08 半導体装置の製造方法 Active JP6004100B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013110433 2013-05-24
JP2013110433 2013-05-24
PCT/JP2014/062357 WO2014188879A1 (ja) 2013-05-24 2014-05-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6004100B2 true JP6004100B2 (ja) 2016-10-05
JPWO2014188879A1 JPWO2014188879A1 (ja) 2017-02-23

Family

ID=51933442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015518183A Active JP6004100B2 (ja) 2013-05-24 2014-05-08 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9972521B2 (ja)
JP (1) JP6004100B2 (ja)
CN (1) CN105190844B (ja)
WO (1) WO2014188879A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322384B2 (en) 2019-09-30 2022-05-03 Shin-Etsu Engineering Co., Ltd. Substrate processing apparatus and substrate processing method

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
CN106783581B (zh) * 2017-01-20 2020-07-07 吉林麦吉柯半导体有限公司 半导体晶圆的加工方法、应用及肖特基二极管的制备方法
CN108734071A (zh) * 2017-04-24 2018-11-02 上海箩箕技术有限公司 图像传感器的形成方法
DE102017208405B4 (de) * 2017-05-18 2024-05-02 Disco Corporation Verfahren zum Bearbeiten eines Wafers und Schutzfolie
US11264280B2 (en) * 2017-06-19 2022-03-01 Rohm Co., Ltd. Semiconductor device manufacturing method and wafer-attached structure
WO2019039432A1 (ja) * 2017-08-25 2019-02-28 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JP7056826B2 (ja) * 2018-03-29 2022-04-19 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US11018023B2 (en) * 2018-11-21 2021-05-25 Semiconductor Components Industries, Llc Defect reduction of semiconductor layers and semiconductor devices by anneal and related methods
JP6900540B1 (ja) * 2020-04-08 2021-07-07 信越エンジニアリング株式会社 ワーク分離装置及びワーク分離方法
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP2022020286A (ja) * 2020-07-20 2022-02-01 株式会社ディスコ 保護部材形成装置で用いるシート、及び保護部材形成方法
CN112234017B (zh) * 2020-10-19 2023-07-14 绍兴同芯成集成电路有限公司 一种玻璃载板与晶圆双面加工工艺
JP2022071717A (ja) 2020-10-28 2022-05-16 株式会社デンソー 加工ウェハおよびチップ構成ウェハの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110435A (ja) * 1984-11-02 1986-05-28 Oki Electric Ind Co Ltd 半導体ウエハの平面研削法
JPH0269938A (ja) * 1988-09-05 1990-03-08 Nec Corp 半導体装置の製造方法
JP2010062269A (ja) * 2008-09-02 2010-03-18 Three M Innovative Properties Co ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
JP2011216763A (ja) * 2010-04-01 2011-10-27 Disco Corp ウェーハの加工方法
JP2012129324A (ja) * 2010-12-14 2012-07-05 Sumitomo Bakelite Co Ltd 基材の加工方法
JP2013105909A (ja) * 2011-11-14 2013-05-30 Toshiba Corp 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JP2006229076A (ja) * 2005-02-18 2006-08-31 Sekisui Chem Co Ltd Ｉｃチップの製造方法
JP4613709B2 (ja) * 2005-06-24 2011-01-19 セイコーエプソン株式会社 半導体装置の製造方法
US7462551B2 (en) * 2005-09-30 2008-12-09 Intel Corporation Adhesive system for supporting thin silicon wafer
DE102006053916B3 (de) * 2006-11-15 2008-06-19 Qimonda Ag Verfahren zum Herstellen einer Klebefläche auf einer Oberfläche eines Die-Trägers
KR100843217B1 (ko) * 2006-12-15 2008-07-02 삼성전자주식회사 웨이퍼 후면 액상접착제 도포를 이용한 반도체 패키지 제조용 인라인 시스템
JP2011233782A (ja) * 2010-04-28 2011-11-17 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5756334B2 (ja) 2010-10-29 2015-07-29 東京応化工業株式会社 積層体、およびその積層体の分離方法
JP2012109538A (ja) 2010-10-29 2012-06-07 Tokyo Ohka Kogyo Co Ltd 積層体、およびその積層体の分離方法
JP5802106B2 (ja) 2010-11-15 2015-10-28 東京応化工業株式会社 積層体、および分離方法
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
US8580655B2 (en) * 2012-03-02 2013-11-12 Disco Corporation Processing method for bump-included device wafer
JP6061590B2 (ja) * 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
EP2747130B1 (en) * 2012-12-21 2017-10-11 ams AG Method of producing a removable wafer connection and a wafer-carrier assembly
JP5921473B2 (ja) * 2013-03-21 2016-05-24 株式会社東芝 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110435A (ja) * 1984-11-02 1986-05-28 Oki Electric Ind Co Ltd 半導体ウエハの平面研削法
JPH0269938A (ja) * 1988-09-05 1990-03-08 Nec Corp 半導体装置の製造方法
JP2010062269A (ja) * 2008-09-02 2010-03-18 Three M Innovative Properties Co ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
JP2011216763A (ja) * 2010-04-01 2011-10-27 Disco Corp ウェーハの加工方法
JP2012129324A (ja) * 2010-12-14 2012-07-05 Sumitomo Bakelite Co Ltd 基材の加工方法
JP2013105909A (ja) * 2011-11-14 2013-05-30 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322384B2 (en) 2019-09-30 2022-05-03 Shin-Etsu Engineering Co., Ltd. Substrate processing apparatus and substrate processing method

Also Published As

Publication number Publication date
WO2014188879A1 (ja) 2014-11-27
CN105190844B (zh) 2017-08-22
US9972521B2 (en) 2018-05-15
CN105190844A (zh) 2015-12-23
JPWO2014188879A1 (ja) 2017-02-23
US20150380291A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
JP6004100B2 (ja) 半導体装置の製造方法
JP5725430B2 (ja) 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP5967211B2 (ja) 半導体デバイスの製造方法
TW200425313A (en) Semiconductor wafer dividing method and apparatus
TWI824140B (zh) 元件晶片之製造方法
WO2012124190A1 (ja) 半導体装置の製造方法および半導体装置
US20160071808A1 (en) Integrated semiconductor device and method for fabricating the same
US9653412B1 (en) Method of manufacturing semiconductor device
JP2010016188A (ja) 半導体装置の製造方法および半導体装置
US8993413B2 (en) Method of manufacturing semiconductor device
US11201126B2 (en) Method of producing a substrate and system for producing a substrate
CN108242393B (zh) 一种半导体器件的制造方法
JP2016046480A (ja) 半導体装置の製造方法
CN109524358B (zh) 半导体装置及其制造方法
TWM613900U (zh) 半導體加工裝置
CN112117186A (zh) 晶圆切割方法
CN112713099A (zh) 半导体装置的制造方法
JP2011054914A (ja) 半導体装置の製造方法および半導体ウエハ
TWI797532B (zh) 半導體加工的方法及裝置
TW201935549A (zh) 晶圓之加工方法
JP6455837B2 (ja) 半導体装置の製造方法
KR20140128714A (ko) 솔더범프와 웨이퍼의 결합력 강화방법
JP6762396B2 (ja) 半導体装置の製造方法
TW202329233A (zh) 半導體加工的方法及裝置
JP2006032598A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160822

R150 Certificate of patent or registration of utility model

Ref document number: 6004100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250