CN105190844A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN105190844A
CN105190844A CN201480012112.7A CN201480012112A CN105190844A CN 105190844 A CN105190844 A CN 105190844A CN 201480012112 A CN201480012112 A CN 201480012112A CN 105190844 A CN105190844 A CN 105190844A
Authority
CN
China
Prior art keywords
wafer
adhesive layer
semiconductor wafer
glass substrate
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480012112.7A
Other languages
English (en)
Other versions
CN105190844B (zh
Inventor
中岛经宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105190844A publication Critical patent/CN105190844A/zh
Application granted granted Critical
Publication of CN105190844B publication Critical patent/CN105190844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/57—Working by transmitting the laser beam through or within the workpiece the laser beam entering a face of the workpiece from which it is transmitted through the workpiece material to work on a different workpiece face, e.g. for effecting removal, fusion splicing, modifying or reforming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B32B2038/0016—Abrading
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/08—Glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Abstract

将玻璃基板(3)经由粘合层(2)粘合到晶片(1)的、形成了正面单元结构的正面(1c)上。粘合层(2)在晶片(1)侧从晶片(1)的正面(1c)遍及到晶片(1)的倒角部(1b)和侧面形成，在玻璃基板(3)侧形成于玻璃基板(3)的第1面(3c)、不形成在玻璃基板(3)的倒角部(3b)和侧面(3a)。将晶片(1)的背面研磨后，在其背面形成背面单元结构。从玻璃基板(3)侧照射激光(13)，从粘合层(2)剥离玻璃基板(3)。去除粘合层(2)，通过切割切断晶片(1)，由此完成形成有薄型半导体器件的芯片。通过这样，容易将粘合于晶片的支撑基板剥离并且能够防止晶片的碎片、破损。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
为了实现由硅(Si)、碳化硅(SiC)、氮化镓(GaN)等构成的半导体器件的性能提高等，正在推进相比于现有的半导体器件减少半导体器件的厚度的薄型半导体器件的开发。在制造薄型半导体器件时，例如，晶片的正面侧形成正面单元结构和正面电极，将晶片背面研磨从而将晶片厚度变薄至期望的厚度(薄化)，之后在晶片的被研磨后的背面形成背面单元结构。
一直以来，作为晶片薄化技术，公知有将晶片的外周部作为增强部(肋部)保留，只对晶片中央部进行机械研磨使其变薄的TAIKO(注册商标)工艺、在通过支撑基板对晶片增强的状态下使整个晶片的厚度变薄的WSS(WaferSupportSystem)工艺。根据TAIKO工艺，晶片的外周部不被研磨而保留原来的厚度，因此能够保证机械强度，降低晶片的破损、变形。但是，对于制造例如50μm以下的厚度的极薄型器件，TAIKO工艺存在局限。
作为解决这样的问题的方法，近年，正在推进基于WSS工艺制造的薄型器件的开发。根据WSS工艺，通过粘合剂将支撑基板粘合于晶片来保证晶片的机械强度，由此使晶片的薄化成为可能。粘合剂的材质由对于制造工序的抗性、从晶片剥离支撑基板的方法来决定。从晶片剥离支撑基板的方法使用通过通常的激光照射切断支撑基板和粘合剂的化学结合的方法。此外，还有通过用溶剂将粘合剂溶解、或通过加热将粘合剂软化，降低粘合剂和支撑基板的粘合力的方法。
对使用现有的WSS工艺制造薄型器件的制造方法进行说明。图17～图21为表示现有的半导体装置的制造过程中的状态的截面图。首先，进行晶片101的正面侧工序，在晶片101的正面侧形成图示省略的正面单元结构。接下来，使用涂层机(涂料机)将粘合剂向晶片101的整个正面涂层，通过硬化(固化)形成粘合层102。接下来，在晶片101的、形成了粘合层102的正面粘合玻璃基板103。到此的状态如图17所示。接下来，将晶片101反转而使晶片101的背面朝上，将晶片101的背面研磨并使之薄化。
接下来，进行晶片101的背面侧工序，在晶片101的背面形成图示省略的背面单元结构。到此的状态如图18所示。接下来，将晶片101反转而使晶片101的背面朝下，粘到由切割框111固定的切割胶带112(图19)。接下来，从玻璃基板103侧照射激光113，切断玻璃基板103和粘合层102的化学结合(图20)。接下来，从晶片101的正面剥离玻璃基板103，之后用溶剂等去除粘合层102。之后，通过切割板114将晶片101切断为一个一个的芯片104，由此完成形成了薄型半导体器件的芯片104(图21)。
作为剥离粘合于晶片的支撑基板的方法，提出有在层积体中分离被支撑基板和支撑体的分离方法，该层积体具备光透过性的支撑体、由支撑体支撑的被支撑基板、设于由被支撑基板中的支撑体支撑的一侧的面上的粘合层、设于支撑体和被支撑基板之间的、由碳氟化合物构成的分离层，其中，经由支撑体向分离层照射光，由此使分离层变质(例如，参照下述专利文献1。)。
另外，作为其它的方法，提出有在层积体中分离被支撑基板和支撑体的分离方法，该层积体具备光透过性的支撑体、由支撑体支撑的被支撑基板、设于由被支撑基板中的支撑体支撑的一侧的面上的粘合层、设于支撑体和被支撑基板之间的、由无机物构成的分离层，其中，经由支撑体向分离层照射光，由此使分离层变质(例如，参照下述专利文献2。)。
另外，作为其他的方法，提出有从层积体中的基板分离支撑体的层积体的分离方法，该层积体具备红外线透过性的支撑体、由支撑体支撑的被支撑基板、将支撑体和被支撑基板粘合的粘合层、设于支撑体中的被支撑基板所粘合一侧的表面、由具有红外线吸收性构造的化合物构成的分离层，其中，经由支撑体向分离层照射红外线，由此使化合物变质(例如，参照下述专利文献3。)。具备由具有红外线吸收性的构造的化合物形成的分离层的
现有技术文献
专利文献
专利文献1：日本专利公开2012-109519号公报
专利文献2：日本专利公开2012-109538号公报
专利文献3：日本专利公开2012-124467号公报
发明内容
发明要解决的课题
但是，使用WSS工艺的玻璃基板103的侧面103a的外周端部为了不产生碎屑等，上下端部(角部：以下称作倒角部)103b被倒角。因此，如图20所示，照射用于将贴合于晶片101的玻璃基板103剥离的激光113时，从倒角部103b入射的激光113a根据倒角部103b的形状，例如C(C：chamfer)面的角度、R(R：radius)面的曲率半径进行折射。另外，在倒角部103b产生碎片(碎屑)等的情况下，在该部分产生激光113b的散射、反射。
这样，从倒角部103b入射的激光113发生折射、散射和反射，由此在玻璃基板103的外周端部侧，在玻璃基板103和粘合层102的交界面成为未被充分地照射激光113的状态。因此，在从处在晶片101和玻璃基板103之间的部分遍及到玻璃基板103的倒角部103b、侧面103a形成粘合层102的情况下，激光113无法照射到覆盖图20中箭头102a所示的倒角部103b的粘合层102，由此产生从晶片101难以剥离或无法剥离玻璃基板103的问题。
另外，为了防止晶片101的外周端部产生碎屑，晶片101的侧面的上下端部(角部：以下称作倒角部)被倒角。因此，通过晶片101的薄化，晶片101的外周端部成为尖锐的尖的刃状(刀刃)。图16为表示图18中的薄化后的晶片的截面图。如图16所示，晶片101的整个倒角部101b未被粘合层102覆盖，由此在晶片101的薄化后，由倒角部101b和被研磨后的背面101d形成的尖的部分(以下称作晶片101的外周端部的尖的部分)101e成为露出的状态。因此，在晶片101的外周端部的尖的部分101e可能产生碎屑101f、破损。
为了解决上述现有技术的问题，本发明的目的在于提供半导体装置的制造方法，其能够将贴合于晶片的支撑基板容易地剥离。另外，为了解决上述现有技术的问题，本发明的目的在于提供半导体装置的制造方法，其在对将支撑基板粘合的晶片进行各工序时，能够防止晶片的碎片、破损。
解决课题的技术方案
为了解决上述课题，实现本发明的目的，本发明的半导体装置的制造方法具有以下特征。首先，进行在半导体晶片的第1主面以使外周部侧比中央部侧突出的方式形成粘合层的粘合层形成工序。接下来，进行以使由所述粘合层覆盖至所述半导体晶片的侧面的方式，经由所述粘合层将支撑基板粘合于所述半导体晶片的第1主面的粘合工序。
另外，本发明的半导体装置的制造方法，在上述的发明中，所述支撑基板的、与所述半导体晶片的第1主面相向的面和侧面的角部被倒角。并且，在所述粘合工序中，其特征在于，使所述支撑基板的与所述被倒角的部分相比靠内侧的部分由所述粘合层覆盖。
另外，本发明的半导体装置的制造方法，在上述的发明中，对于所述半导体晶片来说、所述半导体晶片的第1主面和侧面的角部被倒角。而且，还进行薄化工序，在粘合于所述支撑基板的状态下，将所述半导体晶片的第2主面研磨直至达到所述半导体晶片的所述被倒角的部分，使所述半导体晶片的厚度变薄。并且，在所述粘合工序中，其特征在于，以使所述薄化工序后的所述半导体晶片的所述被倒角的部分整个面保留所述粘合层的方式，将覆盖所述半导体晶片的侧面的所述粘合层扩展。
另外，本发明的半导体装置的制造方法，在上述的发明中，所述支撑基板的、与所述半导体晶片的第1主面相向的面和侧面的角部被倒角。并且，还进行去除工序，在所述粘合工序后，去除覆盖所述支撑基板的从所述被倒角的部分去除外侧的部分的所述粘合层。
另外，本发明的半导体装置的制造方法，在上述的发明中，所述半导体晶片的、所述半导体晶片的第1主面和侧面的角部被倒角。而且，还进行薄化工序，在粘合于所述支撑基板的状态下，将所述半导体晶片的第2主面研磨直至达到所述半导体晶片的所述被倒角的部分，使所述半导体晶片的厚度变薄。并且，在所述去除工序中，其特征在于，以使覆盖通过所述薄化工序使厚度变薄的、所述半导体晶片的从第1主面到所述被倒角的部分的所述粘合层保留的方式，去除所述粘合层。
另外，本发明的半导体装置的制造方法，在上述的发明中，还进行单元结构形成工序，在所述去除工序前，在通过所述薄化工序使厚度变薄的所述半导体晶片的第2主面形成单元结构。并且，在所述去除工序中，其特征在于，以使所述粘合层的外周位置位于与所述半导体晶片的外周位置相比靠外侧的方式，减小所述支撑基板和所述粘合层的结合面积。
根据上述的发明，用于从粘合层剥离支撑基板的激光照射时，在支撑基板的第1面以外的部分未形成粘合层，通过成为该状态，不会从支撑基板的倒角部照射激光地从支撑基板的第2面的激光照射，由此能够将激光充分地照射到粘合层的外周端部。由此，能够切断粘合层和支撑基板的全部的结合。
另外，根据上述的发明，通过粘合层将半导体晶片和支撑基板粘合时，从半导体晶片的第1主面遍及到侧面形成粘合层，由此使半导体晶片的薄化后在半导体晶片的外周端部产生的尖的部分受到粘合层保护。因此，在之后的工序中，能够防止应力施加到半导体晶片的外周端部的尖的部分。
发明效果
根据本发明的半导体装置的制造方法，可以起到容易地将粘合于晶片的基板剥离的效果。另外，根据本发明的半导体装置的制造方法，可以起到在对将支撑基板粘合的晶片进行各工序时，防止晶片的碎片、破损的效果。
附图说明
图1为表示实施方式1的半导体装置的制造方法的概要的流程图。
图2为表示图1的流程图中的制造过程中的状态的截面图。
图3为表示图1所示的流程图中的制造过程中的状态的截面图。
图4为表示图1所示的流程图中的制造过程中的状态的截面图。
图5为表示图1所示的流程图中的制造过程中的状态的截面图。
图6为表示实施方式2的半导体装置的制造方法的概要的流程图。
图7为表示图6所示的流程图中的制造过程中的状态的截面图。
图8为表示图6所示的流程图中的制造过程中的状态的截面图。
图9为表示图6所示的流程图中的制造过程中的状态的截面图。
图10为表示比较例1的半导体装置的制造过程中的状态的截面图。
图11为表示实施方式3的半导体装置的制造方法的概要的流程图。图12为表示图11所示的流程图中的制造过程中的状态的截面图。
图13为表示图11所示的流程图中的制造过程中的状态的截面图。
图14为表示比较例2的半导体装置的制造过程中的状态的截面图。
图15为表示利用本发明的半导体装置的制造方法制造的半导体装置的一例的截面图。
图16为表示图18中的薄化后的晶片的截面图。
图17为表示现有的半导体装置的制造过程中的状态的截面图。
图18为表示现有的半导体装置的制造过程中的状态的截面图。
图19为表示现有的半导体装置的制造过程中的状态的截面图。
图20为表示现有的半导体装置的制造过程中的状态的截面图。
图21为表示现有的半导体装置的制造过程中的状态的截面图。
附图标记的说明
1：晶片
1a：晶片的侧面
1b：晶片的倒角部
1c：晶片的正面
1d：晶片的背面
1e：晶片的外周端部的尖的部分
2，22，32：粘合剂、粘合层
2a：粘合剂的外周端部
2b，22b-1～22b-3，32b：粘合层的外周端部
3：玻璃基板
3a：玻璃基板的侧面
3b：玻璃基板的倒角部
3c：玻璃基板的第1面
3d：玻璃基板的第2面
11：切割框
12：切割胶带
13：激光
40a：正面单元结构
40b：背面单元结构
41：n-半导体基板
42：p基底区域
43：n+发射极区域
44：栅绝缘膜
45：栅电极
46：发射极
47：层间绝缘膜
48：p集电层
49：集电极
50：n场截止层
具体实施方式
以下参照附图，说明本发明的半导体装置的制造方法的优选实施方式。在说明书和附图中，冠有n或p的层、区域，分别意味着电子或空穴是多数载流子。另外，n、p带有的+和-与不带有+和-的层、区域相比意味着高杂质浓度和低杂质浓度。需要说明的是，在以下的实施方式的说明和附图中，对同样的构成标注相同的附图标记，并省略重复的说明。
(实施方式1)
说明实施方式1的半导体装置的制造方法。图1为表示实施方式1的半导体装置的制造方法的概要的流程图。图2～图5为表示图1所示的流程图中的制造过程中的状态的截面图。首先，进行通常的晶片1的正面侧工序，在晶片1的正面(第1主面)1c侧形成图示省略的正面单元结构(步骤S1)。接着，使用涂层机(涂布机)，将粘合剂2在晶片1的整个正面1c涂层(步骤S2)。在步骤S2中，例如，使用将在台上固定的晶片1高速旋转，通过离心力使滴到晶片1的正面1c上的粘合剂2扩展的旋转方式。
晶片1的外周端部为了避免产生碎屑等，侧面1a的上下端部(角部：以下称作倒角部)1b被倒角。晶片1的倒角部1b可以为例如倒角的角度采用45°的C面、倒角的角度采用45°以外的面、或者具有曲率的R面。由此，晶片1的外周端部为例如比中央部侧厚度薄的锥形或具有曲率的圆弧形。以下，以晶片1的外周端部为锥形的情况为例进行说明。晶片1的侧面1a是指与晶片1的正面1c大致垂直的平坦面。晶片1的外周端部是指由晶片1的侧面1a和倒角部1b构成的锥形部分。
优选地，粘合剂2具有适度的粘性，在液体的状态下滴到晶片1上。具体地，作为粘合剂2可以使用例如聚酰亚胺类或丙烯类的粘合剂。在液体的状态下滴下的理由在于，由于在晶片1的正面1c形成正面单元结构而产生10μm～15μm左右的凹凸，所以要避免因晶片1的正面1c的凹凸而在粘合剂2的表面上产生凹凸。通过晶片1的高速旋转，晶片1的正面1c被整个面地涂层，此时的晶片1的中央部附近的粘合剂2的厚度可为例如20μm左右。
另外，粘合剂2具有粘性，通过晶片1的高速旋转引起的离心力，粘合剂2的外周端部2a成为与晶片1的中央部侧的部分相比厚的突出的状态。保持该状态使粘合剂2硬化(固化)，在晶片1的整个正面1c形成粘合层(以下，称作粘合层2)(步骤S3)。由此，粘合层2以外周部侧比中央部侧突出的方式形成。此时，粘合层2也可以形成到晶片1的倒角部1b、侧面1a。到此的状态如图2所示。
接下来，在晶片1的、形成粘合层2的正面1c上粘合玻璃基板3(步骤S4)。即、通过玻璃基板3增强晶片1，改善晶片1的机械强度(WSS工艺)。具体地，在晶片1的、形成有粘合层2的正面1c上放置玻璃基板3后，将他们在真空氛围中边加热边对晶片1和玻璃基板3向粘合层2侧沿推压方向施加压力。通过加热，晶片1和玻璃基板3之间粘合剂2被软化，因此通过施加压力，粘合层2变形，粘合层2的外周部的突出的部分被向外侧推出，覆盖晶片1的侧面1a。由此，从晶片1的正面1c到侧面1a被粘合层2覆盖。另外，玻璃基板3的后述的倒角部3b的内侧被粘合层2覆盖。保持该状态粘合剂2被再度硬化，晶片1和玻璃基板3粘合。到此的状态如图3所示。
玻璃基板3的外周端部为了避免产生碎屑等，侧面3a的上下端部(角部：以下称作倒角部)3b被倒角。玻璃基板3的倒角部3b可以为例如倒角的角度采用45°的C面、倒角的角度采用45°以外的面、或具有曲率的R面。由此，玻璃基板3的外周端部成为例如比中央部侧厚度变薄的锥形、或具有曲率的圆弧形。下面，以玻璃基板3的外周端部为锥形的情况为例进行说明。玻璃基板3的侧面3a是指玻璃基板3的、大致垂直于与晶片1相对的平坦面(以下，称作第1面)3c的平坦面。玻璃基板3的外周端部是指由玻璃基板3的侧面3a和倒角部3b构成的锥形部分。
另外，作为玻璃基板3使用具有在后述的激光照射下使激光通过的透过率，没有激光照射引起的损伤的玻璃基板。具体地，玻璃基板3可以具有对于激光40％左右的透过率。另外，玻璃基板3可以由硼酸类的玻璃制成。玻璃基板3的直径与晶片1的直径为大致相同尺寸，例如优选具有比晶片1的半径大0.25mm左右半径。使玻璃基板3的直径与晶片1的直径为大致相同尺寸的理由在于，可以通过现有的设备和现有的晶片工艺有效率地使晶片工艺进行。使玻璃基板3的半径大于晶片1的半径的理由在于，易于实现后述那样的粘合层2的端部形状。
粘合层2在晶片1侧对从晶片1的正面1c到晶片1的倒角部1b和侧面1a进行覆盖。另外，粘合层2在玻璃基板3侧，形成于玻璃基板3的第1面3c，不形成于玻璃基板3的倒角部3b和侧面3a。也就是说，粘合层2的外周端部2b在晶片1侧位于晶片1的侧面1a上，在玻璃基板3侧位于玻璃基板3的第1面3c上。具体地，粘合层2的外周端部2b的形状成为从晶片1的侧面1a向玻璃基板3的第1面3c伸展的锥形。
粘合层2的外周端部2b的位置取决于在步骤S4中将晶片1和玻璃基板3粘合时的、粘合层2的、向晶片1的侧面1a的包围量。因此，在步骤S4中，例如，优选扩展覆盖晶片1的侧面1a的粘合层2，以使在后述的薄化工序后在晶片1的倒角部1b整面保留粘合层2。另外，在步骤S4中，在真空氛围中将晶片1和玻璃基板3粘合，由此抑制粘合层2中气泡的残留。
步骤S4中的粘合层2的、向晶片1的外周端部的包围量可以由对例如粘合层2的硬化前(粘合剂)的粘度、在步骤S2中将粘合剂涂层时的转速(即，粘合剂的外周端部2a的厚度)、在步骤S3中将粘合剂硬化时的条件(即，粘合层2的干燥度)、以及在步骤S4中将晶片1和玻璃基板3粘合时施加的压力等进行各种改变来决定。例如，为了调节粘合层2的干燥度，可以在密闭的空间中进行步骤S2的工序，以使涂层于晶片1的粘合剂不与外部空气接触。另外，粘合层2优选具有在后述的背面侧工序等中的高温工艺中的耐热性。
接下来，反转晶片1使晶片1的背面朝上。接下来，将晶片1的背面通过背面研磨等研磨，将晶片1的厚度变薄至例如50μm左右(步骤S5)。接下来，进行通常的晶片1的背面侧工序，在晶片1的背面1d形成图示省略的背面单元结构(步骤S6)。晶片1的薄化可以使用例如应用研磨机的化学机械研磨(CMP：ChemicalMechanicalPolishing)、也可以使用由蚀刻进行的溶解。在晶片1以例如碳化硅(SiC)作为半导体材料制作的情况时，由于SiC晶片不溶解，因此可以通过CMP进行薄化。到此的状态如图4所示。
步骤S5的工序后，晶片1的外周端部由倒角部1b和被研磨后的背面1d形成为刃状(刀刃)，但是由于在步骤S4中粘合层2的外周端部2b到达晶片1的侧面1a，因此在晶片1的薄化后，晶片1的整个倒角部1b也为由粘合层2覆盖的状态。由此，晶片1的外周端部的尖的部分1e为被埋入到粘合层2的状态而不露出。在晶片1的薄化后，晶片1的外周端部的尖的部分1e中的粘合层2的外周端部2b的、平行于晶片1主面的方向的厚度t可以为能够保持晶片1的外周端部的尖的部分1e的机械强度的厚度，优选地可以为在后述的将玻璃基板3剥离的处理中容易将玻璃基板3可剥离的程度的薄的厚度。
接下来，将晶片1反转使晶片1的背面1d朝下，粘到将由切割框11固定的切割胶带12(步骤S7)。接下来，从玻璃基板3侧照射激光13，切断玻璃基板3和粘合层2的化学结合，从粘合层2剥离玻璃基板3(步骤S8)。到此的状态如图5所示。玻璃基板3的倒角部3b和侧面3a未被粘合层2覆盖，因此在激光13照射时，即使从玻璃基板3的倒角部3b照射的激光13折射、散射、反射，也可以将激光13向玻璃基板3和粘合层2的整个交界面照射。在图5中，图示了将激光13只向玻璃基板3和粘合层2的交界面照射的情况，通过使用对激光13光照射具有抗性的切割胶带12，可以将激光13在比玻璃基板3和粘合层2的交界面的面积更大的范围照射。
作为激光13，使用具有透过玻璃基板3且不被粘合层2吸收的波长的激光。具体地，作为激光13可使用例如波长短的YAG激光。接下来，从晶片1的正面1c剥离玻璃基板3，之后去除粘合层2(步骤S9)。在步骤S9中，可以通过将密封环状的粘合层2从玻璃基板3剥离来去除粘合层2，还可以通过溶剂等将粘合层2溶解来去除粘合层2。之后，通过通常的切割工序、即通过切割板切断晶片1(步骤S10)，完成形成了薄型半导体器件的芯片。
以上，如说明那样，根据实施方式1，在用于从粘合层剥离玻璃基板的激光照射时，处于在玻璃基板的倒角部和侧面不形成粘合层的状态，由此不从玻璃基板的倒角部照射激光地、通过来自于玻璃基板的平坦面(第2面)的激光照射，可以使激光充分地照射到粘合层的外周端部。由此，可以切断粘合层和玻璃基板全部的结合，因此能够容易地从粘合层剥离玻璃基板。
另外，根据实施方式1，通过粘合层将晶片和玻璃基板粘合时，从晶片的正面遍及到倒角部和侧面形成粘合层，由此在晶片的薄化后，晶片的外周端部产生的尖的部分受到覆盖晶片的倒角的粘合层保护。因此，在之后的工序中，可以防止应力施加到晶片的外周端部的尖的部分。因此，可以防止晶片的碎屑(碎片)、破损。
(实施方式2)
接下来，说明实施方式2的半导体装置的制造方法。图6为表示实施方式2的半导体装置的制造方法的概要的流程图。图7～图9表示图6所示的流程图中的制造过程中的状态的截面图。实施方式2的半导体装置的制造方法与实施方式1的半导体装置的制造方法不同之处在于，在步骤S5和步骤S6之间增加去除粘合层22的多余部分的工序(步骤S21)。也就是说，在实施方式2中，将晶片1和玻璃基板3粘合，由粘合层22的外周部的突出的部分覆盖至玻璃基板3的倒角部3b和侧面3a，在此情况下，去除粘合层22的多余部分。
具体地，首先，与实施方式1相同地，进行步骤S1～步骤S5的工序。接下来，去除粘合层22的、覆盖玻璃基板3的倒角部3b和侧面3a的部分(步骤S21)。之后，与实施方式1相同地，进行步骤S6～步骤S10的工序，由此完成形成了薄型半导体器件的芯片。具体地，在粘合层22的外周端部22b-1到达玻璃基板3的倒角部3b、侧面3a的情况下(图7)，在晶片1的薄化(步骤S5)后、在晶片1的背面侧工序(步骤S6)前，通过步骤S21适当调整粘合层22的端部形状(图8)。
在步骤S21中，通过由溶剂进行的溶解、灰化(灰化)等，去除粘合层22的外周端部22b-1的多余部分(覆盖玻璃基板3的倒角部3b和侧面3a的部分)。另外，在步骤S21中，以在晶片1的薄化后晶片1的外周端部产生的尖的部分1e不露出的程度使粘合层22的外周端部向内侧后退。图7表示粘合层22的外周端部22b-1达到玻璃基板3的倒角部3b和侧面3a上的状态。图8表示去除了粘合层22的、覆盖玻璃基板3的倒角部3b和侧面3a的部分的状态。
如图8所示，粘合层22的外周端部22b-2为覆盖晶片1的整个倒角部1b且不覆盖玻璃基板3的倒角部3b和侧面3a的状态。因此，与实施方式1相同地，可以通过照射激光13，向玻璃基板3和粘合层22的整个交界面照射激光13。到此的状态如图9所示。在图9中，附图标记3d为玻璃基板3的第2面。另外，在步骤S5中，优选为在由粘合层22覆盖到晶片1的侧面1a的状态下研磨晶片1。其原因在于，可以降低研磨晶片1时施加于晶片1的外周端部的应力。例如，在步骤S5之前进行步骤S21的情况下，步骤S21的工序去除粘合层22的、覆盖晶片1的倒角部1b和侧面1a的部分，之后，才可以进行步骤S5的工序。因此，优选步骤S21的工序在步骤S5的工序后进行。
图10表示在步骤S21中过度地去除粘合层22的外周端部22b-1的情况的一个例子。图10表示比较例1的半导体装置的制造过程中的状态的截面图。在步骤S21中过度地去除粘合层22的外周端部22b-1的情况下，如图10所示，成为粘合层22的外周端部22b-3仅能够覆盖晶片1的倒角部1b的一部分，晶片1的外周端部的尖的部分1e露出的状态(附图标记20所示部分)。因此，在之后的工序中，会导致在晶片1的外周端部的尖的部分1e上，晶片1产生碎屑、破损，因此是不优选的。
以上，如说明那样，根据实施方式2，晶片的薄化后、晶片的背面侧工序前，去除粘合层的、覆盖玻璃基板的倒角部和侧面的部分，由此取得与实施方式1同样的效果。
(实施方式3)
接下来，说明实施方式3的半导体装置的制造方法。图11为表示实施方式3的半导体装置的制造方法的概要的流程图。图12、13为表示图11所示的流程图中的制造过程中的状态的截面图。实施方式3的半导体装置的制造方法与实施方式1的半导体装置的制造方法不同之处在于，在步骤S6和步骤S7之间增加去除粘合层32的多余部分的工序(步骤S31)。也就是说，在实施方式3中也与实施方式2相同地，在将晶片1和玻璃基板3粘合，由粘合层32的外周部的突出的部分覆盖到玻璃基板3的倒角部3b和侧面3a的情况下，去除粘合层32的多余部分。
具体地，首先，与实施方式1相同地，进行步骤S1～步骤S6的工序。接下来，去除粘合层32的、覆盖晶片1的倒角部1b的部分以及覆盖玻璃基板3的倒角部3b和侧面3a的部分(步骤S31)。在步骤S31中，选择性地去除粘合层32的方法与实施方式2相同。之后，与实施方式1相同地，进行步骤S7～步骤S10的工序。由此，完成形成了薄型半导体元件的芯片。具体地，在粘合层32的外周端部32b达到玻璃基板3的倒角部3b、侧面3a的情况下(例如参照图7)，在晶片1的背面侧工序(步骤S6)之后、玻璃基板3的剥离(步骤S8)之前，通过步骤S31适当调整粘合层32的端部形状(图12)。
在步骤S31中，去除粘合层32的外周端部32b的多余部分(覆盖玻璃基板3的倒角部3b和侧面3a的部分)，使得粘合层32的外周端部32b的外周位置32c-1位于与在晶片1的薄化后在晶片1的外周端部产生的尖的部分1e相比靠外侧。若粘合层32的外周端部32b的外周位置32c-1位于上述范围内，则晶片1的正面1c的外周部分稍微露出也是可以的。去除了粘合层32的、覆盖玻璃基板3的倒角部3b和侧面3a的部分的状态如图12所示。
如图12所示，玻璃基板3和粘合层32的结合面积被减小。因此，与实施方式1相同地，可以通过照射激光13，向玻璃基板3和粘合层32的整个交界面照射激光13。另外，使粘合层32的外周端部32b的外周位置32c-1位于与晶片1的外周端部的尖的部分1e相比靠外侧，由此在步骤S8的工序中能够防止向晶片1照射激光13。到此的状态如图13所示。
在步骤S31中，图14表示过度地去除粘合层32的情况的一个例子。图14为表示比较例2的半导体装置的制造过程中的状态的截面图。如图14所示，在步骤S31中过度地去除粘合层32的情况下，导致粘合层32的外周端部32b的外周位置32c-2与晶片1的外周端部的尖的部分1e相比靠内侧(附图标记30所示部分)。在此情况下，在步骤S8的工序中，当照射用于剥离玻璃基板3的激光13时，导致激光13照射到晶片1，导致晶片1受到损伤，因此是不优选的。
以上，如说明的那样，根据实施方式3，直到进行用于从粘合层剥离玻璃基板的激光照射之前，通过去除粘合层的、覆盖玻璃基板的倒角部和侧面的部分可以获得与实施方式1相同的效果。另外，通过在晶片的背面侧工序后部分地去除粘合层的端部，可以确保晶片的背面侧工序时晶片的机械强度，从粘合层剥离玻璃基板时减小粘合层和玻璃基板的结合面积。因此，防止晶片的碎屑、破损的同时，可以容易地从粘合层剥离玻璃基板。
接下来，以场截止型绝缘栅型双极型晶体管(FS型IGBT)为例说明在各实施方式中制作的半导体装置的结构。图15为表示利用本发明的半导体装置的制造方法制造的半导体装置的一个例子的截面图。如图15所示，利用本发明的半导体装置的制造方法制造的半导体装置具备利用步骤S1形成于由晶片1构成的n-半导体基板(芯片)41的正面侧的正面单元结构40a、和利用步骤S6形成于n-半导体基板41的背面侧的背面单元结构40b。
具体地，在构成n-漂移区域的n-半导体基板41的正面的表面层选择性地设有p基底区域42。在p基底区域42的内部选择性地设有n+发射极区域43。在p基底区域42的、介于n-漂移区域和n+发射极区域43之间的部分的表面经由栅绝缘膜44设有栅电极45。发射极46与p基底区域42和n+发射极区域43连接，并且通过层间绝缘膜47与栅电极45电绝缘。
在n-半导体基板41的背面设有p集电层48。集电极49与p集电层48连接。在n-漂移区域和p集电层48之间，设有用于防止截止时从p基极区域42和n-漂移区域的pn接合扩散的耗尽层到达p集电层48的n场截止层50。也就是说，正面单元结构40a通过由p基底区域42、n+发射极区域43、栅绝缘膜44和栅电极45构成的MOS栅(由金属-氧化膜-半导体构成的绝缘栅)结构和发射极46构成。背面单元结构40b由p集电层48、n场截止层50和集电极49构成。
在以上的本发明中，不限于上述的实施方式，在不脱离本发明的主旨的范围内可进行各种变更。例如，在上述的实施方式中，以玻璃基板为例进行了说明，但只要是能够提高晶片1的机械强度并且使激光透过，也可以使用其它的材料。另外，作为通过各实施方式的半导体装置的制造方法制作的半导体装置例示了FS型IGBT，但不限于此，本发明也可适用于其它结构的半导体装置。例如，在本发明中，可以使用硅晶片、SiC晶片而应用于IGBT、逆阻止(RB)型IGBT、绝缘栅型场效应晶体管(MOSFET)、二极管、肖特基二极管等。另外，本发明对于将n型和p型互换的结构同样成立。
产业上的利用可能性
如上所述，本发明的半导体装置的制造方法对于使用于存储卡用途的IC(IntegratedCircuit)器件等的极薄型元件等的功率半导体装置而言是有用的。
权利要求书(按照条约第19条的修改)
1.一种半导体装置的制造方法，其特征在于，包括：
粘合层形成工序，在半导体晶片的第1主面以使外周部侧比中央部侧突出的方式形成粘合层；
粘合工序，以使所述粘合层覆盖至所述半导体晶片的侧面的方式，经由所述粘合层将支撑基板粘合于所述半导体晶片的第1主面，
所述支撑基板的与所述半导体晶片的第1主面相向的面和侧面之间的角部被倒角，
在所述粘合工序中，所述支撑基板的与所述被倒角的部分相比靠内侧的部分由所述粘合层覆盖。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
对于所述半导体晶片来说，所述半导体晶片的第1主面和侧面之间的角部被倒角，
所述制造方法还包括：薄化工序，在粘合于所述支撑基板的状态下，将所述半导体晶片的第2主面研磨直至达到所述半导体晶片的所述被倒角的部分，使所述半导体晶片的厚度变薄，
在所述粘合工序中，以使所述薄化工序后的所述半导体晶片的所述被倒角的部分整个面保留所述粘合层的方式，将覆盖所述半导体晶片的侧面的所述粘合层扩展。
3.一种半导体装置的制造方法，其特征在于，包括：
粘合层形成工序，在半导体晶片的第1主面以使外周部侧比中央部侧突出的方式形成粘合层；
粘合工序，以使所述粘合层覆盖至所述半导体晶片的侧面的方式，经由所述粘合层将支撑基板粘合于所述半导体晶片的第1主面，
所述支撑基板的、与所述半导体晶片的第1主面相向的面和侧面之间的角部被倒角，
所述制造方法还包括：去除工序，在所述粘合工序后，去除覆盖所述支撑基板的从所述被倒角的部分到外侧的部分的所述粘合层。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，所述半导体晶片的、所述半导体晶片的第1主面和侧面之间的角部被倒角，
所述制造方法还包括：薄化工序，在粘合于所述支撑基板的状态下，将所述半导体晶片的第2主面研磨直至达到所述半导体晶片的所述被倒角的部分，使所述半导体晶片的厚度变薄，
在所述去除工序中，以使覆盖通过所述薄化工序使厚度变薄的、所述半导体晶片的从第1主面到所述被倒角的部分的所述粘合层保留的方式，去除所述粘合层。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，还包括：
单元结构形成工序，在所述去除工序前，在通过所述薄化工序使厚度变薄的所述半导体晶片的第2主面形成单元结构，
在所述去除工序中，以使所述粘合层的外周位置位于与所述半导体晶片的外周位置相比靠外侧的方式，减小所述支撑基板和所述粘合层的结合面积。

Claims (6)

1.一种半导体装置的制造方法，其特征在于，包括：
粘合层形成工序，在半导体晶片的第1主面以使外周部侧比中央部侧突出的方式形成粘合层；
粘合工序，以使由所述粘合层覆盖至所述半导体晶片的侧面的方式，经由所述粘合层将支撑基板粘合于所述半导体晶片的第1主面。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述支撑基板的、与所述半导体晶片的第1主面相向的面和侧面的角部被倒角，
在所述粘合工序中，所述支撑基板的与所述被倒角的部分相比靠内侧的部分被所述粘合层覆盖。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
对于所述半导体晶片来说，所述半导体晶片的第1主面和侧面的角部被倒角，
所述制造方法还包括：薄化工序，在粘合于所述支撑基板的状态下，将所述半导体晶片的第2主面研磨直至达到所述半导体晶片的所述被倒角的部分，使所述半导体晶片的厚度变薄，
在所述粘合工序中，以使所述薄化工序后的所述半导体晶片的所述被倒角的部分整个面保留所述粘合层的方式，将覆盖所述半导体晶片的侧面的所述粘合层扩展。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述支撑基板的、与所述半导体晶片的第1主面相向的面和侧面的角部被倒角，
所述制造方法还包括：去除工序，在所述粘合工序后，去除覆盖所述支撑基板的、从所述被倒角的部分到外侧的部分的所述粘合层。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述半导体晶片的、所述半导体晶片的第1主面和侧面的角部被倒角，
所述制造方法还包括：薄化工序，在粘合于所述支撑基板的状态下，将所述半导体晶片的第2主面研磨直至达到所述半导体晶片的所述被倒角的部分，使所述半导体晶片的厚度变薄，
在所述去除工序中，以使覆盖通过所述薄化工序使厚度变薄的、所述半导体晶片的从第1主面到所述被倒角的部分的所述粘合层保留的方式，去除所述粘合层。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，还包括：
单元结构形成工序，在所述去除工序前，在通过所述薄化工序使厚度变薄的所述半导体晶片的第2主面形成单元结构，
在所述去除工序中，以使所述粘合层的外周位置位于与所述半导体晶片的外周位置相比靠外侧的方式，减小所述支撑基板和所述粘合层的结合面积。
CN201480012112.7A 2013-05-24 2014-05-08 半导体装置的制造方法 Active CN105190844B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013110433 2013-05-24
JP2013-110433 2013-05-24
PCT/JP2014/062357 WO2014188879A1 (ja) 2013-05-24 2014-05-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105190844A true CN105190844A (zh) 2015-12-23
CN105190844B CN105190844B (zh) 2017-08-22

Family

ID=51933442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480012112.7A Active CN105190844B (zh) 2013-05-24 2014-05-08 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US9972521B2 (zh)
JP (1) JP6004100B2 (zh)
CN (1) CN105190844B (zh)
WO (1) WO2014188879A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108734071A (zh) * 2017-04-24 2018-11-02 上海箩箕技术有限公司 图像传感器的形成方法
CN110785833A (zh) * 2017-06-19 2020-02-11 罗姆股份有限公司 半导体装置的制造方法及晶片粘合结构体

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
CN106783581B (zh) * 2017-01-20 2020-07-07 吉林麦吉柯半导体有限公司 半导体晶圆的加工方法、应用及肖特基二极管的制备方法
DE102017208405A1 (de) * 2017-05-18 2018-11-22 Disco Corporation Verfahren zum Bearbeiten eines Wafers
JPWO2019039432A1 (ja) * 2017-08-25 2020-08-27 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
JP7056826B2 (ja) * 2018-03-29 2022-04-19 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US11018023B2 (en) * 2018-11-21 2021-05-25 Semiconductor Components Industries, Llc Defect reduction of semiconductor layers and semiconductor devices by anneal and related methods
JP7401243B2 (ja) 2019-09-30 2023-12-19 信越エンジニアリング株式会社 基板処理装置及び基板処理方法
JP6900540B1 (ja) * 2020-04-08 2021-07-07 信越エンジニアリング株式会社 ワーク分離装置及びワーク分離方法
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP2022020286A (ja) * 2020-07-20 2022-02-01 株式会社ディスコ 保護部材形成装置で用いるシート、及び保護部材形成方法
CN112234017B (zh) * 2020-10-19 2023-07-14 绍兴同芯成集成电路有限公司 一种玻璃载板与晶圆双面加工工艺
JP2022071717A (ja) 2020-10-28 2022-05-16 株式会社デンソー 加工ウェハおよびチップ構成ウェハの製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110435A (ja) * 1984-11-02 1986-05-28 Oki Electric Ind Co Ltd 半導体ウエハの平面研削法
JPH0269938A (ja) * 1988-09-05 1990-03-08 Nec Corp 半導体装置の製造方法
JP2006229076A (ja) * 2005-02-18 2006-08-31 Sekisui Chem Co Ltd Ｉｃチップの製造方法
CN1885500A (zh) * 2005-06-24 2006-12-27 精工爱普生株式会社 半导体装置的制造方法
US20070077728A1 (en) * 2005-09-30 2007-04-05 Kulkarni Sudhakar N Adhesive system for supporting thin silicon wafer
CN101183640A (zh) * 2006-11-15 2008-05-21 奇梦达股份公司 在晶片载体的表面上制造粘合区的方法以及用于制造粘合区的模版印刷装置
CN102163559A (zh) * 2010-02-18 2011-08-24 台湾积体电路制造股份有限公司 堆叠装置的制造方法及装置晶片处理方法
CN102197470A (zh) * 2008-09-02 2011-09-21 3M创新有限公司 制造晶片层合体的方法、制造晶片层合体的装置、晶片层合体、剥离支撑体的方法以及制造晶片的方法
JP2011216763A (ja) * 2010-04-01 2011-10-27 Disco Corp ウェーハの加工方法
JP2012129324A (ja) * 2010-12-14 2012-07-05 Sumitomo Bakelite Co Ltd 基材の加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
KR100843217B1 (ko) * 2006-12-15 2008-07-02 삼성전자주식회사 웨이퍼 후면 액상접착제 도포를 이용한 반도체 패키지 제조용 인라인 시스템
JP2011233782A (ja) * 2010-04-28 2011-11-17 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5756334B2 (ja) 2010-10-29 2015-07-29 東京応化工業株式会社 積層体、およびその積層体の分離方法
JP2012109538A (ja) 2010-10-29 2012-06-07 Tokyo Ohka Kogyo Co Ltd 積層体、およびその積層体の分離方法
JP5802106B2 (ja) 2010-11-15 2015-10-28 東京応化工業株式会社 積層体、および分離方法
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
JP2013105909A (ja) * 2011-11-14 2013-05-30 Toshiba Corp 半導体装置の製造方法
US8580655B2 (en) * 2012-03-02 2013-11-12 Disco Corporation Processing method for bump-included device wafer
JP6061590B2 (ja) * 2012-09-27 2017-01-18 株式会社ディスコ 表面保護部材および加工方法
EP2747130B1 (en) * 2012-12-21 2017-10-11 ams AG Method of producing a removable wafer connection and a wafer-carrier assembly
JP5921473B2 (ja) * 2013-03-21 2016-05-24 株式会社東芝 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110435A (ja) * 1984-11-02 1986-05-28 Oki Electric Ind Co Ltd 半導体ウエハの平面研削法
JPH0269938A (ja) * 1988-09-05 1990-03-08 Nec Corp 半導体装置の製造方法
JP2006229076A (ja) * 2005-02-18 2006-08-31 Sekisui Chem Co Ltd Ｉｃチップの製造方法
CN1885500A (zh) * 2005-06-24 2006-12-27 精工爱普生株式会社 半导体装置的制造方法
US20070077728A1 (en) * 2005-09-30 2007-04-05 Kulkarni Sudhakar N Adhesive system for supporting thin silicon wafer
CN101183640A (zh) * 2006-11-15 2008-05-21 奇梦达股份公司 在晶片载体的表面上制造粘合区的方法以及用于制造粘合区的模版印刷装置
CN102197470A (zh) * 2008-09-02 2011-09-21 3M创新有限公司 制造晶片层合体的方法、制造晶片层合体的装置、晶片层合体、剥离支撑体的方法以及制造晶片的方法
CN102163559A (zh) * 2010-02-18 2011-08-24 台湾积体电路制造股份有限公司 堆叠装置的制造方法及装置晶片处理方法
JP2011216763A (ja) * 2010-04-01 2011-10-27 Disco Corp ウェーハの加工方法
JP2012129324A (ja) * 2010-12-14 2012-07-05 Sumitomo Bakelite Co Ltd 基材の加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108734071A (zh) * 2017-04-24 2018-11-02 上海箩箕技术有限公司 图像传感器的形成方法
CN110785833A (zh) * 2017-06-19 2020-02-11 罗姆股份有限公司 半导体装置的制造方法及晶片粘合结构体

Also Published As

Publication number Publication date
CN105190844B (zh) 2017-08-22
JP6004100B2 (ja) 2016-10-05
WO2014188879A1 (ja) 2014-11-27
US9972521B2 (en) 2018-05-15
US20150380291A1 (en) 2015-12-31
JPWO2014188879A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
CN105190844A (zh) 半导体装置的制造方法
JP5181728B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5967211B2 (ja) 半導体デバイスの製造方法
JP5655931B2 (ja) 半導体装置の製造方法
JP2003332271A (ja) 半導体ウエハおよび半導体装置の製造方法
JPWO2013058222A1 (ja) 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP2010016188A (ja) 半導体装置の製造方法および半導体装置
TWI783208B (zh) 生產襯底的方法以及生產襯底的系統
CN103295892A (zh) 半导体装置的制造方法
JP2016046480A (ja) 半導体装置の製造方法
JP4826290B2 (ja) 半導体素子の製造方法
JP4525048B2 (ja) 半導体装置の製造方法
JP2007329234A (ja) 半導体素子の製造方法
JP5772670B2 (ja) 逆阻止型半導体素子の製造方法
TW201541508A (zh) 加工方法
JP2011054914A (ja) 半導体装置の製造方法および半導体ウエハ
JP6598438B2 (ja) 半導体装置の製造方法
JP4724729B2 (ja) 半導体装置の製造方法
JP6455837B2 (ja) 半導体装置の製造方法
TWI797532B (zh) 半導體加工的方法及裝置
JP2006032598A (ja) 半導体装置の製造方法および半導体装置
TW202329233A (zh) 半導體加工的方法及裝置
JP2005347644A (ja) 半導体素子の製造方法
TW201935549A (zh) 晶圓之加工方法
JP2009212440A (ja) 半導体装置の製造方法および半導体装置の製造装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant