JP7478109B2

JP7478109B2 - 半導体装置の製造方法

Info

Publication number: JP7478109B2
Application number: JP2021027290A
Authority: JP
Inventors: 健之鈴木
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2021-02-24
Filing date: 2021-02-24
Publication date: 2024-05-02
Anticipated expiration: 2041-02-24
Also published as: US20220267920A1; CN114959854B; US11891713B2; JP2022128843A; CN114959854A

Description

本発明の実施形態は、半導体装置の製造方法に関する。

半導体基板の裏面を研削する際に、機械的強度の低下を抑制するために裏面の外周を研削せずに、内側部分のみを研削する方法がある。また、このような半導体基板の裏面に、治具を用いて電解めっき法により金属膜を形成する方法がある。このような半導体装置の製造方法において、基板割れ又はチッピングなどの製造工程における不良を抑制することが望まれる。

特許第５３６７９３０号公報

本発明の実施形態は、製造工程における不良を抑制できる半導体装置製造用治具及び半導体装置の製造方法を提供する。

本発明の実施形態によれば、基板に電解めっきを行うための半導体装置製造用治具は、導電部材を含む。前記基板は、第１面を有する内側部と、前記内側部を囲み、前記第１面に対して垂直な方向において前記第１面よりも突出した環状の外縁部と、を含む。前記導電部材は、前記外縁部に接触せずに前記内側部の前記第１面の一部に接触して前記内側部に電流を流す。

実施形態に係る半導体装置製造用治具の導電部材を例示する模式的斜視図である。図２（ａ）及び図２（ｂ）は、実施形態に係る半導体装置製造用治具の導電部材を例示する模式的平面図及び模式的断面図である。図３（ａ）及び図３（ｂ）は、実施形態に係る半導体装置製造用治具のカバー部材を例示する模式的斜視図及び模式的断面図である。図４（ａ）及び図４（ｂ）は、実施形態に係る半導体装置製造用治具を用いた電解めっきの処理対象の基板を例示する模式的斜視図及び模式的断面図である。図５（ａ）及び図５（ｂ）は、実施形態に係る半導体装置製造用治具を用いためっき工程を例示する模式的平面図及び模式的断面図である。実施形態に係る半導体装置製造用治具の一部を例示する模式的断面図である。図７（ａ）～図７（ｈ）は、実施形態に係る半導体装置の製造方法を例示する工程順の模式的断面図である。実施形態に係る半導体装置の製造方法を例示する模式的断面図である。図９（ａ）及び図９（ｂ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。参考例に係る半導体装置の製造方法を例示する模式的断面図である。図１１（ａ）～図１１（ｇ）は、実施形態に係る半導体装置の別の製造方法を例示する工程順の模式的断面図である。図１２（ａ）及び図１２（ｂ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

図１は、実施形態に係る半導体装置製造用治具の導電部材を例示する模式的斜視図である。図２（ａ）及び図２（ｂ）は、実施形態に係る半導体装置製造用治具の導電部材を例示する模式的平面図及び模式的断面図である。
半導体装置製造用治具１００は、半導体装置の製造において、半導体基板に電解めっきを行い、基板上に金属膜を形成するための治具である。半導体装置製造用治具１００は、図１等に表した導電部材１０を含む。後述するように、半導体装置製造用治具１００は、めっき工程（図５（ｂ）参照）において、導電部材１０とカバー部材２０とによって、基板３０を挟持し、基板３０に電流を流すものである。

図２（ａ）は、導電部材１０を、図１に表した矢印Ａ１に沿って見た平面図である。図２（ｂ）は、図２（ａ）のＡ－Ａ線断面である。

導電部材１０は、環状の部材である。より具体的には、導電部材１０は、図１に示した方向Ｄ１０から見たときに、環状の第１部分１１を含む。さらに、導電部材１０は、第１部分１１の上に設けられた第２部分１２及び第３部分１３を含む。第２部分１２及び第３部分１３は、第１部分１１から方向Ｄ１０に突出した凸部である。第２部分１２は、第１部分１１の内周に沿って設けられている。第３部分１３は、第１部分１１の外周に沿って設けられている。第２部分１２の平面形状及び第３部分の平面形状は、環状である。第３部分１３は、第２部分１２の外周を囲むように設けられており、方向Ｄ１０と垂直な方向Ｄ１１において第２部分１２から離れている。

第２部分１２の方向Ｄ１０における先端は、めっき工程において処理対象の基板に接触するコンタクト部１２ｃとなる。コンタクト部１２ｃは、第２部分１２に対して方向Ｄ１０に突出しており、第２部分１２の外周に沿って設けられている。コンタクト部１２ｃは、一定の高さと幅を有し、第２部分１２の全周にわたって連続する環状である。めっき工程においては、コンタクト部１２ｃを介して、導電部材１０から処理対象の基板に電流が流される。図２（ｂ）に表したように、第２部分１２の先端において、第２部分１２の幅は、狭くなっていても良い。

この例では、第３部分１３の方向Ｄ１０における端面には、溝１３ｇが設けられている。溝１３ｇは、第３部分１３の全周にわたって連続する。後述するように溝１３ｇは、導電部材１０とカバー部材２０とを係合させるために設けられている。ただし、実施形態において、溝１３ｇは必ずしも設けられなくてもよい。

導電部材１０（第１部分１１、第２部分１２及び第３部分１３のそれぞれ）は、例えば、金属により形成される。導電部材１０は、例えば鉄、クロム、ニッケル、銅、及びアルミニウムの少なくともいずれかを含む。導電部材１０は、例えばステンレス鋼を含んでも良い。第１部分１１、第２部分１２及び第３部分は、例えば、一体的に成形された金属部材である。

図３（ａ）及び図３（ｂ）は、実施形態に係る半導体装置製造用治具のカバー部材を例示する模式的斜視図及び模式的断面図である。
図３（ｂ）は、図３（ａ）のＢ－Ｂ線断面である。図３（ａ）及び図３（ｂ）に表したようにカバー部材２０は、環状部２１と、凸部２２と、を含む。

環状部２１は、方向Ｄ２０から見たときに環状である。凸部２２は、環状部２１から方向Ｄ２０に突出した凸部である。凸部２２は、環状部２１の全周にわたって連続する環状である。凸部２２は、導電部材１０の溝１３ｇに対応して設けられている。ただし、実施形態において、凸部２２は、必ずしも設けられなくてもよい。カバー部材２０の材料には、例えば樹脂などの絶縁体が用いられる。

図４（ａ）及び図４（ｂ）は、実施形態に係る半導体装置製造用治具を用いた電解めっきの処理対象の基板を例示する模式的斜視図及び模式的断面図である。
図４（ｂ）は、図４（ａ）のＣ－Ｃ線断面である。めっき工程の処理対象である基板３０は、表面３０ａ（図４（ｂ）において下面）と、裏面３０ｂ（図４（ｂ）において上面）と、を有する。裏面３０ｂは、表面３０ａとは反対側の面である。

表面３０ａ側には、半導体素子の一部が形成されている。図４（ｂ）の例では、表面３０ａ上に、半導体素子の一部である半導体パターン３５が設けられている。基板３０に設けられている半導体素子は、例えば、縦型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、半導体パターン３５は、ＭＯＳＦＥＴのソース電極またはゲート電極である。半導体パターン３５は、半導体素子の保護層を含んでも良い。ただし、実施形態において、基板３０に設けられる半導体素子は、必ずしもＭＯＳＦＥＴに限らず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはダイオードなど、任意の半導体素子でよい。

表面３０ａは、例えば平面である。一方、裏面３０ｂは、表面３０ａよりも大きな凹凸を有する面である。具体的には、基板３０は、凹部である内側部３１（メンブレン）と、凸部である外縁部３２（リム）と、を含む。図４（ｂ）に表したように、内側部３１は、方向Ｄ３０に対して垂直な第１面３１ｆを有する。内側部３１は、方向Ｄ３０から見たときに円形である。外縁部３２は、内側部３１の周りに設けられている。

外縁部３２は、内側部３１の外周を囲むように設けられた環状である。外縁部３２は、方向Ｄ３０において第１面３１ｆよりも突出している。外縁部３２の厚さＴ３２（方向Ｄ３０に沿った長さ）は、内側部３１の厚さＴ３１よりも厚い。

言い換えれば、裏面３０ｂは、外縁部３２の表面である凸領域３０ｐと、内側部３１の表面である凹領域３０ｑと、を有する。また、裏面３０ｂの凸領域３０ｐと凹領域３０ｑとの間には、斜面３０ｓが設けられている。斜面３０ｓは、凸領域３０ｐと凹領域３０ｑとを接続する。例えば、凸領域３０ｐおよび凹領域３０ｑは、方向Ｄ３０に対して垂直であり、斜面３０ｓは、凸領域３０ｐおよび凹領域３０ｑに対して傾いている。このようにして、内側部３１と外縁部３２との間に段差（高低差）が形成されている。なお、斜面３０ｓは、凸領域３０ｐに対して略垂直な側面でもよい。

図４（ｂ）に表したように、内側部３１は、半導体部３４と、半導体部３４の上に設けられた導電層３３と、を含む。第１面３１ｆは、導電層３３の表面である。導電層３３は、内側部３１にのみ設けられており、外縁部３２及び斜面３０ｓから離れている。導電層３３は、例えば、内側部３１の略全体に設けられている。導電層３３は、内側部３１の外側の端部（斜面３０ｓとの境界部分）には設けられなくてもよい。導電層３３は、例えば、めっき工程におけるシード層である。

半導体部３４及び外縁部３２は、例えば半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。例えば、半導体材料にｎ形不純物およびｐ形不純物をイオン注入することで、ＭＯＳＦＥＴなどの半導体素子が形成される。ｎ形不純物としては、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。半導体素子のゲート電極は、例えば、不純物がドープされたポリシリコンなどの導電材料を含む。半導体素子のソース電極は、例えば、アルミニウム、銅、銀、チタン、またはタングステンなどの金属を含む。半導体素子の保護層は、例えばポリイミドなどの絶縁材料を含む。導電層３３は、例えばチタン、アルミニウム、ニッケル、銅、銀、及びタングステンの少なくともいずれかを含む。

図５（ａ）及び図５（ｂ）は、実施形態に係る半導体装置製造用治具を用いためっき工程を例示する模式的平面図及び模式的断面図である。
図５（ａ）は、図５（ｂ）に表した半導体装置製造用治具１００及び基板３０を矢印Ａ２に沿って見た平面図である。図５（ｂ）は、図５（ａ）に示すＤ－Ｄ線断面に対応する。
図５（ａ）及び図５（ｂ）に表したように、めっき工程においては、基板３０は、導電部材１０とカバー部材２０とによって挟持される。

図６は、実施形態に係る半導体装置製造用治具の一部を例示する模式的断面図である。図６は、図５（ａ）に示すＥ－Ｅ線断面を表す。
図６に表したように、めっき工程においては、カバー部材２０の凸部２２を、導電部材１０の溝１３ｇに挿入することで、導電部材１０とカバー部材２０とを係合する。凸部２２と溝１３ｇとによって、導電部材１０とカバー部材２０との相対的位置が規定される。また、基板３０の内側部３１が、コンタクト部１２ｃと、カバー部材２０（環状部２１）と、によって支持される。図６のように、溝１３ｇと凸部２２とが係合して基板３０を挟持しているときに、基板３０の外縁部３２は、第２部分１２と第３部分１３との間に配置された状態である。

より具体的には、導電層３３は、コンタクト部１２ｃと接する外周部３３ａと、外周部３３ａに囲まれた中央部３３ｂと、を含む。外周部３３ａは、導電層３３の端部を含み、中央部３３ｂを囲む環状である。言い換えれば、コンタクト部１２ｃは、導電層３３の外周部３３ａに接触する環状である。めっき工程において、コンタクト部１２ｃは、導電層３３の外周部３３ａの表面（すなわち第１面３１ｆの一部）に接触して、導電層３３に電流を流す。

めっき工程において、導電部材１０のうちコンタクト部１２ｃのみが基板３０に接触する。導電部材１０は、外縁部３２（斜面３０ｓ及び凸領域３０ｐ）には、接触しない。

基板３０の表面３０ａ上には、保護テープ４３が貼り付けられる。カバー部材２０は、保護テープ４３に接し、保護テープ４３を介して基板３０の表面３０ａ側を支持する。カバー部材２０（環状部２１）は、コンタクト部１２ｃと、方向Ｄ３０において重なって基板３０の内側部３１を挟持する。

第２部分１２の幅Ｗ１２（方向Ｄ３０に対して垂直な方向Ｄ３１における長さ）は、例えば、１．０ｍｍ以上３．０ｍｍ以下である。第２部分１２と第３部分１３との間の方向Ｄ３１における長さＷ１４は、外縁部３２の幅Ｗ３２（方向Ｄ３１に沿った長さ）よりも長い。長さＷ１４は、例えば２．５ｍｍ以上４．５ｍｍ以下である。第２部分１２の高さＨ１２（第１部分１１から突出した長さ）は、外縁部３２の厚さと内側部３１の厚さとの差Ｈ３２よりも長い。高さＨ１２は、例えば０．７ｍｍ以上１．０ｍｍ以下である。第２部分１２の高さと第３部分１３の高さとの差Ｈ１４は、内側部３１の厚さと保護テープ４３の厚さとの和と略同じである。

導電部材１０の内径１０Ｄ（図２（ａ）参照）は、基板３０の外径３０Ｄ（図４（ａ）参照）よりも小さい。導電部材１０の第３部分１３の内径１３Ｄ（図２（ａ）参照）は、基板３０の外径３０Ｄよりも大きい。導電部材１０の第２部分の外径１２Ｄ（図２（ａ）参照）は、外縁部３２の内径３２Ｄ（図４（ａ）参照）よりも小さい。第２部分１２の外径１２Ｄは、内側部３１の外径３１Ｄ（図４（ａ）参照）よりも小さい。カバー部材２０の外径２０Ｄは、基板３０の外径３０Ｄよりも大きい。カバー部材２０の内径２１Ｄ（図３（ｂ）参照）は、外縁部３２の内径３２Ｄよりも小さい。

導電部材１０とカバー部材２０とは、基板３０を挟持した状態で、例えば樹脂製のクリップ４４で挟まれて固定される。

導電部材１０とカバー部材２０とに挟持された基板３０は、図５（ｂ）に表したように、めっき液４１の中に、アノード電極４２と共に浸される。アノード電極４２と基板３０の裏面３０ｂとが、めっき液４１を介して対向するように配置される。そして、導電部材１０とアノード電極４２との間に電圧を印加すると、コンタクト部１２ｃを介して内側部３１の導電層３３に電流が流れる。これにより、図６に表したように、導電層３３の中央部３３ｂ上に金属膜５０が形成される。めっき工程において、金属膜５０は、内側部３１の第１面３１ｆに形成される。めっき工程において、導電層３３は、例えば、カソード電極として機能する。金属膜５０は、例えば、銀、銅、ニッケル、及びスズの少なくともいずれかを含む。

図７（ａ）～図７（ｈ）は、実施形態に係る半導体装置の製造方法を例示する工程順の模式的断面図である。
図７（ａ）に表したように、半導体パターン３５が形成された基板３０の表面３０ａに裏面研削用テープ６１を貼り付ける。

図７（ｂ）に表したように、基板３０の裏面側の中央部分（基板３０の外周部を除く部分）を研削して薄くし、裏面側にウェットエッチングを行う（薄化工程）。これにより、外縁部３２が形成される。裏面側のウェットエッチングにより、研削で生じた破砕層が除去される。

図７（ｃ）に表したように、裏面研削用テープ６１を剥離する。その後、裏面側の薄化工程によって薄くなった中央部分（基板３０の裏面側の外周部を除くほぼ全面）に、例えばスパッタによって導電層３３を形成する（電極形成工程）。これにより、基板３０の内側部３１が形成される。この電極形成工程においては、図６に示した凸領域３０ｐや斜面３０ｓには、導電層３３を形成しなくてよい。

図７（ｄ）に表したように、基板３０の導電層３３上に、金属膜５０を形成する（めっき工程）。めっき工程には、図５（ａ）、図５（ｂ）及び図６に関して説明した方法が用いられる。

図７（ｅ）に表したように、表面３０ａ側にダイシングテープ６２を貼り付ける（テープ貼付工程）。
図７（ｆ）に表したように、ダイシングブレードを用いて、基板３０の外縁部３２を含む外周部を除去する（カット工程）。

図７（ｇ）に表したように、裏面３０ｂ側において、金属膜５０にテープ６３を貼り付け、ダイシングテープ６２を剥離する（テープ転写工程）。
図７（ｈ）に表したように、基板３０をダイシングして個片化する（ダイシング工程）。これにより、半導体装置２００が形成される。

図８は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図８は、図７（ｃ）に関して説明した電極形成工程を表す。電極形成工程には、例えばエッジクランプタイプのスパッタ装置を用いることができる。スパッタ装置のクランプ６５は、外縁部３２に接し、外縁部３２及び斜面３０ｓを覆う。この状態で、基板３０の裏面３０ｂ側にスパッタを行う。これにより、内側部３１にのみ導電層３３が形成される。

図９（ａ）及び図９（ｂ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図９（ａ）及び図９（ｂ）は、図７（ｆ）に関して説明したカット工程を表す。図９（ｂ）は、図９（ａ）に示したカット位置Ｐ１近傍を拡大して示す。カット工程においては、チャックテーブル７０上に載せた基板３０を、ダイシングブレード７１により、カット位置Ｐ１において、厚み方向にカットする。

方向Ｄ３０に対して垂直な平面内において、カット位置Ｐ１は、めっき工程において導電部材１０のコンタクト部１２ｃが接触した内側部３１の一部（すなわち外周部３３ａ）の位置である。方向Ｄ３０に沿ってみたときに、カット位置Ｐ１は円状である。

実施形態の効果について説明する。
図１０は、参考例に係る半導体装置の製造方法を例示する模式的断面図である。
図１０は、メンブレン３１ｒと、メンブレン３１ｒを囲むリム３２ｒと、を有する基板３０ｒに電解めっきを行うめっき工程を示す。参考例においては、シード層となる導電層３３ｒがメンブレン３１ｒ及びリム３２ｒの上に形成されている。また、治具の導電性のコンタクト部１２ｒは、リム３２ｒ上の導電層３３ｒに接触している。めっき工程においては、治具のコンタクト部１２ｒから、リム３２ｒ及びメンブレン３１ｒに設けられた導電層３３ｒに電流が流される。この場合、めっきによる金属膜５０ｒは、メンブレン３１ｒの上だけでなく、リム３２ｒ及びリム端部３４ｒ（リム３２ｒのメンブレン３１ｒとの境界）にも形成される。参考例においては、金属膜５０ｒの応力がリム端部３４ｒに集中して、基板が割れやすくなる恐れがある。

これに対して、実施形態においては、図６に関して説明したように、導電部材１０のコンタクト部１２ｃは、内側部３１の第１面３１ｆの一部に接触して内側部に電流を流す。これにより、外縁部３２及び外縁部３２の端部（外縁部３２の内側部３１との境界）に、電流が流れることを抑制することができる。したがって、外縁部３２及び外縁部３２の端部に金属膜５０が形成されることを抑制することができる。外縁部３２の端部における金属膜５０による応力集中を抑制できるため、基板割れを抑制することができる。

めっき工程において、導電部材１０は、外縁部３２と接触しないようになっている。これにより、外縁部３２及び外縁部３２の端部に電流が流れて、外縁部３２及び外縁部３２の端部に金属膜５０が形成されることが抑制される。

導電層３３は、内側部３１にのみ設けられている。また、コンタクト部１２ｃは、導電層３３の外周部３３ａに接触する環状である。これにより、例えば、金属膜５０は、導電層３３の中央部３３ｂ上（導電層３３の外周部３３ａを除く部分）にのみ形成され、外周部３３ａ及びその外側に金属膜５０が形成されることを抑制できる。すなわち、外縁部３２及び外縁部３２の端部に金属膜５０が形成されることを抑制することができる。

また、めっき工程において、カバー部材２０は、方向Ｄ３０においてコンタクト部１２ｃと重なって基板３０を挟持する。このようなカバー部材２０と導電部材１０とをクリップ４４で挟み固定することによって、基板３０を安定して支持し、コンタクト部１２ｃと第１面３１ｆとを密着させ、安定して金属膜５０を形成することができる。

また、図９（ａ）及び図９（ｂ）に関して説明したように、カット工程におけるカット位置Ｐ１は、めっき工程においてコンタクト部１２ｃが接触した内側部３１の部分である。そのため、カット位置Ｐ１には、例えば金属膜５０が形成されていないため、カットしやすい。例えば、金属膜をカットすることによりダイシングブレード７１に目詰まりが生じることを抑制し、チッピングの発生を抑制することができる。

例えば、基板３０に設けられる半導体素子が、縦型ＭＯＳＦＥＴである場合、金属膜５０は、ドレイン電極としての役割を有する。例えば、半導体装置がドレイン電極共通のＭＯＳＦＥＴの場合、ドレイン電極（金属膜５０）を介して、２つのＭＯＳＦＥＴ間に電流が流れる。このような場合、金属膜５０を厚くすることが望ましい。これにより、ドレイン電極の抵抗を小さくして、半導体素子のオン抵抗を小さくすることができる。一方、金属膜５０を厚くすると、金属膜５０が基板３０に加える応力が大きくなることがある。このような場合でも、実施形態によれば、外縁部３２及び外縁部３２の端部に金属膜５０が形成されることを抑制することができるため、基板割れを抑制することができる。

また、ダイシングブレードがカットする金属膜が厚くなると、ダイシングブレードの目詰まりが生じやすくなり、チッピングが発生しやすくなる恐れがある。これに対して、実施形態によれば、金属膜５０を厚くしても、カット工程におけるカット位置Ｐ１には、例えば金属膜５０が形成されていないため、チッピングを抑制することができる。

例えば、基板３０に設けられる半導体素子が、縦型ＭＯＳＦＥＴである場合、内側部３１を薄くすることで、オン抵抗を小さくすることができる。一方、内側部３１を薄くすると、基板の強度が低下する恐れがある。これに対して、実施形態によれば、上述したようにカット工程におけるチッピングを抑制することができるため、内側部３１を薄くしやすい。
以上説明したように、実施形態によれば、基板割れ又はチッピングなどの製造工程における不良を抑制することができる。

図１１（ａ）～図１１（ｇ）は、実施形態に係る半導体装置の別の製造方法を例示する工程順の模式的断面図である。
図１１（ａ）～図１１（ｄ）及び図１１（ｇ）は、それぞれ、図７（ａ）～図７（ｄ）及び図７（ｈ）に関する説明と同様である。

この例では、図１１（ｅ）に表したように、裏面３０ｂ及び金属膜５０にダイシングテープ６４を貼り付ける（テープ貼付工程）。その後、図１１（ｆ）に表したように、基板３０の外縁部３２を含む外周部を除去する（カット工程）。

図１２（ａ）及び図１２（ｂ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図１２（ａ）及び図１２（ｂ）は、図１１（ｆ）に関して説明したカット工程を表す。図１２（ｂ）は、図１２（ａ）に示したカット位置Ｐ２近傍を拡大して示す。なお、図１２（ａ）では、導電層３３の図示を省略している。カット工程においては、チャックテーブル７３上に載せた基板３０をダイシングブレード７５により、カット位置Ｐ２において、厚み方向にカットする。

図１２（ｂ）に表したように、チャックテーブル７３の基板３０が載置される載置部７４には、内側部３１と外縁部３２との高低差に応じた段差が設けられている。載置部７４は、外縁部３２の下方に位置する領域７４ａと、内側部３１の下方に位置する領域７４ｂと、を有する。領域７４ｂは領域７４ａより、内側部３１に向かって突出している。

方向Ｄ３０に対して垂直な平面内において、カット位置Ｐ２は、めっき工程において導電部材１０のコンタクト部１２ｃが接触した内側部３１の一部（すなわち外周部３３ａ）の位置である。方向Ｄ３０に沿ってみたときに、カット位置Ｐ２は円状である。

このように、基板３０の裏面３０ｂ側にダイシングテープを貼り付け、表面３０ａ側から基板３０をカットしてもよい。この場合には、図７（ｇ）に関して説明したようなテープ転写工程が不要となる。

一方、図９（ｂ）に関して説明したように、基板３０の表面３０ａ側にダイシングテープを貼り付け、裏面３０ｂから基板３０をカットする場合には、内側部３１と外縁部３２との高低差の影響を抑制することができる。例えば、図９（ｂ）に表したチャックテーブル７０の基板３０が載置される載置面７２は、ほぼ平坦である。例えば、製造ばらつきによって内側部３１と外縁部３２との高低差が変化しても、基板３０をカットしやすい。

実施形態によれば、製造工程における不良を抑制できる半導体装置製造用治具及び半導体装置の製造方法が提供できる。

本願明細書において、「垂直」は、厳密な垂直だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直であれば良い。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置製造用治具に含まれる各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体装置製造用治具及び半導体装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置製造用治具及び半導体装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…導電部材
１０Ｄ…内径
１１…第１部分
１２…第２部分
１２Ｄ…外径
１２ｃ、１２ｒ…コンタクト部
１３…第３部分
１３Ｄ…内径
１３ｇ…溝
２０…カバー部材
２０Ｄ…外径
２１…環状部
２１Ｄ…内径
２２…凸部
３０…基板
３０Ｄ…外径
３０ａ…表面
３０ｂ…裏面
３０ｐ…凸領域
３０ｑ…凹領域
３０ｒ…基板
３０ｓ…斜面
３１…内側部
３１Ｄ…外径
３１ｆ…第１面
３１ｒ…メンブレン
３２…外縁部
３２Ｄ…内径
３２ｒ…リム
３３、３３ｒ…導電層
３３ａ…外周部
３３ｂ…中央部
３４…半導体部
３４ｒ…リム端部
３５…半導体パターン
４１…めっき液
４２…アノード電極
４３…保護テープ
４４…クリップ
５０、５０ｒ…金属膜
６１…裏面研削用テープ
６２…ダイシングテープ
６３…テープ
６４…ダイシングテープ
６５…クランプ
７０…チャックテーブル
７１…ダイシングブレード
７２…載置面
７３…チャックテーブル
７４…載置部
７５…ダイシングブレード
１００…半導体装置製造用治具
２００…半導体装置
Ｐ１、Ｐ２…カット位置

Claims

第１面を有する内側部と、前記内側部を囲み、前記第１面に対して垂直な方向において前記第１面よりも突出した環状の外縁部と、を含む基板の前記外縁部に、前記基板を挟持する治具の導電部材を接触させずに、前記基板の前記内側部の前記第１面の一部に前記導電部材を接触させて前記内側部に電流を流し、電解めっき法により前記内側部の前記第１面に金属膜を形成するめっき工程を備えた半導体装置の製造方法。
前記めっき工程の前に前記内側部の前記第１面にのみ導電層を形成する電極形成工程をさらに備え、
前記めっき工程は、前記導電層の一部に前記導電部材を接触させて前記導電層に電流を流す請求項１記載の半導体装置の製造方法。
前記めっき工程の後に、前記導電部材が接触した前記内側部の前記第１面の前記一部の位置において、前記基板をカットすることで、前記外縁部を除去するカット工程をさらに備えた請求項１または２に記載の半導体装置の製造方法。