JP2012238793A - デバイスチップの製造方法 - Google Patents
デバイスチップの製造方法 Download PDFInfo
- Publication number
- JP2012238793A JP2012238793A JP2011108268A JP2011108268A JP2012238793A JP 2012238793 A JP2012238793 A JP 2012238793A JP 2011108268 A JP2011108268 A JP 2011108268A JP 2011108268 A JP2011108268 A JP 2011108268A JP 2012238793 A JP2012238793 A JP 2012238793A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wafer
- chips
- device wafer
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000002950 deficient Effects 0.000 claims abstract description 14
- 238000007789 sealing Methods 0.000 claims abstract description 14
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 12
- 238000000227 grinding Methods 0.000 claims description 54
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 239000000565 sealant Substances 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
【課題】ハンドリング中に配列デバイスウエーハが破損せず、かつサポートプレートや接着剤を使用する必要のないデバイスチップの製造方法を提供する。
【解決手段】封止剤３２で封止されたデバイスチップを製造するデバイスチップの製造方法であって、交差する複数の分割予定ラインで切断されたウエーハから良品デバイスチップのみを選別して、各デバイス配設領域に再配設するステップと、デバイスチップの裏面側を封止剤で封止することで配列デバイスウエーハ３４を形成するステップと、配列デバイスウエーハのデバイスチップが存在する領域に対応した配列デバイスウエーハの裏面を研削して円形凹部８４を形成することで、配列デバイスウエーハの裏面にデバイスチップ存在領域を囲繞する環状凸部８６を形成するステップと、配列デバイスウエーハを分割予定ラインに沿って分割し、封止剤で封止されたデバイスチップを複数形成する分割ステップからなる。
【選択図】図１２
【解決手段】封止剤３２で封止されたデバイスチップを製造するデバイスチップの製造方法であって、交差する複数の分割予定ラインで切断されたウエーハから良品デバイスチップのみを選別して、各デバイス配設領域に再配設するステップと、デバイスチップの裏面側を封止剤で封止することで配列デバイスウエーハ３４を形成するステップと、配列デバイスウエーハのデバイスチップが存在する領域に対応した配列デバイスウエーハの裏面を研削して円形凹部８４を形成することで、配列デバイスウエーハの裏面にデバイスチップ存在領域を囲繞する環状凸部８６を形成するステップと、配列デバイスウエーハを分割予定ラインに沿って分割し、封止剤で封止されたデバイスチップを複数形成する分割ステップからなる。
【選択図】図１２
Description
本発明は、裏面が封止剤で封止されたデバイスチップを製造するデバイスチップの製造方法に関する。
半導体デバイスチップの製造プロセスにおいては、半導体デバイスウエーハの表面にストリートと呼ばれる分割予定ラインによって区画された各領域にＩＣやＬＳＩ等のデバイスが形成される。そして、分割予定ラインに沿って半導体デバイスウエーハをチップに分割することで、個々の半導体デバイスチップが製造される。このようにして製造された半導体デバイスチップはパソコン、携帯電話等の各種電気機器に広く利用されている。
近年、複数の半導体デバイスチップを隣接して配設した後、裏面を封止剤で封止してウエーハ状に形成し、このウエーハを分割予定ラインに沿って分割することで封止されたデバイスチップパッケージを製造する方法が試みられている。
この方法は、良品デバイスチップのみを選別してウエーハレベルで複数のデバイスチップを封止できるというメリットがある。特に、種類の異なるデバイスを隣接して配列して集合デバイスを形成し、この集合デバイスのデバイスチップ同士を接続することで、複数の半導体デバイスチップを縦方向に積層して実装する従来の三次元実装に比較して集積デバイス（集合デバイス）のサイズを小型にできるというメリットがある。
複数の半導体デバイスチップを隣接して配設した後、裏面を封止剤で封止した配列デバイスウエーハは封止剤と半導体デバイスチップとからなる複合材であるため、このような配列デバイスウエーハを研削して薄化すると反りが発生し易く、破損し易い上ハンドリングが難しいという問題がある。
また、パッケージの更なる高集積化・小型化のために、デバイスチップを更に三次元実装することが検討されている。コンパクトに三次元実装するためには、デバイスチップに貫通電極を形成する必要があり、一般に配列デバイスウエーハに貫通電極を形成する際にはハンドリング性を向上させるため、ガラスからなるサポートプレートが使用される。この種のサポートプレートは高精度な平坦度が要求されるため非常に高価であるうえ、配列デバイスウエーハにサポートプレートを貼り付ける専用装置や高価な専用接着剤が必用となる。
一方、再配線層や貫通電極としての銅ポストを形成するためには、４００℃近い高温が必要であり、サポートプレートを用いて貫通電極を形成すると、接着剤が過度に硬化して配列デバイスウエーハがサポートプレートから剥離できなくなることがある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、ハンドリング中に配列デバイスウエーハが破損することなく、サポートプレートや接着剤を使用する必要のないデバイスチップの製造方法を提供することである。
本発明によると、封止剤で封止されたデバイスチップを製造するデバイスチップの製造方法であって、複数のデバイスが表面に形成されたデバイスウエーハを分割して複数のデバイスチップを形成するデバイスチップ形成ステップと、該デバイスチップ形成ステップで形成された複数のデバイスチップのうち良品デバイスチップを選別する良品チップ選別ステップと、交差する複数の分割予定ラインで区画された各デバイス配設領域に該良品チップ選別ステップで選別した良品デバイスチップを配設するチップ配設ステップと、該チップ配設ステップを実施した後、該デバイスチップの裏面側を封止剤で封止することで配列デバイスウエーハを形成する配列デバイスウエーハ形成ステップと、該配列デバイスウエーハ形成ステップを実施した後、該配列デバイスウエーハのデバイスチップが存在するデバイスチップ存在領域に対応した該配列デバイスウエーハの裏面を研削して円形凹部を形成するとともに、該デバイスチップ存在領域を囲繞する外周余剰領域に対応する該配列デバイスウエーハの裏面を環状凸部として残存させる研削ステップと、該研削ステップを実施した後、該配列デバイスウエーハを該分割予定ラインに沿って分割し、封止剤で封止されたデバイスチップを複数形成する分割ステップと、を具備したことを特徴とするデバイスチップの製造方法が提供される。
好ましくは、前記デバイスチップ形成ステップでは、種類の異なるデバイスを備えた複数のデバイスチップを形成し、前記デバイスチップ配設ステップでは、前記分割予定ラインで区画された各デバイス配設領域に種類の異なるデバイスチップを複数個配設して集合デバイスを形成し、前記研削ステップでは、該配列デバイスウエーハの裏面を研削して該円形凹部を形成するとともに該円形凹部の底面に前記デバイスチップの裏面を露出させる。そして、本発明のデバイスチップの製造方法は、前記研削ステップを実施した後、該円形凹部の底面に該集合デバイスのデバイスチップ同士を接続する配線層を形成する配線層形成ステップを更に具備している。
本発明のデバイスチップの製造方法によると、デバイスチップ存在領域に対応する配列デバイスウエーハの裏面のみを研削して円形凹部を形成するため、デバイスチップ存在領域を囲繞する外周余剰領域に環状凸部が残存する。
この環状凸部は補強部として作用するため、ハンドリング中に配列デバイスウエーハが破損することを防止でき、従来必要であったサポートプレートや接着剤の使用を回避することができる。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、半導体ウエーハ１１の表面においては、格子状に形成された複数の分割予定ライン（ストリート）１３によって区画された各領域にＩＣ、ＬＳＩ等のデバイス１５が形成されている。
本発明のデバイスチップ形成ステップを実施する前に、半導体ウエーハ１１の裏面は粘着テープであるダイシングテープＴに貼着され、ダイシングテープＴの外周部は環状フレームＦに貼着される。これにより、半導体ウエーハ１１はダイシングテープＴを介してフレームＦに支持された状態となり、この状態で切削装置に投入される。
デバイスチップ形成ステップは、図２に要部を示すような切削装置（ダイシング装置）１０により実施される。図２に示すように、ウエーハ１１はダイシングテープＴを介して切削装置１０のチャックテーブル１２により吸引保持される。
１４は切削装置１０の切削ユニットであり、スピンドルハウジング１６中に収容された図示しないモータにより回転駆動されるスピンドルと、スピンドルの先端に着脱可能に装着された切削ブレード１８とを含んでいる。
切削ブレード１８は、ホイールカバー２０で覆われており、ホイールカバー２０のパイプ２２が図示しない切削水源に接続されている。切削ブレード１８は、円形基台の外周にニッケル母材又はニッケル合金母材中にダイアモンド砥粒が分散された砥石部（切刃）が電着されて構成されている。
ウエーハ１１の切削時には、切削水ノズル２４から切削水を噴出しながら、切削ブレード１８を矢印Ａ方向に高速（例えば３００００ｒｐｍ）で回転させて、チャックテーブル１２をＸ軸方向に加工送りすることにより、ウエーハ１１が分割予定ライン１３に沿って切削されて切削溝２６が形成される。
切削ユニット１４をＹ軸方向に割り出し送りしながら、第１の方向に伸長する全ての分割予定ライン１３を切削して同様な切削溝２６を形成する。次いで、チャックテーブル１２を９０度回転してから、第１の方向に直交する第２の方向に伸長する全ての分割予定ライン１３に沿って切削して同様な切削溝２６を形成することにより、半導体デバイスウエーハ１１を分割して複数のデバイスチップ１７（図３参照）を形成する。各デバイスチップ１７の表面にはデバイス１５が形成されている。
デバイスチップ形成ステップ実施後、デバイスチップ形成ステップで形成された複数のデバイスチップ１７のうち良品デバイスチップを選別する良品チップ選別ステップを実施する。良品チップを選別後、図３に示すように、作業テーブル２８上に格子状に複数の分割予定ライン３０を設定し、分割予定ライン３０で区画されたデバイス配設領域１９に良品デバイスチップ１７を搭載する。
本実施形態では、図５に示すように、各デバイス配設領域１９には４個のデバイスチップ１７を搭載する。４個のデバイスチップ１７で集合デバイス２１を形成する。本実施形態では、各デバイス配設領域１９に４個のデバイスチップ１７を搭載しているが、１個のデバイスチップ１７を搭載するようにしてもよい。
デバイスチップ配設ステップを実施した後、図４に示すように、デバイスチップ１７の裏面をエポキシ樹脂等の封止剤３２で封止し、封止剤３２を図４及び図５に示すようなウエーハ状に形成して、配列デバイスウエーハ３４を形成する配列デバイスウエーハ形成ステップを実施する。
配列デバイスウエーハ３４はその表面３４ａにデバイスチップ存在領域３６と、デバイスチップ存在領域３６を囲繞する外周余剰領域３８を有している。配列デバイスウエーハ３４の裏面３４ｂは封止剤３２で覆われている。図５は配列デバイスウエーハ３４の表面側斜視図を示しており、図６はその裏面側斜視図を示している。
配列デバイスウエーハ形成ステップを実施した後、図７に示すような研削装置４２を使用して、デバイスチップ存在領域３６に対応した配列デバイスウエーハ３４の裏面を研削して円形凹部を形成するとともに、デバイスチップ存在領域３６を囲繞する外周余剰領域３８に円形凹部を囲繞する環状凸部を残存させる研削ステップを実施する。
図７において、４４は研削装置４２のベースであり、ベース４４の後方にはコラム４６が立設されている。コラム４６には、上下方向に伸びる一対のガイドレール４８が固定されている。
この一対のガイドレール４８に沿って研削ユニット（研削手段）５０が上下方向に移動可能に装着されている。研削ユニット５０は、ハウジング５２と、ハウジング５２を保持する支持部５４を有しており、支持部５４が一対のガイドレール４８に沿って上下方向に移動する移動基台５６に取り付けられている。
研削ユニット５０は、ハウジング５２中に回転可能に収容されたスピンドル５８と、スピンドル５８の先端に固定されたホイールマウント６０と、ホイールマウント６０にねじ締結され環状に配設された複数の研削砥石６４を有する研削ホイール６２と、スピンドル５８を回転駆動するサーボモータ６６を含んでいる。
研削装置４２は、研削ユニット５０を一対のガイドレール４８に沿って上下方向に移動するボールねじ６８とパルスモータ７０とから構成される研削ユニット送り機構７２を備えている。パルスモータ７０を駆動すると、ボールねじ６８が回転し、移動基台５６が上下方向に移動される。
ベース４４の上面には凹部４４ａが形成されており、この凹部４４ａにチャックテーブル機構７４が配設されている。チャックテーブル機構７４はチャックテーブル７６を有しており、図示しない移動機構により図７に示されたウエーハ着脱位置Ａと、研削ユニット５０に対向する研削位置Ｂとの間でＹ軸方向に移動される。７８，８０は蛇腹である。ベース４４の前方側には、研削装置４２のオペレータが研削条件等を入力する操作パネル８２が配設されている。
以上のように構成された研削装置４２により、配列デバイスウエーハ３４のデバイス存在領域３６に対応する裏面に円形凹部を形成し、外周余剰領域３８に環状凸部を残存させる配列デバイスウエーハ３４の研削方法について以下に説明する。
研削ステップを実施する前に、配列デバイスウエーハ３４の表面３４ａに形成されたデバイスチップ１７のデバイス１５を保護するために、配列デバイスウエーハ３４の表面３４ａに保護テープ３５を貼着する。
図７に示すウエーハ着脱位置Ａに位置付けられたチャックテーブル７６上に、保護テープ３５がその表面に貼着された配列デバイスウエーハ３４を保護テープ３５を下にして吸引保持する。次いで、チャックテーブル７６をＹ軸方向に移動して研削位置Ｂに位置付ける。
そして、図８及び図９に示すように、チャックテーブル７６を矢印ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削砥石６４を矢印ｂで示す方向に例えば６０００ｒｐｍで回転させるとともに、研削ユニット送り機構７２を駆動して研削ホイール６２の研削砥石６４を配列デバイスウエーハ３４の裏面３４ｂに接触させる。そして、研削ホイール６２を所定の研削送り速度で下方に所定量研削送りする。
その結果、配列デバイスウエーハ３４の裏面３４ｂには、図１０に示すように、デバイスチップ存在領域３６に対応する領域が研削除去されて所定厚さ（例えば３０μｍ）の円形状の凹部８４が形成されるとともに、外周余剰領域３８に対応する領域が残存されて環状凸部８６が形成される。環状凸部８６は補強部として作用する。
図１０に示した実施形態では、デバイスチップ１７の裏面１７ｂが露出するまで配列デバイスウエーハ３４の裏面３４ｂを研削しているが、研削を途中で停止してデバイスチップ１７の裏面１７ｂを露出させなくてもよい。この場合には、後処理として例えば貫通電極を形成し、円形凹部８４の底面８４ａに複数のバンプを形成する。
上述した実施形態の研削方法では、環状凸部８６の内周面は円形凹部８４の底面８４ａに対して垂直であるが、後工程の処理のために、図１１に示すように環状凸部８６の内周に傾斜面８７を形成するのが好ましい。
環状凸部８６に傾斜面８７を形成するには、研削ステップで研削ユニット５０をＺ軸方向に移動させ、チャックテーブル７６をＹ軸方向に同時に移動させることにより、環状凸部８６の内周面を傾斜面８７に形成することができる。
傾斜面８７に替えて、環状凸部８６の内周面を階段状形状に形成するようにしてもよい。傾斜面形成方法の他の実施形態としては、図１０に示すように研削後、環状凸部８６の内周側を切削ブレードで切削して環状凸部８６の内周面に傾斜をつけることができる。
傾斜面８７の傾斜角度は、後工程の凹部底面８４ａへのレジスト塗布時に余ったレジストが適度に円形凹部８４の外に排出されるが、環状凸部８６が十分に補強部としても強度を備える角度、例えば４５度程度が好ましい。
ここでチャックテーブル７６に保持された配列デバイスウエーハ３４と研削ホイール６２を構成する研削砥石６４の関係について図９を参照して説明する。チャックテーブル７６の回転中心Ｐ１と研削砥石６４の回転中心Ｐ２は偏心しており、研削砥石６４の外径は配列デバイスウエーハ３４のデバイス存在領域３６と外周余剰領域３８との境界線８８の直径より小さく、境界線８８の半径より大きい寸法に設定され、環状に配置された研削砥石６４がチャックテーブル７４の回転中心Ｐ１を通過するようになっている。
研削ステップ実施後、図１２（Ａ）に示すように、配列デバイスウエーハ３４の円形凹部８４の底面８４ａ上に再配線層９０を形成する再配線層形成ステップを実施する。この再配線層形成ステップは、円形凹部８４の底面８４ａ上にＡｕ、Ａｌ、Ｃｕ等の金属膜を一様に形成し、この金属膜上にレジストを塗布する。余分なレジストは環状凸部８６の傾斜面８７を介して円形凹部８４内から排出する。
次いで、フォトリソグラフィプロセスによりマスクを介してレジストをパターニングし、パターニングされたレジストを介して金属膜をエッチングすることにより、所望の再配線層を円形凹部８４の底面８４ａ上に形成することができる。
再配線層形成ステップ実施後、デバイスチップ１７に貫通電極９２を形成して貫通電極９２によりデバイスチップ１７のデバイス１５と再配線層９０とを接続する貫通電極形成ステップを実施する。
この貫通電極形成ステップでは、例えばレーザビームの照射により配列デバイスウエーハ３４に複数の貫通孔を形成する。レーザビームは、配列デバイスウエーハ３４に対して吸収性を有する波長（例えば３５５ｎｍ）のレーザビームが利用され、好ましくはＹＡＧレーザ又はＹＶＯ４レーザの第３高調波を使用する。
次いで、貫通孔の内部にポリマー材料等の絶縁部材を充填する。充填する方法としては、好ましくは液相法が用いられる。液相法は、配列デバイスウエーハ３４を高温に加熱する必要が無いため、予め複数のデバイスチップ１７が封止剤３２で封止された配列デバイスウエーハ３４であっても使用することが可能である。
次いで、貫通孔の内部に充填された絶縁物に、レーザ加工法或いはリソグラフィプロセスによるエッチングにより更に貫通孔を形成する。更に、貫通孔の内部に銅、ニッケル、パラジウム、金、銀等の導電物を埋め込む。
この導電物の埋め込み方法には、ドライメッキ、ウエットメッキ、ジェットペインティング法、導電ペーストや溶融金属の成膜法等を使用することができる。貫通電極９２は、配列デバイスウエーハ３４の表裏両面を貫通して形成され、円形凹部８４の底面８４ａ上に形成された再配線層９０をデバイスチップ１７のデバイス１５に電気的に接続する。
貫通電極形成ステップ実施後、配列デバイスウエーハ３４を分割予定ライン３０に沿って分割し、封止剤３２で封止されたデバイスチップ１７を複数形成する分割ステップを実施する。この分割ステップは、図２に示す、切削装置１０の切削ブレード１８により分割予定ライン３０を切削することにより実施する。
切削ブレード１８による分割ステップを実施するには、図２に示すのと同様に、配列デバイスウエーハ３４の裏面側をダイシングテープＴに貼着し、ダイシングテープＴの外周部を環状フレームＦに装着して、配列デバイスウエーハ３４を環状フレームＦで支持する。
この分割ステップでは、例えば、特開２０１０−１６１４６号公報に開示されているような段差を有する切削装置のチャックテーブルで配列デバイスウエーハ３４をダイシングテープＴを介して吸引保持し、切削ブレード１８で分割予定ライン３０に沿って配列デバイスウエーハ３４をフルカットする。
分割予定ライン３０のピッチずつ切削ブレード１８をインデックス送りしながら、第１の方向に伸長する全ての分割予定ライン３０の切削が終了すると、チャックテーブルを９０度回転してから、第１の方向に直交する第２の方向に伸長する全ての分割予定ライン３０を切削して、配列デバイスウエーハ３４を個々のデバイスチップ１７に分割する。
この分割ステップを実施する前に、環状凸部８６を除去してから、分割ステップを実施するようにしてもよい。この場合には、一般的なチャックテーブルでダイシングテープＴに貼着された配列デバイスウエーハ３４を吸引保持することができる。
１０ 切削装置
１１ 半導体デバイスウエーハ
１５ 半導体デバイス
１７ デバイスチップ
１８ 切削ブレード
１９ デバイス配設領域
２１ 集合デバイス
２８ 作業テーブル
３０ 分割予定ライン
３２ 封止剤
３４ 配列デバイスウエーハ
３６ デバイスチップ存在領域
３８ 外周余剰領域
４２ 研削装置
６２ 研削ホイール
８４ 円形凹部
８６ 環状凸部
９０ 再配線層
９２ 貫通電極
１１ 半導体デバイスウエーハ
１５ 半導体デバイス
１７ デバイスチップ
１８ 切削ブレード
１９ デバイス配設領域
２１ 集合デバイス
２８ 作業テーブル
３０ 分割予定ライン
３２ 封止剤
３４ 配列デバイスウエーハ
３６ デバイスチップ存在領域
３８ 外周余剰領域
４２ 研削装置
６２ 研削ホイール
８４ 円形凹部
８６ 環状凸部
９０ 再配線層
９２ 貫通電極
Claims (2)
- 封止剤で封止されたデバイスチップを製造するデバイスチップの製造方法であって、
複数のデバイスが表面に形成されたデバイスウエーハを分割して複数のデバイスチップを形成するデバイスチップ形成ステップと、
該デバイスチップ形成ステップで形成された複数のデバイスチップのうち良品デバイスチップを選別する良品チップ選別ステップと、
交差する複数の分割予定ラインで区画された各デバイス配設領域に該良品チップ選別ステップで選別した良品デバイスチップを配設するチップ配設ステップと、
該チップ配設ステップを実施した後、該デバイスチップの裏面側を封止剤で封止することで配列デバイスウエーハを形成する配列デバイスウエーハ形成ステップと、
該配列デバイスウエーハ形成ステップを実施した後、該配列デバイスウエーハのデバイスチップが存在するデバイスチップ存在領域に対応した該配列デバイスウエーハの裏面を研削して円形凹部を形成するとともに、該デバイスチップ存在領域を囲繞する外周余剰領域に対応する該配列デバイスウエーハの裏面を環状凸部として残存させる研削ステップと、
該研削ステップを実施した後、該配列デバイスウエーハを該分割予定ラインに沿って分割し、封止剤で封止されたデバイスチップを複数形成する分割ステップと、
を具備したことを特徴とするデバイスチップの製造方法。 - 前記デバイスチップ形成ステップでは、種類の異なるデバイスを備えた複数のデバイスチップを形成し、
前記デバイスチップ配設ステップでは、前記分割予定ラインで区画された各デバイス配設領域に種類の異なるデバイスチップを複数個配設して集合デバイスを形成し、
前記研削ステップでは、該配列デバイスウエーハの裏面を研削して該円形凹部を形成するとともに該円形凹部の底面に前記デバイスチップの裏面を露出させ、
前記研削ステップを実施した後、該円形凹部の底面に該集合デバイスのデバイスチップ同士を接続する配線層を形成する配線層形成ステップを更に具備した請求項１記載のデバイスチップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108268A JP5885396B2 (ja) | 2011-05-13 | 2011-05-13 | デバイスチップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108268A JP5885396B2 (ja) | 2011-05-13 | 2011-05-13 | デバイスチップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012238793A true JP2012238793A (ja) | 2012-12-06 |
| JP5885396B2 JP5885396B2 (ja) | 2016-03-15 |
Family
ID=47461424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011108268A Active JP5885396B2 (ja) | 2011-05-13 | 2011-05-13 | デバイスチップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5885396B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015082627A (ja) * | 2013-10-24 | 2015-04-27 | 株式会社ディスコ | パッケージ基板の加工方法 |
| KR20150130225A (ko) * | 2014-05-13 | 2015-11-23 | 가부시기가이샤 디스코 | 웨이퍼 가공 방법 |
| JP2016201519A (ja) * | 2015-04-14 | 2016-12-01 | 株式会社ディスコ | デバイスパッケージの製造方法 |
| JPWO2017006447A1 (ja) * | 2015-07-08 | 2017-09-21 | 三菱電機株式会社 | 段差付ウエハおよびその製造方法 |
| KR20180028918A (ko) * | 2016-09-09 | 2018-03-19 | 가부시기가이샤 디스코 | 웨이퍼 및 웨이퍼의 가공 방법 |
| JP7478109B2 (ja) | 2021-02-24 | 2024-05-02 | 株式会社東芝 | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252308A (ja) * | 1999-02-26 | 2000-09-14 | Kyocera Corp | 半導体装置の製造方法 |
| JP2001057404A (ja) * | 1999-06-07 | 2001-02-27 | Rohm Co Ltd | 半導体装置およびその製造方法 |
-
2011
- 2011-05-13 JP JP2011108268A patent/JP5885396B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252308A (ja) * | 1999-02-26 | 2000-09-14 | Kyocera Corp | 半導体装置の製造方法 |
| JP2001057404A (ja) * | 1999-06-07 | 2001-02-27 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015082627A (ja) * | 2013-10-24 | 2015-04-27 | 株式会社ディスコ | パッケージ基板の加工方法 |
| KR20150130225A (ko) * | 2014-05-13 | 2015-11-23 | 가부시기가이샤 디스코 | 웨이퍼 가공 방법 |
| KR102277933B1 (ko) | 2014-05-13 | 2021-07-14 | 가부시기가이샤 디스코 | 웨이퍼 가공 방법 |
| JP2016201519A (ja) * | 2015-04-14 | 2016-12-01 | 株式会社ディスコ | デバイスパッケージの製造方法 |
| JPWO2017006447A1 (ja) * | 2015-07-08 | 2017-09-21 | 三菱電機株式会社 | 段差付ウエハおよびその製造方法 |
| KR20180028918A (ko) * | 2016-09-09 | 2018-03-19 | 가부시기가이샤 디스코 | 웨이퍼 및 웨이퍼의 가공 방법 |
| KR102226224B1 (ko) | 2016-09-09 | 2021-03-09 | 가부시기가이샤 디스코 | 웨이퍼 및 웨이퍼의 가공 방법 |
| JP7478109B2 (ja) | 2021-02-24 | 2024-05-02 | 株式会社東芝 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5885396B2 (ja) | 2016-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5755043B2 (ja) | 半導体ウエーハの加工方法 | |
| US9852949B2 (en) | Wafer processing method | |
| JP5885396B2 (ja) | デバイスチップの製造方法 | |
| JP5943544B2 (ja) | 積層デバイスの製造方法及び積層デバイス | |
| JP6671167B2 (ja) | 積層基板の加工方法 | |
| JP6529321B2 (ja) | デバイスパッケージの製造方法 | |
| JP5545640B2 (ja) | 研削方法 | |
| KR20110128232A (ko) | 웨이퍼의 가공 방법 | |
| JP2014199832A (ja) | ウエーハの加工方法 | |
| JP2017107984A (ja) | ウエーハの加工方法 | |
| JP5748198B2 (ja) | 積層デバイスの製造方法及び積層デバイス | |
| JP2012043824A (ja) | ウエーハの加工方法及び保護部材 | |
| JP5570298B2 (ja) | ウエーハの加工方法 | |
| JP2013008898A (ja) | 被加工物の加工方法 | |
| JP6558541B2 (ja) | ウエーハの加工方法 | |
| JP7262903B2 (ja) | キャリア板の除去方法 | |
| JP7547009B2 (ja) | 基板の加工方法 | |
| JP2013008899A (ja) | パッケージ形成方法 | |
| JP2017107988A (ja) | ウエーハの加工方法 | |
| JP2012038801A (ja) | 研削方法 | |
| JP2017112269A (ja) | ウエーハの加工方法 | |
| JP5578936B2 (ja) | ウエーハの加工方法 | |
| JP6594243B2 (ja) | ウェーハの加工方法 | |
| JP6692580B2 (ja) | デバイスチップ及びその製造方法 | |
| JP5489863B2 (ja) | ウエーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5885396 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |